JPH06342796A - 突起電極の形成方法 - Google Patents
突起電極の形成方法Info
- Publication number
- JPH06342796A JPH06342796A JP5149864A JP14986493A JPH06342796A JP H06342796 A JPH06342796 A JP H06342796A JP 5149864 A JP5149864 A JP 5149864A JP 14986493 A JP14986493 A JP 14986493A JP H06342796 A JPH06342796 A JP H06342796A
- Authority
- JP
- Japan
- Prior art keywords
- electroplating
- photoresist film
- forming
- electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 電極パッドとの接着性がよく剥離等のおそれ
がない信頼性の高い突起電極の形成方法を提供する。 【構成】 ウェハープロセスを経て形成され、電極パッ
ド２及び表面保護膜３を設けた半導体基板１の表面全面
に、エッチングの容易な金属で電気メッキ用導電層４を
形成し、第１のフォトレジスト膜５を塗布後、突起電極
形成部分のみ除去して第１のコンタクトホール５ａを形
成する。次に突起電極形成部分及び第１のフォトレジス
ト膜５の上部に下地金属層６，７，８を形成し、第２の
フォトレジスト膜９を塗布後、該レジスト膜９を除去し
て第１のコンタクトホール５ａより僅かに小さい第２の
コンタクトホール９ａを形成し、電気メッキにより突起
電極10を形成する。そして第１及び第２のフォトレジス
ト膜５，９の除去後、電気メッキ用導電層４を除去す
る。
がない信頼性の高い突起電極の形成方法を提供する。 【構成】 ウェハープロセスを経て形成され、電極パッ
ド２及び表面保護膜３を設けた半導体基板１の表面全面
に、エッチングの容易な金属で電気メッキ用導電層４を
形成し、第１のフォトレジスト膜５を塗布後、突起電極
形成部分のみ除去して第１のコンタクトホール５ａを形
成する。次に突起電極形成部分及び第１のフォトレジス
ト膜５の上部に下地金属層６，７，８を形成し、第２の
フォトレジスト膜９を塗布後、該レジスト膜９を除去し
て第１のコンタクトホール５ａより僅かに小さい第２の
コンタクトホール９ａを形成し、電気メッキにより突起
電極10を形成する。そして第１及び第２のフォトレジス
ト膜５，９の除去後、電気メッキ用導電層４を除去す
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板上に該基
板表面の配線と外部回路との接続に用いられる突起電極
を形成する方法に関する。
板表面の配線と外部回路との接続に用いられる突起電極
を形成する方法に関する。
【０００２】
【従来の技術】従来、半導体基板上に該基板の配線と外
部回路との接続に用いられる突起電極を形成する方法と
しては、半導体基板の突起電極形成領域以外をフォトレ
ジスト膜によって被覆して、蒸着又はスパッタリングに
よりチップ全面に金属層を形成した後、リフトオフ等の
方法によりフォトレジスト膜をエッチングして突起電極
を形成する方法や、半導体基板の突起電極形成領域以外
をフォトレジスト膜で被覆して選択的に電気メッキを行
い、フォトレジスト膜に被覆されていない領域にのみ金
属を析出させて突起電極を形成する方法などが知られて
いる。
部回路との接続に用いられる突起電極を形成する方法と
しては、半導体基板の突起電極形成領域以外をフォトレ
ジスト膜によって被覆して、蒸着又はスパッタリングに
よりチップ全面に金属層を形成した後、リフトオフ等の
方法によりフォトレジスト膜をエッチングして突起電極
を形成する方法や、半導体基板の突起電極形成領域以外
をフォトレジスト膜で被覆して選択的に電気メッキを行
い、フォトレジスト膜に被覆されていない領域にのみ金
属を析出させて突起電極を形成する方法などが知られて
いる。
【０００３】次に、図８に基づいて、従来の突起電極の
形成方法の一例について説明する。まず、通常のウェハ
ープロセスを経て形成された半導体基板101 の表面の所
定部分に電極パッド102 が形成され、該電極パッド102
以外の部分に表面保護膜103が形成される。次いで、表
面保護膜103 上及び電極パッド102 の表面上に、接着層
104 ，拡散防止層105 及びメッキ層106 からなる接着性
のよい突起電極下地金属層を、蒸着又はスパッタリング
により半導体基板全面に形成する。次いで、突起電極形
成部分以外の突起電極下地金属層104 ，105 ，106 をフ
ォトレジスト膜107 で被覆した後、突起電極下地金属層
104 ，105 ，106 を導電路にして電気メッキにより突起
電極108 を形成する。最後に突起電極108 をマスクとし
て、フォトレジスト膜107 及び余分の突起電極下地金属
層104 ，105 ，106 をエッチングで除去することによ
り、半導体基板への突起電極が完成する。
形成方法の一例について説明する。まず、通常のウェハ
ープロセスを経て形成された半導体基板101 の表面の所
定部分に電極パッド102 が形成され、該電極パッド102
以外の部分に表面保護膜103が形成される。次いで、表
面保護膜103 上及び電極パッド102 の表面上に、接着層
104 ，拡散防止層105 及びメッキ層106 からなる接着性
のよい突起電極下地金属層を、蒸着又はスパッタリング
により半導体基板全面に形成する。次いで、突起電極形
成部分以外の突起電極下地金属層104 ，105 ，106 をフ
ォトレジスト膜107 で被覆した後、突起電極下地金属層
104 ，105 ，106 を導電路にして電気メッキにより突起
電極108 を形成する。最後に突起電極108 をマスクとし
て、フォトレジスト膜107 及び余分の突起電極下地金属
層104 ，105 ，106 をエッチングで除去することによ
り、半導体基板への突起電極が完成する。
【０００４】
【発明が解決しようとする課題】ところで、図８に示し
た従来の突起電極の形成方法において、最終工程で下地
金属層をエッチング液で除去する際、下地金属層部分は
異種金属が積層されて形成されているため、局部電池作
用によりオーバーエッチングし易く、精密なエッチング
制御が困難であり、図９の（Ａ），（Ｂ）に示すよう
に、突起電極108 の下部までエッチングが進むことがあ
り、この場合は、突起電極108 が剥がれ易くなったり、
剥離したりする危険が生じる。
た従来の突起電極の形成方法において、最終工程で下地
金属層をエッチング液で除去する際、下地金属層部分は
異種金属が積層されて形成されているため、局部電池作
用によりオーバーエッチングし易く、精密なエッチング
制御が困難であり、図９の（Ａ），（Ｂ）に示すよう
に、突起電極108 の下部までエッチングが進むことがあ
り、この場合は、突起電極108 が剥がれ易くなったり、
剥離したりする危険が生じる。
【０００５】本発明は、従来の半導体基板用突起電極の
形成方法における上記問題点を解消するためになされた
もので、電極パッドとの接着性がよく剥離等のおそれが
ない信頼性の高い突起電極の形成方法を提供することを
目的とする。
形成方法における上記問題点を解消するためになされた
もので、電極パッドとの接着性がよく剥離等のおそれが
ない信頼性の高い突起電極の形成方法を提供することを
目的とする。
【０００６】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、半導体基板の表面の所定部分に
形成された電極パッド以外の半導体基板の表面部分に表
面保護膜を形成したのち、前記電極パッド及び表面保護
膜上に電気メッキ用導電層を形成する工程と、前記電気
メッキ用導電層上に第１のフォトレジスト膜を形成する
工程と、前記電極パッド上の突起電極が形成される部分
の第１のフォトレジスト膜を除去して第１のコンタクト
ホールを形成する工程と、前記電極パッド上に形成され
た電気メッキ用導電層の露出部及び第１のフォトレジス
ト膜上に下地金属層を形成する工程と、下地金属層上に
第２のフォトレジスト膜を形成する工程と、第２のフォ
トレジスト膜を除去して前記電極パッド上に形成された
前記第１のコンタクトホール内に該第１のコンタクトホ
ールより僅かに小さい第２のコンタクトホールを形成す
る工程と、前記第２のフォトレジスト膜をマスクとして
第２のコンタクトホール内において前記電気メッキ用導
電層を導電路とする電気メッキにより、前記電極パッド
上の下地金属層上に突起電極を形成する工程と、前記第
１のフォトレジスト膜上の下地金属層を第１及び第２の
フォトレジスト膜と共に除去する工程と、前記電極パッ
ド上の下地金属層をマスクとして半導体基板表面の電気
メッキ用導電層を除去する工程とで突起電極を形成する
ものである。
決するため、本発明は、半導体基板の表面の所定部分に
形成された電極パッド以外の半導体基板の表面部分に表
面保護膜を形成したのち、前記電極パッド及び表面保護
膜上に電気メッキ用導電層を形成する工程と、前記電気
メッキ用導電層上に第１のフォトレジスト膜を形成する
工程と、前記電極パッド上の突起電極が形成される部分
の第１のフォトレジスト膜を除去して第１のコンタクト
ホールを形成する工程と、前記電極パッド上に形成され
た電気メッキ用導電層の露出部及び第１のフォトレジス
ト膜上に下地金属層を形成する工程と、下地金属層上に
第２のフォトレジスト膜を形成する工程と、第２のフォ
トレジスト膜を除去して前記電極パッド上に形成された
前記第１のコンタクトホール内に該第１のコンタクトホ
ールより僅かに小さい第２のコンタクトホールを形成す
る工程と、前記第２のフォトレジスト膜をマスクとして
第２のコンタクトホール内において前記電気メッキ用導
電層を導電路とする電気メッキにより、前記電極パッド
上の下地金属層上に突起電極を形成する工程と、前記第
１のフォトレジスト膜上の下地金属層を第１及び第２の
フォトレジスト膜と共に除去する工程と、前記電極パッ
ド上の下地金属層をマスクとして半導体基板表面の電気
メッキ用導電層を除去する工程とで突起電極を形成する
ものである。
【０００７】上記突起電極形成方法においては、第１の
フォトレジスト膜の第１のコンタクトホール内に露出し
た電気メッキ用導電層上に下地金属層を形成するように
しているので、最終工程でエッチングの容易な電気メッ
キ用導電層を除去するだけでよく、エッチングの困難な
下地金属層のエッチングが不要となり、したがって簡単
な工程で信頼性の高い突起電極を形成することができ
る。
フォトレジスト膜の第１のコンタクトホール内に露出し
た電気メッキ用導電層上に下地金属層を形成するように
しているので、最終工程でエッチングの容易な電気メッ
キ用導電層を除去するだけでよく、エッチングの困難な
下地金属層のエッチングが不要となり、したがって簡単
な工程で信頼性の高い突起電極を形成することができ
る。
【０００８】
【実施例】次に実施例について説明する。図１〜７は、
本発明に係る突起電極の形成方法の一実施例を説明する
ための製造工程を示す図である。まず図１に示すよう
に、通常のウェハープロセスを経て形成された半導体基
板１の表面の所定部分に電極パッド２を形成し、該電極
パッド２以外の半導体基板１の表面上に表面保護膜３を
形成したのち、表面全体にAl，Ni等のエッチングの容易
な蒸着又はスパッタリングにより電気メッキ用導電層４
を形成する。次に、図２に示すように、第１のフォトレ
ジスト膜５を厚く、例えば５μｍ〜25μｍに塗布した
後、フォトリソグラフィにより突起電極形成部分にのみ
前記電気メッキ用導電層４に達する第１のコンタクトホ
ール５ａを形成する。次いで、図３に示すように、第１
のコンタクトホール５ａに露出する電気メッキ用導電層
４の表面及び第１のフォトレジスト膜５の表面に、例え
ばCr，Cu，Ni，Au，Ti，Ｗ等の組み合わせで、接着層
６，拡散防止層７，メッキ層８からなる突起電極用下地
金属層を、蒸着又はスパッタリング等により形成する。
本発明に係る突起電極の形成方法の一実施例を説明する
ための製造工程を示す図である。まず図１に示すよう
に、通常のウェハープロセスを経て形成された半導体基
板１の表面の所定部分に電極パッド２を形成し、該電極
パッド２以外の半導体基板１の表面上に表面保護膜３を
形成したのち、表面全体にAl，Ni等のエッチングの容易
な蒸着又はスパッタリングにより電気メッキ用導電層４
を形成する。次に、図２に示すように、第１のフォトレ
ジスト膜５を厚く、例えば５μｍ〜25μｍに塗布した
後、フォトリソグラフィにより突起電極形成部分にのみ
前記電気メッキ用導電層４に達する第１のコンタクトホ
ール５ａを形成する。次いで、図３に示すように、第１
のコンタクトホール５ａに露出する電気メッキ用導電層
４の表面及び第１のフォトレジスト膜５の表面に、例え
ばCr，Cu，Ni，Au，Ti，Ｗ等の組み合わせで、接着層
６，拡散防止層７，メッキ層８からなる突起電極用下地
金属層を、蒸着又はスパッタリング等により形成する。
【０００９】次いで、図４に示すように、第２のフォト
レジスト膜９を半導体基板表面全面に塗布し、フォトリ
ソグラフィにより突起電極形成部分に前記突起電極用下
地金属層６，７，８に達する、第１のフォトレジスト膜
５の第１のコンタクトホール５ａより僅かに小さい第２
のコンタクトホール９ａを形成する。次に、図５に示す
ように、電気メッキ用導電層４を導電路として、下地金
属層上にAu，Ag，Cu，Pb−Sn等よりなる突起電極10を、
電気メッキにより形成する。そして突起電極10の形成
後、図６に示すように、第１及び第２のフォトレジスト
膜５，９を除去する。なお、この際、第１のフォトレジ
スト膜５の表面に形成されている不要な下地金属層６，
７，８は、第１のフォトレジスト膜５の除去時に、リフ
トオフ法により除去する。最後に、図７に示すように、
電気メッキ用導電層４を下地金属層６，７，８をマスク
として、ウェット又はドライエッチングにより除去し、
電極パッド２上の突起電極10を形成した半導体基板１が
得られる。
レジスト膜９を半導体基板表面全面に塗布し、フォトリ
ソグラフィにより突起電極形成部分に前記突起電極用下
地金属層６，７，８に達する、第１のフォトレジスト膜
５の第１のコンタクトホール５ａより僅かに小さい第２
のコンタクトホール９ａを形成する。次に、図５に示す
ように、電気メッキ用導電層４を導電路として、下地金
属層上にAu，Ag，Cu，Pb−Sn等よりなる突起電極10を、
電気メッキにより形成する。そして突起電極10の形成
後、図６に示すように、第１及び第２のフォトレジスト
膜５，９を除去する。なお、この際、第１のフォトレジ
スト膜５の表面に形成されている不要な下地金属層６，
７，８は、第１のフォトレジスト膜５の除去時に、リフ
トオフ法により除去する。最後に、図７に示すように、
電気メッキ用導電層４を下地金属層６，７，８をマスク
として、ウェット又はドライエッチングにより除去し、
電極パッド２上の突起電極10を形成した半導体基板１が
得られる。
【００１０】この突起電極の形成方法においては、電気
メッキにより簡単な工程で突起電極10の形成が可能であ
り、また電気メッキ用導電層４と下地金属層６，７，８
を別個に形成しているため、エッチングの困難な下地金
属層６，７，８のエッチングが不要となり、最終工程で
エッチングの容易な電気メッキ用導電層４を除去するこ
とにより突起電極10を完成できるので、下地金属層のオ
ーバーエッチングなどに基づく突起電極の剥離などの発
生は阻止され、簡単な工程で信頼性の高い突起電極を形
成することができる。
メッキにより簡単な工程で突起電極10の形成が可能であ
り、また電気メッキ用導電層４と下地金属層６，７，８
を別個に形成しているため、エッチングの困難な下地金
属層６，７，８のエッチングが不要となり、最終工程で
エッチングの容易な電気メッキ用導電層４を除去するこ
とにより突起電極10を完成できるので、下地金属層のオ
ーバーエッチングなどに基づく突起電極の剥離などの発
生は阻止され、簡単な工程で信頼性の高い突起電極を形
成することができる。
【００１１】
【発明の効果】以上、実施例に基づいて説明したよう
に、本発明によれば、最終工程でエッチングの容易な電
気メッキ用導電層を除去するだけでよく、エッチングの
困難な下地金属層のエッチングが不要となるので、簡単
な工程で剥離等の生じない信頼性の高い突起電極を形成
することができる。
に、本発明によれば、最終工程でエッチングの容易な電
気メッキ用導電層を除去するだけでよく、エッチングの
困難な下地金属層のエッチングが不要となるので、簡単
な工程で剥離等の生じない信頼性の高い突起電極を形成
することができる。
【図１】本発明に係る突起電極の形成方法の一実施例を
説明するための製造工程を示す図である。
説明するための製造工程を示す図である。
【図２】図１に示した製造工程に続く製造工程を示す図
である。
である。
【図３】図２に示した製造工程に続く製造工程を示す図
である。
である。
【図４】図３に示した製造工程に続く製造工程を示す図
である。
である。
【図５】図４に示した製造工程に続く製造工程を示す図
である。
である。
【図６】図５に示した製造工程に続く製造工程を示す図
である。
である。
【図７】図６に示した製造工程に続く製造工程を示す図
である。
である。
【図８】従来の突起電極の形成方法の一例を説明するた
めの一製造工程を示す図である。
めの一製造工程を示す図である。
【図９】従来の方法で形成した突起電極の問題点を説明
するための図である。
するための図である。
１ 半導体基板 ２ 電極パッド ３ 表面保護膜 ４ 電気メッキ用導電層 ５ 第１のフォトレジスト膜 ５ａ 第１のコンタクトホール ６ 接着層 ７ 拡散防止層 ８ メッキ層 ９ 第２のフォトレジスト膜 ９ａ 第２のコンタクトホール 10 突起電極
Claims (1)
- 【請求項１】 半導体基板の表面の所定部分に形成され
た電極パッド以外の半導体基板の表面部分に表面保護膜
を形成したのち、前記電極パッド及び表面保護膜上に電
気メッキ用導電層を形成する工程と、前記電気メッキ用
導電層上に第１のフォトレジスト膜を形成する工程と、
前記電極パッド上の突起電極が形成される部分の第１の
フォトレジスト膜を除去して第１のコンタクトホールを
形成する工程と、前記電極パッド上に形成された電気メ
ッキ用導電層の露出部及び第１のフォトレジスト膜上に
下地金属層を形成する工程と、下地金属層上に第２のフ
ォトレジスト膜を形成する工程と、第２のフォトレジス
ト膜を除去して前記電極パッド上に形成された前記第１
のコンタクトホール内に該第１のコンタクトホールより
僅かに小さい第２のコンタクトホールを形成する工程
と、前記第２のフォトレジスト膜をマスクとして第２の
コンタクトホール内において前記電気メッキ用導電層を
導電路とする電気メッキにより、前記電極パッド上の下
地金属層上に突起電極を形成する工程と、前記第１のフ
ォトレジスト膜上の下地金属層を第１及び第２のフォト
レジスト膜と共に除去する工程と、前記電極パッド上の
下地金属層をマスクとして半導体基板表面の電気メッキ
用導電層を除去する工程とからなることを特徴とする突
起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5149864A JPH06342796A (ja) | 1993-05-31 | 1993-05-31 | 突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5149864A JPH06342796A (ja) | 1993-05-31 | 1993-05-31 | 突起電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342796A true JPH06342796A (ja) | 1994-12-13 |
Family
ID=15484327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5149864A Withdrawn JPH06342796A (ja) | 1993-05-31 | 1993-05-31 | 突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342796A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617236B2 (en) * | 1998-02-20 | 2003-09-09 | Sony Corporation | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
| KR20120109309A (ko) * | 2011-03-23 | 2012-10-08 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법 |
| CN108735725A (zh) * | 2017-04-18 | 2018-11-02 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| JP2019125695A (ja) * | 2018-01-16 | 2019-07-25 | 株式会社アルバック | 半導体装置及びその製造方法 |
-
1993
- 1993-05-31 JP JP5149864A patent/JPH06342796A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617236B2 (en) * | 1998-02-20 | 2003-09-09 | Sony Corporation | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device |
| KR20120109309A (ko) * | 2011-03-23 | 2012-10-08 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법 |
| JP2012204391A (ja) * | 2011-03-23 | 2012-10-22 | Sony Corp | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 |
| CN108735725A (zh) * | 2017-04-18 | 2018-11-02 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108735725B (zh) * | 2017-04-18 | 2020-06-05 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| JP2019125695A (ja) * | 2018-01-16 | 2019-07-25 | 株式会社アルバック | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP4062022B2 (ja) | 微細配線形成方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH02271635A (ja) | 半導体装置の製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH09232321A (ja) | バンプ電極及びその製造方法 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JP2887370B2 (ja) | 半導体装置の製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPS6235651A (ja) | バンプ電極の作成方法 | |
| JP4913456B2 (ja) | 半導体装置の製造方法 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPS6083350A (ja) | 集積回路の製造方法 | |
| JP3438197B2 (ja) | 金属配線膜およびその製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |