JPS6045082A - 半導体レ−ザ集積回路装置 - Google Patents
半導体レ−ザ集積回路装置Info
- Publication number
- JPS6045082A JPS6045082A JP15248983A JP15248983A JPS6045082A JP S6045082 A JPS6045082 A JP S6045082A JP 15248983 A JP15248983 A JP 15248983A JP 15248983 A JP15248983 A JP 15248983A JP S6045082 A JPS6045082 A JP S6045082A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- recess
- semi
- groove
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体レーザ素子に、増巾、変調、安定化、ス
イッチング等の機能を持つ電子回路をモノリシックに作
り付けた半導体レーザ集積回路装置に関するものである
。
イッチング等の機能を持つ電子回路をモノリシックに作
り付けた半導体レーザ集積回路装置に関するものである
。
半導体レーザ素子と電子回路とをモノリシックに作シ付
ける場合、ｎ型基板を用い、積層構造にする方法（たと
えば、Ｈ，Ｍａｔｓｕｅｄａ ； Ｊ ａｐａｎＪ、Ａ
、Ｐ、２０（’８１）８２０−１ ｐ、１９３）と半絶
縁性（ＳＩ）基板を用いる方法（たとえば、Ａ。
ける場合、ｎ型基板を用い、積層構造にする方法（たと
えば、Ｈ，Ｍａｔｓｕｅｄａ ； Ｊ ａｐａｎＪ、Ａ
、Ｐ、２０（’８１）８２０−１ ｐ、１９３）と半絶
縁性（ＳＩ）基板を用いる方法（たとえば、Ａ。
Ｙａｒｉｖ ； ＫＥＥＮ Ｓｐｅｃｔｒｕｍ％Ｍａｙ
（’８２ ）ｐ、３８）とが既に提案されている。集
積規模を上げるためには、後者の方が大面積が使える等
の理由から有利であるが、素子表面に大きな段差を生じ
るため実際的な装置の実現が困難であった。
（’８２ ）ｐ、３８）とが既に提案されている。集
積規模を上げるためには、後者の方が大面積が使える等
の理由から有利であるが、素子表面に大きな段差を生じ
るため実際的な装置の実現が困難であった。
低閾値でレーザ発振が可能、且発振モードが安定に単一
化でき、更に製造が容易な半導体レーザ素子を提供する
ことを目的とする。
化でき、更に製造が容易な半導体レーザ素子を提供する
ことを目的とする。
半絶縁性基板にあらかじめ凹みをつけておき。
遠択的結晶成長技術によって、この凹みの中におきまる
ように、Ｃ８Ｐ型の彎曲型の活性領域を持つレーザ素子
を作り付ける事によって、全体的に表面の平坦な素子を
得るものである。
ように、Ｃ８Ｐ型の彎曲型の活性領域を持つレーザ素子
を作り付ける事によって、全体的に表面の平坦な素子を
得るものである。
特にＭ ＯＣＶ Ｄ （Ｍｅｔａｌｏｒｇａｎｉｃ Ｃ
ｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）
法によって、不要部分を５ｉｎ２あるいはＳｉ３Ｎ４等
によっておおい隠した状態で、凹み内に結晶成長を行な
うと、この選択成長がうまくゆく。しかる後に凹み以外
の部分における新鮮な半絶縁性基板表面に電子回路を作
シ付け、全体として平坦な光・電子集積回路とする。
ｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）
法によって、不要部分を５ｉｎ２あるいはＳｉ３Ｎ４等
によっておおい隠した状態で、凹み内に結晶成長を行な
うと、この選択成長がうまくゆく。しかる後に凹み以外
の部分における新鮮な半絶縁性基板表面に電子回路を作
シ付け、全体として平坦な光・電子集積回路とする。
〔発明の実施例」
第１の実施例は、第１図に示す如く、基板に付けた第１
の凹部の中に更に溝を付ける事によって製造した彎曲型
半導体レーザと電子回路との集積化を行なったものであ
る。先ずＧａＡｓの半絶縁性基板に、２段の凹み（２１
，２２）を、第１図（１）に示すように化学エツチング
によって作る。この凹みの深さは、浅い部分で０．５μ
ｍ −７μｍ１深い部分で２．０月ｎ−７μｍである。
の凹部の中に更に溝を付ける事によって製造した彎曲型
半導体レーザと電子回路との集積化を行なったものであ
る。先ずＧａＡｓの半絶縁性基板に、２段の凹み（２１
，２２）を、第１図（１）に示すように化学エツチング
によって作る。この凹みの深さは、浅い部分で０．５μ
ｍ −７μｍ１深い部分で２．０月ｎ−７μｍである。
浅い方の四部は必ずしも図の如くに浅くなくとも良い。
次に同図（２）に示すように、この四部以外を、例えば
Ｃ四部をちょうど埋め込む。この成長は、 ＬＰ１３（
液相エピタキシャル）あるいは、ＭＢＥ（分子線エピタ
キシャル）等の方法によっても可能でろ乙。また、凹部
以外を被覆する選択成長のマスクは、ＳｉＯ□の他、Ｓ
ｉＮｘ、 ＡＩ 、、０３あるいは、ＰＳＧ（リンガラ
ス）等でも良く、その形成には、ＣＶＤ法の他に、スパ
ッタ法、プラズマ法等が用いられる。この導電層２のキ
ャリヤ濃度は高い程、直列抵抗が小さくなるので望まし
いが、１０”ｃｍ ”桁にあれば実用になる。次に、第
１図（３）に示すように、基板に付けた凹みの深い所に
対応する位置に、彎曲型活性領域を形成するための溝１
６を形成する。これには再び５ｉｎ２等をエツチングの
マスクとして用いる。溝１６の深さは、ｏ、５μｍから
２５μｍで、幅は、４μＩｎから１０μｍである。
Ｃ四部をちょうど埋め込む。この成長は、 ＬＰ１３（
液相エピタキシャル）あるいは、ＭＢＥ（分子線エピタ
キシャル）等の方法によっても可能でろ乙。また、凹部
以外を被覆する選択成長のマスクは、ＳｉＯ□の他、Ｓ
ｉＮｘ、 ＡＩ 、、０３あるいは、ＰＳＧ（リンガラ
ス）等でも良く、その形成には、ＣＶＤ法の他に、スパ
ッタ法、プラズマ法等が用いられる。この導電層２のキ
ャリヤ濃度は高い程、直列抵抗が小さくなるので望まし
いが、１０”ｃｍ ”桁にあれば実用になる。次に、第
１図（３）に示すように、基板に付けた凹みの深い所に
対応する位置に、彎曲型活性領域を形成するための溝１
６を形成する。これには再び５ｉｎ２等をエツチングの
マスクとして用いる。溝１６の深さは、ｏ、５μｍから
２５μｍで、幅は、４μＩｎから１０μｍである。
次に、第１図（４）に示すように、溝１６を含んで、よ
り広く、かつ最初に基板に付けた凹みの浅い部分及びこ
れに隣接する深い部分１５の断面構造をそこなう事なく
、第２の凹みを形成する。この場合図中１５で示す部分
において、導電層の厚みが０．５μｍ以上は残るように
する。この部分が薄くなり過ぎると、ｎ側の電気経路が
ふさがうてしまい、レーザの動作が阻害される。しかる
後に、再び、５ｉｎ２あるいはＳｉ３Ｎ４等をマスクに
して、ＭＯＣＶＤ法によってこの第２の凹みがちょうど
埋まるように、ダブルへテロ構造の結晶成長を行い、周
知の半導体レーザを構成する。この場合、溝１６がある
ため、活性層５はこの部分で彎曲する。ダブルへテロ講
造部そのものは通常の半導体Ｖ−ザのそれで良い。すな
わち、Ｓｅをドープしたキャリヤ濃度Ｉ Ｘ １０１８
ｃｍ−３のｎ型Ｇ ａ ｏ、ｓ Ａ匂。
り広く、かつ最初に基板に付けた凹みの浅い部分及びこ
れに隣接する深い部分１５の断面構造をそこなう事なく
、第２の凹みを形成する。この場合図中１５で示す部分
において、導電層の厚みが０．５μｍ以上は残るように
する。この部分が薄くなり過ぎると、ｎ側の電気経路が
ふさがうてしまい、レーザの動作が阻害される。しかる
後に、再び、５ｉｎ２あるいはＳｉ３Ｎ４等をマスクに
して、ＭＯＣＶＤ法によってこの第２の凹みがちょうど
埋まるように、ダブルへテロ構造の結晶成長を行い、周
知の半導体レーザを構成する。この場合、溝１６がある
ため、活性層５はこの部分で彎曲する。ダブルへテロ講
造部そのものは通常の半導体Ｖ−ザのそれで良い。すな
わち、Ｓｅをドープしたキャリヤ濃度Ｉ Ｘ １０１８
ｃｍ−３のｎ型Ｇ ａ ｏ、ｓ Ａ匂。
Ａｓで厚さ０．５μｍ〜２．０μｍのクラッド層４、キ
ャリヤ濃度１０ｃｍ のＧ ａ ６９ｓ Ａ ｊ ｏ、
ｏ ４ Ａ ｓで厚さ−０，ＩＩＩｍの活性層５．Ｚｎ
をドープしキャリヤ濃度３〜５ Ｘ １０ ” ｃｍ−
３のｐ型Ｇａｏ７□Ａ７１ｏ２８ＡＳで厚さ、０．５ａ
ｍ〜１．５μｍのクラッド層６、及び、プルヘテロ層を
成長した結果、四部の両端において、第１図（５）に示
すように、レーザを構成する各層が、混合した部分が出
来、電流のリークの原因となる恐れがある場合は、この
部分９に、酸素あるいはプロトンをイオン打込みをする
事によって、絶縁性を向上する事が望ましい。
ャリヤ濃度１０ｃｍ のＧ ａ ６９ｓ Ａ ｊ ｏ、
ｏ ４ Ａ ｓで厚さ−０，ＩＩＩｍの活性層５．Ｚｎ
をドープしキャリヤ濃度３〜５ Ｘ １０ ” ｃｍ−
３のｐ型Ｇａｏ７□Ａ７１ｏ２８ＡＳで厚さ、０．５ａ
ｍ〜１．５μｍのクラッド層６、及び、プルヘテロ層を
成長した結果、四部の両端において、第１図（５）に示
すように、レーザを構成する各層が、混合した部分が出
来、電流のリークの原因となる恐れがある場合は、この
部分９に、酸素あるいはプロトンをイオン打込みをする
事によって、絶縁性を向上する事が望ましい。
レーザ部の横に、電子回路部を以下の如く形成し、かつ
両者を接続する０電子回路部の構成はレーザ駆動等の目
的のもので、周知の構成のもので十分である。半絶縁性
ＧａＡｓ基板の表面にイオン打込みとアニールによって
、オーミック電極層１１、及び能動層１０とを形成する
。打込むイオンは、Ｓｌで、加速電圧は、オーミック層
１１、は１５０ＫｅＶ、能動層１０は１２５ Ｋ ｅ
Ｖで行った。
両者を接続する０電子回路部の構成はレーザ駆動等の目
的のもので、周知の構成のもので十分である。半絶縁性
ＧａＡｓ基板の表面にイオン打込みとアニールによって
、オーミック電極層１１、及び能動層１０とを形成する
。打込むイオンは、Ｓｌで、加速電圧は、オーミック層
１１、は１５０ＫｅＶ、能動層１０は１２５ Ｋ ｅ
Ｖで行った。
金属成極形成及び配線は、厚さ約０．３ａｍの５ｉｎ２
膜を全面につけた後、これにバター／を形成し、蒸着と
りフトオフの周知の手法によって行ったＯオーミック電
極１３には、ＡｕＧｅＮｉ ／Ａｕ 積層膜を用い、リ
フトオフの後４００υで３分間アロイングを行う事で形
成し、ショトキイ電極とレーザのｐ側電極１２とは、Ｔ
ｉ／Ｐｔ／Ａｕ積層１換を用いて形成した。さらに電極
間の配線には、ＭＯ／Ａｕの２層膜を使用した。
膜を全面につけた後、これにバター／を形成し、蒸着と
りフトオフの周知の手法によって行ったＯオーミック電
極１３には、ＡｕＧｅＮｉ ／Ａｕ 積層膜を用い、リ
フトオフの後４００υで３分間アロイングを行う事で形
成し、ショトキイ電極とレーザのｐ側電極１２とは、Ｔ
ｉ／Ｐｔ／Ａｕ積層１換を用いて形成した。さらに電極
間の配線には、ＭＯ／Ａｕの２層膜を使用した。
第２の実施例は、第２図（２）、或いは第３図（３）に
示す如く、レーザ活性領域に溝の替わりに、凸部を形成
しておくものである。第１の実施例と同様に半絶縁性基
板に、最初の四部を形成した後、５ｉｎ２等をマスクと
してＭＯＣＶＤ法による選択結晶成長によって、ｎ型導
電層２を形成する。この後、最初の四部の１部に、第２
図（１）あるいは、第３図（１）のように凸部をエツチ
ングによって形成する。基板の結晶方位によって、第２
図のような逆メサ状の凸部にするか、第３図のような順
メサ状の凸部にするかを選択する。第３図（２）は順メ
サ状の凸部を持った第２の凹部を形成した状態を示すも
のである。以降は、第１の実施例と全く同様の製造方法
による。選択結晶成長によるダブルへテロ型レーザを凹
部内部への作シ付ける。レーザの活性層は凸部に対応し
てヒ方に彎曲型となる。
示す如く、レーザ活性領域に溝の替わりに、凸部を形成
しておくものである。第１の実施例と同様に半絶縁性基
板に、最初の四部を形成した後、５ｉｎ２等をマスクと
してＭＯＣＶＤ法による選択結晶成長によって、ｎ型導
電層２を形成する。この後、最初の四部の１部に、第２
図（１）あるいは、第３図（１）のように凸部をエツチ
ングによって形成する。基板の結晶方位によって、第２
図のような逆メサ状の凸部にするか、第３図のような順
メサ状の凸部にするかを選択する。第３図（２）は順メ
サ状の凸部を持った第２の凹部を形成した状態を示すも
のである。以降は、第１の実施例と全く同様の製造方法
による。選択結晶成長によるダブルへテロ型レーザを凹
部内部への作シ付ける。レーザの活性層は凸部に対応し
てヒ方に彎曲型となる。
一方、半絶縁性基板の新鮮な表面にはイオン打込み、金
属蒸着とリフトオフ等の通常の手法による電子回路の形
成を行った。
属蒸着とリフトオフ等の通常の手法による電子回路の形
成を行った。
第２図（２）および第３図（３）はいずれも装置の完成
を示す断面図である。
を示す断面図である。
レーザのｐ ４ＡＧ電極部における電流の狭窄を促進す
るために、第３図（３）に２０．で示すように、Ｖ字型
のエツチング溝を作る事も出来る。特に、 ＭＯＣＶＤ
による選択埋込みの場合は、この２０部における結晶成
長が他よシ遅れるため、自然とここに溝が形成されるか
、あるいは、２０部は欠陥の多い結晶になる。この事実
を逆に利用すれば、Ｚｎの拡散領域８を、非常に限定さ
れたＶ字型に近いものとする事が出来、低閾値化が計ら
れる。
るために、第３図（３）に２０．で示すように、Ｖ字型
のエツチング溝を作る事も出来る。特に、 ＭＯＣＶＤ
による選択埋込みの場合は、この２０部における結晶成
長が他よシ遅れるため、自然とここに溝が形成されるか
、あるいは、２０部は欠陥の多い結晶になる。この事実
を逆に利用すれば、Ｚｎの拡散領域８を、非常に限定さ
れたＶ字型に近いものとする事が出来、低閾値化が計ら
れる。
第１及び第２いずれの実施例も、ＩｎＰ／ＩｎＧａＡｓ
Ｐを用いた長波長帯（１，２ｉｒｍ 〜１．６ｔｉｔ−
７１）の素子にもそのまま拡張される。
Ｐを用いた長波長帯（１，２ｉｒｍ 〜１．６ｔｉｔ−
７１）の素子にもそのまま拡張される。
なお、第２図、第３図において第１図と同一符号は同一
部位を示している。即ち、１はＧ ａ Ａｓ等の半絶縁
性基板、２は１ＪａＡｓ （Ｓｅ 、 Ｔｅ 、 Ｓｎ
等がドープされている）ｎ 導電層、３ｉ−１：マス
ク、４ド層、７はＧ ａ Ａ ｓキャップ層、８はレー
ザｎ側の拡散領域（Ｚｎ拡散）、９は電流リーク阻止の
だめのイオンｒＪ込領域、１０は電子回路部における能
動層（Ｓｉイオン打込で形成）、１１は電子回路部及び
レーザｎ側におけるオーミック電極層（Ｓｉイオン打込
で形成）、 １２はレーザｐ側金属電極（’ｒ ｉ ／
Ｐｔ ／ Ａｕ ）、１３は電子回路部及びレーザｎ
側のオーミック電極（ＡｕＧｅＮｉ ／ Ａｕ ）１４
は電子回路部におけるショットキィ電極は４流狭窄を確
実にするための■型切込みを示している。
部位を示している。即ち、１はＧ ａ Ａｓ等の半絶縁
性基板、２は１ＪａＡｓ （Ｓｅ 、 Ｔｅ 、 Ｓｎ
等がドープされている）ｎ 導電層、３ｉ−１：マス
ク、４ド層、７はＧ ａ Ａ ｓキャップ層、８はレー
ザｎ側の拡散領域（Ｚｎ拡散）、９は電流リーク阻止の
だめのイオンｒＪ込領域、１０は電子回路部における能
動層（Ｓｉイオン打込で形成）、１１は電子回路部及び
レーザｎ側におけるオーミック電極層（Ｓｉイオン打込
で形成）、 １２はレーザｐ側金属電極（’ｒ ｉ ／
Ｐｔ ／ Ａｕ ）、１３は電子回路部及びレーザｎ
側のオーミック電極（ＡｕＧｅＮｉ ／ Ａｕ ）１４
は電子回路部におけるショットキィ電極は４流狭窄を確
実にするための■型切込みを示している。
（１）半絶縁性基板上に、段差を作らずに、低閾値、モ
ード制御されたレーザ素子上、微細パターンとを有する
電子回路を作シ付ける事が出来た。
ード制御されたレーザ素子上、微細パターンとを有する
電子回路を作シ付ける事が出来た。
（２） レーザと駆動回路とを含め、一体化する事によ
って、２ＧＨｚ以上の高速動作が実現した。
って、２ＧＨｚ以上の高速動作が実現した。
第１図、第２図、第３図は本発明の半導体レーー゛集積
回路の製造工程を示す装置断面図である。 １：半絶縁性（８Ｉ）基板、 ２：ｎ＋導電性高不純物濃度、 ３：選択結晶成長のだめのマスク、 ４：レーザｎ側クラ、ド層、 ５：レーザ活性層、 ６：レーザｎ側クラッド層、 ７：レーザキャップ層、 ８：レーザｎ側の拡散領域、 ９：電流リーク防止用のイオン打込み領域、１０：電子
回路部における能動領域、 １１：電子回路部及びし〜ザｎ側におけるオーミック電
極層、 １２：レーザｎ側の金属電極、 １３：電子回路部のオーミック金属電極、１４：電子回
路部のショットキィ金属電極、１５ ： ｎ ｌｌ１１
４を層ｏａａｍ−ｃ’ｏ厚さ、１６：Ｃ８Ｐｍレーデの
ための溝。 ８２ 園 島 ３ 旧
回路の製造工程を示す装置断面図である。 １：半絶縁性（８Ｉ）基板、 ２：ｎ＋導電性高不純物濃度、 ３：選択結晶成長のだめのマスク、 ４：レーザｎ側クラ、ド層、 ５：レーザ活性層、 ６：レーザｎ側クラッド層、 ７：レーザキャップ層、 ８：レーザｎ側の拡散領域、 ９：電流リーク防止用のイオン打込み領域、１０：電子
回路部における能動領域、 １１：電子回路部及びし〜ザｎ側におけるオーミック電
極層、 １２：レーザｎ側の金属電極、 １３：電子回路部のオーミック金属電極、１４：電子回
路部のショットキィ金属電極、１５ ： ｎ ｌｌ１１
４を層ｏａａｍ−ｃ’ｏ厚さ、１６：Ｃ８Ｐｍレーデの
ための溝。 ８２ 園 島 ３ 旧
Claims (1)
- １、所定の牛＃８縁性牛導体基板に少なくとも凹部を有
し、この凹部内に凹部又は凸部を有する第１の半導体層
とこの第１の半導体層上に活性層をクラッド層ではさん
だ形態のダブルへテロ構造を形成し、当該活性層が前記
凹部又は凸部に対応して湾曲型を有し、且前記半絶縁性
半導体基板のレーザを構成した部分以外の領域に電子回
路を有することを特徴とする半導体レーザ集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15248983A JPS6045082A (ja) | 1983-08-23 | 1983-08-23 | 半導体レ−ザ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15248983A JPS6045082A (ja) | 1983-08-23 | 1983-08-23 | 半導体レ−ザ集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6045082A true JPS6045082A (ja) | 1985-03-11 |
| JPH023314B2 JPH023314B2 (ja) | 1990-01-23 |
Family
ID=15541588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15248983A Granted JPS6045082A (ja) | 1983-08-23 | 1983-08-23 | 半導体レ−ザ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045082A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344790A (ja) * | 1986-08-12 | 1988-02-25 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPS6457781A (en) * | 1987-08-28 | 1989-03-06 | Mitsubishi Electric Corp | Planar type phase synchronous integrated optical element and manufacture thereof |
| US4940672A (en) * | 1989-03-17 | 1990-07-10 | Kopin Corporation | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon |
-
1983
- 1983-08-23 JP JP15248983A patent/JPS6045082A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| ELECTRONICS=1982 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344790A (ja) * | 1986-08-12 | 1988-02-25 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPS6457781A (en) * | 1987-08-28 | 1989-03-06 | Mitsubishi Electric Corp | Planar type phase synchronous integrated optical element and manufacture thereof |
| US4940672A (en) * | 1989-03-17 | 1990-07-10 | Kopin Corporation | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023314B2 (ja) | 1990-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4594603A (en) | Semiconductor device with disordered active region | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4352187A (en) | Semiconductor laser diode | |
| US4124826A (en) | Current confinement in semiconductor lasers | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| EP0272096B1 (en) | A semiconductor laser device | |
| JPH01231317A (ja) | 光半導体素子の製造方法 | |
| JPH0156548B2 (ja) | ||
| US4716125A (en) | Method of producing semiconductor laser | |
| EP0077825B1 (en) | Method of forming wide bandgap region within multilayer semiconductors | |
| JPH01146390A (ja) | 半導体デバイス | |
| US4766472A (en) | Monolithic semiconductor structure of a laser and a field effect transistor | |
| US5793788A (en) | Semiconductor light emitting element with p-type non-alloy electrode including a platinum layer and method for fabricating the same | |
| EP0161016B1 (en) | Semiconductor laser | |
| US4888781A (en) | Semiconductor laser | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| EP0412582B1 (en) | A semiconductor laser | |
| EP0915542A2 (en) | Semiconductor laser having improved current blocking layers and method of forming the same | |
| JPH02121382A (ja) | 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー | |
| JPH07254750A (ja) | 半導体レーザ | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| EP0124051B1 (en) | Semiconductor laser | |
| JPH0864899A (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPH023314B2 (ja) | ||
| JPS6237557B2 (ja) |