JPS6045864A - 中央処理制御ではないシステムにおけるマイクロコンピユ−タ間の情報の転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、中央化されていない処理制御システム特に
電話システムにおけるマイクロコンピュータ間の情報の
転送方法に関するものである。

〔発明の技術的背景〕

技術雑誌Ｅｌｅｋｔｒｉｓｃｈｅｓ　Ｎａｃｈｒｌｃｈ
ｔｅｎｗｅｓｅｎ第５２巻第３号（１９７７年）２３１
〜２３６頁に記載されてい兎ように、プロセス制御シス
テムにおいては時間になるまで利用できるプロセッサお
よびメモリが中央化が増加するに従って一層経済的に寿
っだ。それ故一層高速で大型の中央制御装置が使用され
、それらの価格の増加割合はそれらの効率の増加率よシ
は低い値を示している。しかしながら、多数の作業のた
めに中央制御装置を使用する場合には、その作業がプロ
セッサによって時間的に順次に処理することが要求され
る。その結果、その部分が並行的に発生している作業が
プロセッサの前方で時間シーケンス中に配置されなけれ
ばならず、その結果並列の受信装置に擾乱が生じる。こ
れは、正確な時間に作業を実行するための動作組織、高
い優先度の作業によるプログラムの中断、および中央プ
ロセッサの故障を避けるだめのステップなどのような特
別の問題を生じる。さらに問題になるのは中央の基本的
装置が高師であり、捷たシステムが新しい形態レベルに
適応されなければならない時に柔軟性に欠けることであ
る。

作業はしばしば順次的だけでなく、例えば電話交換中央
局中の加入者の呼の要求の処理のように並列に生じる。

マイクロコンピュータは作業が生じている中央化されな
い場所において蓄積プログラム制御処理（　ｓｔｏｒｅ
ｄ−ｐｒｏｇｒａｍ−ｃｏｎｔｒｏｌｌｅｄ　ｐｒｏｃ
ｅａａｉｎｇ　）を使用することを可Ｎ’ｒ＝　ＶＣ−
　ｆる。マイクロコンビーータは相互に接続されて多重
処理システムを形成する。各マイクロコンビーータはシ
ステム全体の制御作業の１割当られたものを実行する。

そのような中央化されない処理制御システムは一般にコ
ンピュータのスループット、柔軟性、利用度および信頼
性を改善する。

ドイツ特許公開公報ＤＥ−ＯＳ　３　２　、１　２．５
　５　６号にはこの発明の特許請求の範囲第１項に前提
条件として記載した構成を有する分布制御型の交換シス
テムが記載されている。データバスは例えば並列データ
転送用の８本の線と、２本の単線ｆｌｉ制御パスとより
成っている。設定、保持および呼の放出に必要な全ての
信号データはこれらのバス上を転送される。バス制御装
置およびデータバスを介してデータ転送を行うために後
者のデータバスは優先度に関係なく一定の循環に基いて
使用権が与えられる。しかしながらバスの主支配権は中
央にあり、それ故もしも中央の調整装置が故障すると困
難な問題が発生する。

ドイツ特許公開公報ＤＥ−ＯＳ　２　７　２　４　４　
３　１号には中央化されない制御が行われる電話交換シ
ステムを介して呼を交換する方法が記載されておシ、そ
れにおいては各中央化されていない制御装置は呼の終端
装置の設定の接続に重要である全ての他の中央化され々
い制御装置の状態を連続的に受信し、接続を設定するだ
めに中央化されていない制御装置は周辺装置或は他の中
央化されていない制御装置に制御指令を送り、それら他
の中央化されていない制御装置はすでに蓄積さ寸，た残
りの中央化された制御装置の現在の状態を考慮に入れる
。制御の相互作用のために多重線よシなる信号ライン、
分離した制御ライン、多重線よりなる接続ラインおよび
ステップラインが使用される。信号ラインは送信データ
局から、または受信データ局へ転送するために必要な間
だけ中央化されない制御装置によって使用される。分離
した制御ラインによって信号ライン上を転送されるメツ
セージを読取る要求は送信側の中央化されていない制御
装置から送信していない中央化されていない制御装置に
送られ、受信側の中央化されてい々い制御装置は送信さ
れたメツセージの処理がまだ完了していないことを報告
される。ステップラインは中ない制御装置の送信が完了
するや直に次の中央化されていない制御装置が送信モー
ドの準備をされるように信号を転送する。中央カウンタ
が設けられ、それは分離し未制御ラインまたは信号ライ
ン上に予め定められた安全時間の開信号が存在しなかっ
た後に循環的にインクレメントされる。それにおいて特
定の中央化されない制御装置に割当てられたそれぞれの
数の可能なカウントが用いられ、カウント出力はデコー
ダおよび接続ラインを介して個々のデータ局に接続され
、順次後者を送信状態に切換える。

この場合にも甘だ中実装置、すなわちカウンタが存在し
、それは特別の信頼性の問題を有している。さらに中央
化されない制御装置間で情ドイツ特許公開公報ＤＥ−Ｏ
８２７０８２４４号には独立したマイクロコンピュータ
のグループおよび優先度制御のためのマスターコンピュ
ータにそれぞれ接続された小型コンピュータのグループ
を備えた交換システムの制御方法が記載されている。

小型コンピュータはパスにょシ相互に接続され、それに
よって情報はそれら小型コンピュータと関連するバッフ
ァメモリに転送される。これらのバッファメモリはコン
ピュータおよびパスの間の信号の流れを整合する作用を
行う。何故ならばパスに接続された装置は正確に特定さ
れた瞬間においてのみ信号を受信したり出方させたシす
ることができるだけであるからである。

時分割多重電話交換の場合には３２チヤンネルを有する
フレームがパス上の情報転送に使用される。一つの実施
例では２個のチャンネルは全部で１６個のコンピュータ
の各コンピュータに対する予備であり、１チヤンネルは
小型コンピュータのアドレスを含み、他は実際の情報を
含んでいる。各小型コンピュータに対するアドレス比較
装置は関係する小型コンピュータに対する情報を検出す
る。しかしながら各小型コンピュータに対する送信時間
のこの組織的な予備は時にはトラヒック状態には適合し
々い。それ故マスターコンピュータによる情報送信時間
の割当てが提唱されている。

このＴＤＭ　（時分割多重）方法は中央クロック発生器
を使用し、それ故上述のような欠点を生じる。また小型
の処理制御システムに対して時分割多重は高価過ぎる。

中央制御装置および中央化されない制御装置を備えた交
換システムはドイツ特許公開公報ＤＥ−Ｏ８２７２０８
３３号に記載されている。それにおいては中央化されて
いない制御装置は実際のデータバスに加えてアドレスバ
スによっても相互接続をされており、それ故、この場合
にも多数の制御ラインが存在する。さらに、比較的多量
のハードウェアおよびソフトウェアが情報転送の制御、
特にパス制御のために必要であり、それ故どちらが経済
的に使用できるか、特に小さいシステムにおいては疑問
である。

〔発明の目的〕

この発明の目的は、最小のラインを有する簡単なパスシ
ステムおよび最小の制御回路によって処理され、しかも
特に接続されるユニット数に対して高い柔軟性を有し、
中央制御装置を使用しないことによ、って信頼性の高い
動作をする前述の形式の処理制御システムにおけるマイ
クロコンピータ間の情報の転送方法を提供することであ
る。

〔発明の構成〕

この目的は、複数のマイクロコンビ、−夕が多数の線か
ら成るデータバス、第１の単線制御パスおよび第２の単
線制御パスによって相互に接続され、それぞれマイクロ
プロセッサと、パス制御装置と、クロック発生装置とリ
セット回路とを具備している中央化されていない処理制
御システムにおけるマイクロコンピュータ間の情報の転
癩゛方法において、各マイクロコンピュータ中のバス制
御装置が受信バッファおよび２個のインバータを具備し
、各マイクロプロセッサの１個のポートにおいてそのマ
イクロプロセッサを指定する選択可能なアドレスが得ら
れ、前記ポートが受信バッファを介してデータバスに接
続され、その受信バッファは送信方向ではバイパスでき
るようにされ、データ転送シーケンスにおいて送信すべ
きマイクロプロセッサは第１のインバータを通って第１
の制御バスに準備信号を出力し、他のマイクロコンピュ
ータの受信バッファは前記準備信号を受信し、それに応
答して中断要求信号を共同して動作するマイクロプロセ
ッサに送り、その中断要求の応答を受けた後コンピュー
タ準備信号が関係する第２のインバータを通って第２の
制御バスに送られ、コンビーータ準備信号が完了すると
送信しているマイクロプロセッサは次のバイトを送るこ
とを要求され、メツセージの最初の２個のバイトは全て
のマイクロコンピータによって受信バッファから読取ら
れ、一方メッセージの残シの、マイトはアドレスされた
マイクロプロセッサの受信機だけによって受信バッファ
から読取られ、第１のバイトはメツセージを処理しなけ
ればならないマイクロプロセッサのアドレスを含み、第
２のバイトは次のサイクルに送るべく定められているマ
イクロプロセッサのアドレスを含ませることによって達
成される。

〔発明の効果〕

この発明は、ただ２本の制御ラインと８本のデータライ
ンのみより成る情報転送バスの使用を可能にする。これ
は、情報転送バスに接続された全てのコンピュータモジ
ュールを同−設計のものにすることを可能にする効果が
ある。

〔発明の実施例〕

以下、添付図面を参照に実施例について詳細に説明する
。

第１図は２個のマイクロコンピュータＰｎおよびＰｌを
示し、その第１のもの（ｐｎ）はマイクロプロセッサＭ
Ｐｎと、受信バッファＥＳｎと２個のインバータ１１ｎ
、Ｉ２ｎを備えている。マイクロプロセッサＭＰｎはそ
の読取指令出力部Ｗがインバータ１１ｎを通って単線制
御バス８Ｂ１に接続されている。このインバータの出力
は抵抗Ｒ１を経て５ｖの電源の正端子に接続されている
。制御バスＳＢＪは受信バッファＥＳｎの読取り指令入
力りに接続されている。受信バッファの空き、一杯の状
態を示す信号を出力する受信バッファＥＳｎの出力部Ｅ
はインバータ■２ｎを通って第２の単線制御バスＳＢ２
に接続され、そのパ２’　８Ｂ２はマイクロプロセッサ
の送信指令人力Ｓに接続されている。インバータＩ２ｎ
の出力は抵抗Ｒ２を通って５■電源の正端子に接続され
ている。

８本の線より々るデータバスＢは受信パッンアＥＳｎの
入力ＤＪに接続され、その受信バッファＥＳｎは受信し
たデータをそのデータ出力部Ｄ２を通ってマイクロプロ
セッサＭＰｎのデータｌ１０（入出力部）Ｄに転送する
。マイクロプロセッサＭＰｎからデータバスＢへの転送
に対しては受１言バッファＥＳｎはバイパスされること
ができる。

接続ＩＮＴＢによって中断要求は受信バッファＥＳｎか
らマイクロプロセッサＭＰｎへ送られることができる。

他のマイクロコンピータも同じ設計であシ、マイクロコ
ンピュータＰｎと同じ接続を有する。

例示されている別のマイクロコンピュータＰｉの対応す
る部分の参照符号はｎの代りにｉが使用されている。

以下の方法の説明においては次のようなものと仮定する
。すなわち最大３２個のコンピュータＰ。乃至Ｐ３１が
可能である。・各マイクロコンピュータは例えばモジュ
ール上のＤＩＬ　スイッチヲ介して選択されることが可
能であり、Ｉ１０ポートマイクロコンピュータに供給さ
れるアドレスを割当てられ、各マイクロコンピュータは
クロック発生器を備え、そのクロック信号から８ｍｓ中
断が導出され、またリセット回路いわゆるパワーオンリ
セット回路が設けられている。

パワーをオンに切換えられ、それに続いてリセット指令
によって回路の最初の状態へのりセットが行われた後、
各マイクロコンピュータはそのコンピュータ（ＰＯ”　
Ｐ３１　）を選択するアドレスを読取る。特別の初期プ
ログラムに、従ってマイクロコンピュータＰ　乃至Ｐ３
１はその時間中はデータバスを把握しないでマイクロコ
ンビー−タＰ。からの対応する要求を待つ。このように
してパスは順番に使用を、許可される。すなわちリセッ
ト後バス使用権を与えられる最初のマイクロコンビーー
タはＰ。である。データ転送のために一様なフォーマッ
トが固定されることができる。

第３図に示すようにコンｆユータメッセージは通常１６
バイトから成る（１バイト−８ビツト）。第３図のフォ
ーマットは電話交換システムにおける応用についてのも
のである。ここに示された基本原理はまた他の場合にも
応用できることは云う壕でもないことである。個々のマ
イクロコンビーータによってデータバス上に与えられる
べきメツセージの伝送の時間シーケンスは第４図に示さ
れている。

マイクロコンピュータＰｎがそのメツセージを時間イン
ターバルＴｍ中に送り出し庭後、マイクロコンビーータ
Ｐｎ＋１が次の時間インター・々ルＴｍ＋１に送信する
。メツセージのバイト１および２は全てのマイクロコン
ピュータによって読まれなければならないから、次のマ
イクロコンピュータＰｎ＋、は各マイクロコンピュータ
に知られる。もしも時間インターバルＴ１例えば８ｍｓ
も知られているならば、各マイクロコンピュータはそれ
が何時パス使用′４′４を与えているかを決定すること
もできる。したがって、部品が挿入されていないモジュ
ールや故障モジュールを検出することが可能でおる。シ
ステムが一順してそれ自身における次の送信を行うマイ
クロコンビーータＰｎ＋１をアドレスした後、各マイク
ロコンビーータにとって現在のシステム形態を学習する
ことも可能である。

マイクロコンピータ間の情報の転送は次のように行われ
る。送信マイクロコンピュータｐ１はそのデータをパス
Ｂに与える。もしも読取り指令が全てのマイクロコンピ
ュータの出力部Ｗにおいて出力されるならば、これらの
データは受信バッファ（メモリを有する）中に書込まれ
る。この読取り要求から、中断信号ＩＮＴＲＢが各マイ
クロコンビーータに対して出力される。それはマイクロ
コンピュータの現在のプログラムの破断およびサブルー
チンへのブランチヲ行つ。

このサブルーチンは受信バッファの内容を読取らせ、そ
れ故送信されたデータはさらに別の処理のためにマイク
ロコンピュータに利用される。

中断と同時に、制御信号が出力部Ｅにおいて出力される
。すなわち受信バッファが空であり、プロセ、ザが受信
の準備ができていることを示す信号Ｒ１が出力される。

中断要求に応答する時間は現在のプログラムの状態に応
じて受信しているマイクロプロセッサでは異なるであろ
うから、送信しているマイクロプロセッサはマイクロコ
ンピュータがそのＲＢＥ信号を設定するまで新しいデー
タバイトを受信バッファ中に書込んではならない。例え
ば、もしも出力部Ｅの低レベル状態が受信バッファの空
の状態を示し、高レベル状態が受信バッファが一杯であ
ることを示しているならば、これらの状態はインバータ
ー２ｎの出力において反転されている。電源（５Ｖ）の
ゼロ電位に等しい低レベル状態が何れかのマイクロプロ
セッサによって制御パスイ乍 ８Ｂ２に使用されている間は、マイクロプロセッサＭＰ
１は次のバイトの送信の開始を要求されないであろう。

送信の要求は最後のマイクロコンぎユータがそのインバ
ーター２の出力に高レベル状態を生成するまで行われな
い。

送信しているマイクロコンピータ自身もその時その自分
のデータを読取っているから、そのマイクロコンピュー
タ自身により中断が行われることを阻止するために、中
断信号ＩＮＴＲＢは送信しているマイクロプロセッサに
よってマスクされ、ＲＢＥ信号は送信しているマイクロ
プロセッサによって設定されることはない。

第１の中断信号の受信後、各受信しているマイクロプロ
セッサは時間インターバルＴの計数を開始し、それ故同
期が設定され・る。上述のようにして別のバス支配が行
われ、それは複雑なアドレス動作および特別のアドレス
線の必要を無くす効果を生じる。

直接アドレスされないマイクロコンピュータの場合に最
初の２つの中断要求だけがＲＢＥ信号によって回答され
、他は受取られ計数されるが、１’１ｊｌｌＥ信号に工
って回答されることはない。

第２図は、この発明を電話私設分岐交換装、置に応用し
た実施例を示す。図のブロック図はこの発明によって推
奨される均一なモジ＝う構造を明瞭に示している。中央
制御でガい制御システムはレイクロプロセッサＭＰおよ
びバス制御装置ＢＳによって構成されている。各モジュ
ラ装置はさらに質問／出力回路、マイクロプロセッサ用
のＩ１０回路Ｅ／Ａ　、交換回路網の一対応する部分Ｋ
Ｎを備えている。質問／出力回路２６等は行われるべき
機能に適応されるもの。である（ライン回路ＴＳ、トラ
ンク接続ＡＶＳ　、押がタン受信機寓、呼出信号セよび
トーン発生器話バスＴＢによって相互接続された個々の
モジュールは完全に独立に動作することができる。

情報転送バスは第１図のバスＳＢＩ　、　ＳＢ２および
Ｂよりなる。この構成による交換装置は、中央制御作業
のために必要な従来の経費のがかる仕事をすることなく
、別のモジュールを追加することによって何時でも拡張
することができ颯。

そのような形態は特に小さなシステムに対しては非常に
重要である。そのようなシステムでは中実装置の価格対
偶々の装置の価格の比率が主要なファクタでちる。さら
に価格的には小さ々システムでは殆１．ど２倍になる複
雑な中央制御装置を無くすことはまたシステム全体の信
頼性を改善し、故障の場合に試験および点検除去作業を
簡単にする。

【図面の簡単な説明】

第１図は、２個のマイクロコンピュータおよびそのバス
接続を含む本発明の１実施例の装置を示し、第２図は、
本発明によるバス接続を行り。 た電話交換システムの装置を示し、第３図は転送データ
のフォーマットを示し、第４図は個々のマイクロコンピ
ュータの゛メツセージの伝送の時間的関係を示すタイミ
ング図である。 Ｐｎ’、Ｐｉ・・・マイクロコンピュータ、ＭＰｎ。 １１１１Ｐｉ・・・マイクロプロセッサ、ＥＳＨｒ　Ｅ
Ｓｉ・・・受信バッファ、ＢＳ・・・バス制御装置、Ｖ
ν・・入力出力装置。 出願人代理人　弁理士　鈴　江　武　彦第１頁の続き ０発　明　者　アルブレヒト・シアフ フエルト ０発　明　者　ヘナー・シュナイダー ドイツ連邦共和国、　７０００　シュツットガルト　−
１，ロデビュールシュトラーセ　１５４

Claims (1)

1. 【特許請求の範囲】 複数のマイクロコンピュータが多数の線から成るデータ
   バス、第１の単線制御パスおよび第２の単心制御パスに
   よって相互に接続され、それぞれマイクロプロセッサと
   、パス制御装置と、クロ、り発生装置と、リセット回路
   とを具備している中央化されていない処理制御システム
   におけるマイクロコンピータ間の情報の転送方法におい
   て、 （ａ）各マイクロコンピュータ中のバス制御装置は受信
   バッファおよび２個のインバータを具備し、 （ｂ）　各マイクロプロセッサの１個のポートにおいて
   そのマイクロプロセッサを指定する選択可能々アドレス
   が得られ、 （ｃ）　前記ポートが受信バッファを介してデータバス
   に接続され、その受信バッファは送信方向ではパイＡ？
   スできるようにされ、 （ｄ）　データ転送シーケンスにおいて送信すべきマイ
   クロプロセッサは第１のインバータを通って第１の制御
   バスに準備信号を出力し、（ｅ）　池のマイクロコンピ
   ュータの受信バッファは前記準備信号を受信し、それに
   応答して中断要求信号を共同して動作するマイクロプロ
   セッサに送り、その中断要求の応答を受けた後コンピュ
   ータ準備信号が関係する第２のインバータを通って第２
   の制御・ぐスに送られ、（ｆ）　コンピュータ準備信号
   が完了すると送信しているマイクロプロセッサは次のバ
   イトを送ることを要求され、 （ｇ）　メツセージの最初の２個のバイトは全てのマイ
   クロコンピュータによって受信バッファから読取られ、
   一方メッセージの残りのバイトはアドレスされたマイク
   ロプロセッサの受信機だけによって受信バッファから読
   取られ、（ｈ）　第１のバイトはメツセージを処理しな
   けれハナラないマイクロプロセッサのアドレスを含く み、第２のバイトは次のサイクルに送るベヘ定められて
   いるマイクロプロセッサのアドレスをよんでいることを
   特徴とする中央化されていない処理システムにおけるマ
   イクロコンピュータ間の情報転送方法。