JPS6046031A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6046031A JPS6046031A JP58154553A JP15455383A JPS6046031A JP S6046031 A JPS6046031 A JP S6046031A JP 58154553 A JP58154553 A JP 58154553A JP 15455383 A JP15455383 A JP 15455383A JP S6046031 A JPS6046031 A JP S6046031A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- semiconductor device
- etching
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し特に酸化膜又は窒
化膜層を利用して形成される半導体装置の製造方法に関
して有力な効果を発揮するものである。
化膜層を利用して形成される半導体装置の製造方法に関
して有力な効果を発揮するものである。
一般に酸化膜又は窒化膜層を利用した半導体装置の製造
はホトレジストをＰＲ加工し、ホトレジストをマスクに
して、酸化膜又は窒化膜層なドライエッチにて選択的に
エツチング除去する。この加工方法に非常に難かしくエ
ツチング終止点又サイドエツチング量が大きく、この為
半導体装置の特性を悪化させて品質の低下をもたらして
いる。
はホトレジストをＰＲ加工し、ホトレジストをマスクに
して、酸化膜又は窒化膜層なドライエッチにて選択的に
エツチング除去する。この加工方法に非常に難かしくエ
ツチング終止点又サイドエツチング量が大きく、この為
半導体装置の特性を悪化させて品質の低下をもたらして
いる。
従来の酸化膜又は窒化膜利用の半導体装置の製造方法に
ついて第１図〜第４図を参照して説明する。
ついて第１図〜第４図を参照して説明する。
先ず第１図に示す様にＰ型シリコン基板１上にＮ型拡散
層２が通常の熱酸化膜３で覆われている。
層２が通常の熱酸化膜３で覆われている。
該熱酸化膜３は拡散時に使用された開孔部を有し該開孔
部は拡散時に生じた第２の酸化膜４で覆われている。
部は拡散時に生じた第２の酸化膜４で覆われている。
次に第２図で示す様に１例として窒化膜層５を表面に成
長させる。次に第３図に示すように、ＰＲ技術を用いて
窒化膜層５上にホトレジスト６を形成する。
長させる。次に第３図に示すように、ＰＲ技術を用いて
窒化膜層５上にホトレジスト６を形成する。
次に第４図に示す様にホトレジスト６をマスクにプラズ
マ法にて窒化膜層５を選択的にドライエツチングを行な
いパターン形成を行なう。
マ法にて窒化膜層５を選択的にドライエツチングを行な
いパターン形成を行なう。
上記の従来の製法を用いた場合、窒化膜層のエツチング
除去のコントロールするのが難かしく、エツチングオー
バーになシやすい。この事から微細パターン寸法を厳密
に押えることが出来なく半導体装置の歩留、品質低下を
もたらすと言う重大な問題があった。
除去のコントロールするのが難かしく、エツチングオー
バーになシやすい。この事から微細パターン寸法を厳密
に押えることが出来なく半導体装置の歩留、品質低下を
もたらすと言う重大な問題があった。
本発明の目的は上記の問題点の窒化膜層の微細パターン
寸法をコントロールすることが可能に出来る様にした半
導体装置の製造方法を提供することである。
寸法をコントロールすることが可能に出来る様にした半
導体装置の製造方法を提供することである。
本発明の特徴は窒化膜層をエツチングする前にエツチン
グする開孔部にＮ型の不純物をイオン注入し、しかる後
にエツチング除去することを特徴とする半導体装置の製
法である。
グする開孔部にＮ型の不純物をイオン注入し、しかる後
にエツチング除去することを特徴とする半導体装置の製
法である。
この方法によるとノンドープ層とＮ型の不純物層とでは
エツチング速度が違い、Ｎ型不純物層の方がエツチング
速度が約１．５〜１．８倍になシこの差を利用して窒化
膜層をエツチングするとノンドープ層はエツチング速度
が遅く、横方向へのサイドエッチ量を押さえることが出
来る。
エツチング速度が違い、Ｎ型不純物層の方がエツチング
速度が約１．５〜１．８倍になシこの差を利用して窒化
膜層をエツチングするとノンドープ層はエツチング速度
が遅く、横方向へのサイドエッチ量を押さえることが出
来る。
この方法によって窒化膜層のパターン寸法を精度良くコ
ントロールすることが出来、牛導体装盆の歩留を上げ又
高信頼性の半導体装置を得ることが出来る。
ントロールすることが出来、牛導体装盆の歩留を上げ又
高信頼性の半導体装置を得ることが出来る。
以下、実施例に基づき図面を参照して本発明をさらに詳
細に説明する。先ず第５図に示す様にＰ型シリコン基板
１上にＮ型拡散層２が通常の熱酸化膜３で覆われ、該酸
化膜３は拡散時に使用された開孔部を有し、該開孔部は
拡散時に生じた第２の酸化膜４で覆われている。次に第
６図に示す様に１例として窒化膜層５を表面しζ成長さ
せる。次に第７図に示す様ＫＰＲ技術を用いて窒化膜Ｍ
５上にホトレジスト６を形成する。
細に説明する。先ず第５図に示す様にＰ型シリコン基板
１上にＮ型拡散層２が通常の熱酸化膜３で覆われ、該酸
化膜３は拡散時に使用された開孔部を有し、該開孔部は
拡散時に生じた第２の酸化膜４で覆われている。次に第
６図に示す様に１例として窒化膜層５を表面しζ成長さ
せる。次に第７図に示す様ＫＰＲ技術を用いて窒化膜Ｍ
５上にホトレジスト６を形成する。
次に第８図に示す様にホトレジスト６をマスクにしてＮ
型の不純物を所定のエネルギーと所定のドーズ量で窒化
膜層５内にイオン注入してＮ型の低濃度不純物層７を形
成する。 ： 次に第９図に示す様にホトレジスト６をマスクにプラズ
マ法によシ窒化膜層５を選択的にドライエツチングを行
ないパターン形成を行なう。
型の不純物を所定のエネルギーと所定のドーズ量で窒化
膜層５内にイオン注入してＮ型の低濃度不純物層７を形
成する。 ： 次に第９図に示す様にホトレジスト６をマスクにプラズ
マ法によシ窒化膜層５を選択的にドライエツチングを行
ないパターン形成を行なう。
この製造方法によシ窒化膜層のエツチングを例えば第１
表のように精度良くコントロールすることが出来、半導
体装置の歩留を上げ高信頼性の半導体装置を得ることが
出来る極めて優れた効果を有するものである。
表のように精度良くコントロールすることが出来、半導
体装置の歩留を上げ高信頼性の半導体装置を得ることが
出来る極めて優れた効果を有するものである。
第１表
このエツチング加工する窒化膜５は１例にすぎず、他に
例えばＣＶＤ成長された酸化膜等でも使用できる。
例えばＣＶＤ成長された酸化膜等でも使用できる。
第１図〜第４図は各々従来技術を説明する為の工程順断
面図、第５図〜第９図は各々本発明の一実施例を説明す
るだめの工程順断面図、である。 なお図において、１・・・・・・Ｐ型シリコン基板、２
・・・・・−Ｎ壓拡散層、３，４・・・・・・シリコン
酸化膜、５・・・・・・窒化膜層、６・・・・・・ホト
レジスト、７・・・・・・Ｎ型の低濃度不純物層、であ
る
面図、第５図〜第９図は各々本発明の一実施例を説明す
るだめの工程順断面図、である。 なお図において、１・・・・・・Ｐ型シリコン基板、２
・・・・・−Ｎ壓拡散層、３，４・・・・・・シリコン
酸化膜、５・・・・・・窒化膜層、６・・・・・・ホト
レジスト、７・・・・・・Ｎ型の低濃度不純物層、であ
る
Claims (2)
- （１） 半導体装置の主表面に形成された酸化膜又は窒
化膜層表面にマスク材を用いてイオン注入を行ないしか
る後にイオン注入された該酸化膜又は窒化膜を該マスク
上からエツチング除去することを特徴とする半導体装置
の製造方法。 - （２）イオン注入のソース源としてＮ型ソース源を用い
ることを特徴とする特許請求の範囲第（１）項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58154553A JPS6046031A (ja) | 1983-08-24 | 1983-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58154553A JPS6046031A (ja) | 1983-08-24 | 1983-08-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046031A true JPS6046031A (ja) | 1985-03-12 |
Family
ID=15586764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58154553A Pending JPS6046031A (ja) | 1983-08-24 | 1983-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046031A (ja) |
-
1983
- 1983-08-24 JP JP58154553A patent/JPS6046031A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| JP2762976B2 (ja) | 半導体装置の製造方法 | |
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| JP2887076B2 (ja) | 半導体ｍｏｓトランジスタの製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPS6046031A (ja) | 半導体装置の製造方法 | |
| JPS61123152A (ja) | 半導体デバイスの分離方法 | |
| JPS6084831A (ja) | 半導体装置の製造方法 | |
| JPS59191333A (ja) | 半導体装置の製造方法 | |
| JPS59119870A (ja) | 半導体装置の製造方法 | |
| JP2589065B2 (ja) | 半導体集積装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| KR20000026363A (ko) | 트랜치형 소자분리막의 사이드 월 도핑 방법 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 | |
| JPH05211233A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH04245643A (ja) | 半導体装置の製造方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPS5834951B2 (ja) | 半導体装置の製造方法 |