JPS6046034A - ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法 - Google Patents

ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法

Info

Publication number
JPS6046034A
JPS6046034A JP59097637A JP9763784A JPS6046034A JP S6046034 A JPS6046034 A JP S6046034A JP 59097637 A JP59097637 A JP 59097637A JP 9763784 A JP9763784 A JP 9763784A JP S6046034 A JPS6046034 A JP S6046034A
Authority
JP
Japan
Prior art keywords
borosilicate glass
layer
photoresist
etching
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59097637A
Other languages
English (en)
Other versions
JPH0138369B2 (ja
Inventor
ジミー・リー・パウエル
チヤールズ・エル・スタンドレイ
ジヨン・シユアヴエルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6046034A publication Critical patent/JPS6046034A/ja
Publication of JPH0138369B2 publication Critical patent/JPH0138369B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Surface Treatment Of Glass (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ホウケイ酸ガラス誘電体層にテーパ付き開口
をエツチングする方法に関するものである。
[従来技術] 半導体集積回路の製造では、絶縁材料の1つとして多成
分のホウケイ酸ガラス誘電体層が用いられ、電気接点の
形成のために、このようなホウケイ酸ガラス層にヴイア
・ホール即ち層を貫通する開口を形成することが行なわ
れる。しかしながら、標準的フォトレジスト・マスク技
術は、かなりの厚さをもつ多成分ホウケイ酸ガラス層に
良好なヴイア・ホールを形成するのに利用できない。そ
の理由は、半導体製造に一般に使用されている有機フォ
トレジストが、化学的に充分な耐久性がなく、従って典
型的な場合、例えは10μ低度のかなりの厚さをもつホ
ウケイ酸ガラス層を完全に溶解するために使用されるよ
うなエッチ剤の攻撃に耐えることができないためである
。パターン付けされたフォトレジストはエッチ剤には溶
けないが、エッチ剤にさらすと、(HFは界面に付着す
ることが知られているので)例えば45秒程度の短時間
に、ホウケイ酸ガラス誘電体表面から離れ、ホウケイ酸
ガラス誘電体層が所望の領域以外の所で攻撃を受けるこ
とになりそのためにピンホールが発成するという問題や
、ホウケイ酸ガラスの厚さに変動が生じるという問題が
生じ、何れの場合にもセラミック上のガラス表面上の薄
膜金属線に電気的問題を生じるおそれがある。
上記のようにレジストが緩むと、アンダーカットにより
ヴイア・ホール側壁のテーパの角度(側壁が垂直面に対
してなす角度)が大きくなり、また事実上制御不可能に
なる。テーパ角が小さすぎる場合はすなわち側壁が垂直
に近い場合はヴイアホールへの金属付着が十分に行なわ
れず、逆に大きすぎる場合は開口が拡がり、ヴイア・ホ
ール金属が隣接するヴイア・ホール金属あるいは金属化
線と接触したり重なったりする問題が起こりやすい。し
たがって、一般には、テーパ角は45″程度にされるの
が好ましい。
[発明が解決しようとする問題点コ 本発明は、例えば10μ程度の厚いホウケイ酸ガラス誘
電体層に、一様な且つ制御されたテーパを有するヴイア
・ホールを形成するものである。
[問題点を解決するための手段] 本発明は、Si、N4の化学量論量よりも過剰にケイ素
を含む窒化ケイ素層をホウケイ酸ガラス層のエツチング
・マスクとして用いる。窒化ケイ素層は従来、マスク層
あるいは表面安定化層として知られているが、通常の窒
化ケイ素層はケイ素過剰ではない。ケイ素過剰の窒化ケ
イ素層は、ホウケイ酸ガラス層に強固に付着してフォト
レジストにおける浮き上がりあるいは剥れの問題を生じ
ず、またホウケイ酸ガラス層のエツチングの際にホウケ
イ酸ガラス用のエッチ剤によってゆっくりとエッチされ
、窒化ケイ素層の開口を拡大する。これにより、ホウケ
イ酸ガラス層のヴイア・ホールに制御されたテーパを与
えることができる。窒化ケイ素がホウケイ酸ガラス用の
エッチ剤によってエッチされる速度は過剰なケイ素の量
に依存する。
ヴイア・ホール形成プロセスは、ケイ素過剰の窒化ケイ
素層をホウケイ酸ガラス層の上に被着することから開始
される。次に窒化ケイ素層はエッチ剤に対する耐性を与
えるために熱処理され、綴 !密化される。次に窒化ケ
イ素層の上にフォトレジストを被着し、露先現像して所
望の開ロバターンを形成する。露出した窒化ケイ素層領
域を除去し、その結果露出したホウケイ酸ガラス層表面
をホウケイ酸ガラス用エッチ剤にさらしてエッチする。
窒化ケイ素層はこのエッチ剤によってゆっくりとエッチ
され、窒化ケイ素層の開口が拡大して、下のホウケイ酸
ガラス層表面が付加的に露出されてエッチされるため、
制御されたテーパ角を与えることができる。
〔実施例] 置l婆 本発明は、一般にホウケイ酸ガラスのエツチング、もっ
と特定していえば、任意のタイプの半導体装置の製造に
使用される多成分ホウケイ酸ガラス誘電体に関するエツ
チングに利用される。
制限的なものと解釈すべきではないが、本発明によって
エッチできる典型的なホウケイ酸ガラスは、主としてS
in、と8203 を含み、典型的な場合ではSiO□
は約65〜80重量%の0.0.は約20〜35重量%
のオーダーであり残りはかかるガラス組成に使用される
通常の物質、たとえばA Q 、03. Na、O,k
、0. CaOなどのうちの1種または数種を約20重
量%まで含む。
本発明にもとづく典型的なホウケイ酸ガラスの組成は、
下記の成分を含む。(全ての成分は重量%である。) SiO□ 65.0 B20320.O AQ、03 7.O Na、0 3.O k、0 5.0 Ca0 1.0 ホウケイ酸ガラスは、様々の厚さにすることができるが
、最も典型的な場合では、本発明は約10μから1.0
ミル(25,4μ)までのオーダーの厚いガラス層のエ
ツチングに使用される。
もちろん、本発明はもつと薄いホウケイ酸ガラスに適用
できるが、かかる場合には、厚いホウケイ酸ガラスには
使用できない通常のフォトレジスト材料が使用できる。
本発明にもつづいてエッチされるホウケイ酸ガラス層は
、通常のやり方で形成することができる。
たとえば、希望する各種の酸化物を所期の割合で混合し
、約1000℃でそれぞれを誘解して、望みのホウケイ
酸ガラスを形成し、それをフリット状にして通常の焼成
処理によってその層を形成する。
オ」已19ヱノ召仁林 本発明のマスク材は、プラズマ被着されたケイ素過剰の
(したがって窒素不足の)窒化ケイ素(以降、単にSi
、 N4 と記すことがある)膜である。窒素不足およ
びケイ素過剰とは、Si、 N、の化学量論量よりもケ
イ素を過剰に含むSi、 N4 をいう。通常の場合、
ケイ素の量(モル)は、SL/Nのモル比で約1.5ま
でである。
今後Si、 N4 というとき、別設の指示がない限り
、上記の窒素不足でケイ素過剰なSi3N4 を指すも
のとする。
比較的厚いホウケイ酸ガラス誘電体層のエツチング用の
マスクになりそうないくつかの無機物質を調べたが、物
質の処理パラメータ(熱処理温度、エッチ剤に対する耐
久性、ガラスまたはSxa N4に対する接着力)およ
びマスクとホウケイ酸ガラス誘電体層の熱特性(Si、
N4の化学蒸着CVDは、ガラスの転移温度よりも高い
温度で行なわれ、またCVD被着されたSi3N、膜は
屈折率が例えば1.5〜2.00と非常に小さく、エッ
チ剤によって非常に急速に攻撃される。)のために、還
元性雰囲気中で熱処理され、熱処理後の屈折率が約2.
30〜2.80、最も好ましくは約2.5のプラズマ被
着されたケイ素過剰、窒素不足のSi、 N4のみが、
ホウケイ酸ガラス誘電体に適したエッチ・マスクである
ことが判明した。
この点に関していうと、屈折率が2.0以下の標準的な
プラズマ被着されたSi3N4膜は、本発明にもとづく
エッチ剤の攻撃に耐えるのに必要な化学的耐久性をもっ
ていない。
グラノ〕lし11作 本発明のSi、N4膜は、プラズマ被着源のケイ素の量
がSi、 N4の窒素の量に関して化学量論量よりも多
い点を除いては、基本的に通常のやり方で、プラズマ被
着によって形成される。典型的な場合、ヴイア・エツチ
ングの前にこれでホウケイ酸ガラスの表面全体を被覆す
る。
典型的なプラズマ被着条件は、下記の通りである。温度
約300℃、電力約300ワツ1〜、被着速度約300
人/分。もちろんこれらの条件は、当該技術の専門家に
よれば通常の技術を用いて容易に修正することができる
。
針JL■ム壓襄 本発明に使用されるSi、 N4膜の厚さには、大きな
制限はない。使用する特定のエッチ剤の種類および問題
のホウケイ酸ガラスの厚さによって最小厚さが設定され
ることは自明である。Si3N4膜の最大厚さは、一般
に処理工程を考慮して設定される。例えば、Si、N4
膜中にヴイア・パターンを形成するために反応性イオン
・エツチングを使用するので、厚さが過剰になると、よ
り長い反応性イオン・エツチング時間が必要となるため
に処理コストが増すので、過剰の厚さは避けるべきであ
る。従って、特定の用途については、典型的な場合では
、許容される最小厚さのSi3N4膜が使用されること
になる。典型的な望ましいSi3N4膜の厚さは、約2
500人〜4500人のオーダーである。微小なヒビ割
れなどの欠陥が生じなければ、それよりも厚いまたは薄
い厚さが使用できる。
SiN 膜を高・ ヒするための、し理水発明によれば
、Si、 N4膜をを還元性雰囲気中で熱処理して、S
i、N4膜を緻密化する。
典型的な被着時の屈折率は約1.95〜2.00のオー
ダーであり、典裳的な所望の最終屈折率は2.30〜約
2.8、好ましくは2.45〜2゜8であり、特に好ま
しいのは約2.5である。
所期の緻密化を達成するための熱処理条件には、大きな
制限はなく、典型的な場合、加熱は温度約500℃〜5
35℃で、約2〜21/2時間、一般に例えば水素、窒
素、窒素−水素混合物などの還元性雰囲気中で行われる
。空気中でも熱処理できるが、これは望ましくない。
ヴイア・パターンの百定 本発明のSi3N4膜を形成し、それを高密度化した後
に、フォトレジスト層、できれば複合フォトレジスト層
を通常のやり方で窒化ケイ素膜に被着し、通常のやり方
でマスクを通して露光し、次に通常のやり方で現像して
ヴイア・パターンを画定する。「複合フォトレジスト層
」の用語は、同じネガ・フォトレジストを2層に重ねた
ものを意味するにすぎない。フォトレジストはスピン・
コートされるが、たとえば厚さ4μの厚い単一のフォト
レジスト層を充分に露光するのは難かしいので、複合フ
ォトレジスト層を使用することが望ましい。
フォトレジストには、基本的な制約はなく、通常の反応
性イオン・エツチング中に表面を保護するために当該技
術で使用されている、通常のどんなネガ・フォトレジス
トでも、本発明に使用することができる。
複合フォトレジスト層なレル二重被覆フォトレジスト層
は、極めて容易に露光でき、ホウケイ酸ガラス誘電体層
のピンホール形成と欠陥が減るので、それを使用すると
好都合である。
複合フォトレジスト層を用いた典型的な場合、フォトレ
ジストの第1層をスピン・ニー1−シ、露光し、現像し
て、その後に2層のフォトレジスト間の正確な位置合せ
を確保しながら、フォトレジストの第2層をスピン・コ
ートし、露光し、現像する。
フォトレジストが、反応性イオン・エツチングの期間中
およびホウケイ酸ガラス誘電体層にヴイア・ホールをエ
ツチングする間Si3N4膜を保護する限り、フォトレ
ジスト層の厚さまたは複合フォトレジスト層の厚さには
、大きな制限はなし)。
単一フォトレジスト層の典型的な厚さは、約1μ〜2μ
のオーダーである。
複合フォトレジスト層の場合、第1のフオトレ )シス
ト層は、典型的な場合、乾燥時の厚さ力1約1゜5μ〜
2μのオーダーであり、第2の(オーハーコー1−)フ
ォトレジスト層は、乾燥時の厚さが約2μ〜2.5μで
ある。
当該技術の専門家なら、様々な反応性イオン・エツチン
グ条件とヴイア・ホール・エツチング条件に整合する有
用なフォトレジスト層の厚さを容易に決定できるので、
上記の厚さは制限的なものと解釈すべきではない。
r、・1主イオン・エツチングの条件 通常の反応性イオン・エツチングを使用して本発明のS
i、 N4膜にホウケイ酸ガラスの表面に届くまで所望
のヴイア・パターンをエッチする。もちろんフォトレジ
ストは、Si、 N4膜の他の全領域を保護する。従っ
て、Si3’N4膜がエッチされ、フォトレジストは除
去されないように反応性イオン・エツチングの条件を選
択する。
典型的な条件は、下記の通りである。温度95〜100
℃のオーダー、電力約100ワッ1−、エッチ速度約2
85人1分。
当該技術の専門家なら気付くように、上記の条件は必須
のものではなく、通常のやり方で自由に修正することが
できる。
意゛ のフォトレジスト熱 理 単−フォトレジスト層であれ、複合フォトレジスト層で
あれ、フォトレジストを真空中で熱処理して、フォトレ
ジストをホウケイ酸ガラスのエッチ剤に対してより耐性
にし、Si3N4膜を保護またはそこシこ出来たピンホ
ールを覆うようにすることが、極めて望ましい。
当該技術の専門家なら気付くように、化学薬品に対する
フォトレジストの抵抗性を増し、フォトレジストを本質
的に緻密化するためにそわを焼成することは、当該技術
では周知の処理方法であり、本発明のこの段階には通常
の条件を用いることができる。
もちろん加熱条件を特定のフォトレジストに合せて調整
しなければならないが、そのような情報は、典型的な場
合、フォトレジスト供給業者からすでに入手できる。
本発明にもとづく単一または複合フオトレジスト層では
、典型的な場合、加熱は例え4−J’約18〜20 p
siaのわずかな真空中で約180℃〜195℃のオー
ダーの温度で約30分〜1.5時間ネテなう。
湿式エッチJとエツチング条゛ 本発明にもとづいて使用するエッチ側番よ、当HK技術
でホウケイ酸ガラス誘電体をエッチするために使用され
るエッチ剤のうちから自由し二速、31カーできる。典
型的なエッチ剤は、リン酸および111=酸をベースと
するエッチ剤で、典型的な場合に番まフッ化水素酸およ
び水と組み合せて用しする。ただし本発明は、限定的な
ものと解釈すべきで番よなし1゜しかしながら、エツチ
ングを約2〜5分の間し3行なうことが望ましいので、
エッチ剤lまホウケイ酸ガラスに対して比較的迅速なエ
ッチ剤であることが特に望ましい。
典型的な場合、エツチングは常圧で温度約20℃〜25
℃で行なう。
エツチング段階中にSi、 N、はホウケイ酸ガラスに
固く接着するが、徐々にエツチングしこよって除去され
、ヴイア開口を拡大する。このエツチングによるSi3
N4の除去により、ホウケイ酸ガラス層の上部領域が付
加的に露出してエッチ剤にさらされ、パターン開口の側
壁に付加的テーパを与える。付加的に露出するホウケイ
酸ガラスの大きさは、Si、N4層によって精確に制御
され支配される。当該技術の専門家なら気付くように、
湿式エツチングでは、必ずアンダーカットが生じるが、
本発明によれば、ホウケイ酸ガラスに対するSi3N4
の付着性がよいためアンダーカットが精確に調節される
。
エツチングに続いて、この段階の装置を、例えば脱イオ
ン水で洗浄し、次に適当な不活性気体、例えば窒素、ア
ルゴン・ヘリウムなどで吹き付は乾燥する。なお清浄空
気も使用できる。
当該技術の専門家なら気付くように、ホウケイ酸ガラス
誘電体層中のヴイア・ホールに対するテーパは、種々変
えることができる。しかし、テーパを45℃以上にする
のが特に望ましく、一般に約45”〜60″の範囲であ
る。
図に示されているように、ここで使用する「テーパ」の
用語は、図に示した角度α(側壁60Aと垂直面との角
度)を指すものであり、αは先に示したように約45°
〜60’のオーダー、特に45°〜50″にすべきであ
る。この角度が小さすぎると、ダイア中に被着される金
属は、それによく接着しない。一方、角度αが大きすぎ
ると隣接するヴイアまたは金属化線とオーバーラツプが
起こる可能性があり、短絡が生じることになる。
図を参照すると、金属ヴイア2oを備えたセラミック基
板1oが示されており、このヴイア2゜は金属化パター
ン3oに接続されている。また金属化線40が示されて
いる。またホウケイ酸ガラス層50が示されており、そ
の中に、側壁60Aを有するテーパ付きヴイア・ホール
6oがエッチされている。ヴイア・ホール6oには金属
化パターン70が形成されている。ホウケイ酸ガラス層
50の上面には金属化線8oも設けられている。
ヴイア金属パターン7oはMoとすることができ、金属
化線はCr−C:u−Crとすることができる。
テーパ付きヴイアを除き、上記のものは通常の装置を表
すものである。
当該技術の専門家なら気付くように、各種の表面安定化
層、追加的金属接続線などを専門家には自明のやり方で
設けることができる。
2次処理 上記の処理に続いて、残ったフォトレジストを通常のや
り方で、たとえば酸素反応イオン・エツチングによって
除去し、その後に通常の反応性イオン・エツチングによ
って、例えばCF4中で513N4膜をホウケイ酸ガラ
スに達するまで除去する。通常の終点検出器を用いてエ
ツチングを終了させる。
上記の処理に続いて、ホウケイ酸ガラス誘電体層中にヴ
イア・ホールをエッチした装置に対して普通の処理、例
えば洗浄、ヴイア・ホールの充填。
金属化物例えばCr 7C’u −Cr金属化物の付着
、金属化物の上部Cr層のエツチングによる除去などの
通常の各種の処理を加えることができる。
以上、本発明について一般的に説明してきたが、次に本
発明を実施するための最も望ましい方法について説明す
る。
■ この特定の場合には、厚さ10μのホウケイ酸ガラス誘
電体が、クロム−銅−クロムの金属化パターンを備えた
Af1203基板に通常のやり方で形成された。
ホウケイ酸ガラス誘電体層は、下記の組成をもっていた
。(全ての成分は重量%である。)Sin265.0 8□03 20.0 Al1,037.O Na、0 3.O K、O” 5.0 CaO1,0 これは、粒径が約8μのフリットの形のガラス成分を付
着することによって形成し、次に水素雰囲気中で820
℃で1時間焼成した。次にガラス表面を通常のやり方で
平面にしてそれを±2μの平坦さにした。
次に、ホウケイ酸ガラス誘電体層を通常の中性洗浄液で
洗浄した。
次に窒素不足ケイ素過剰のSiっN4層をホウケイ酸ガ
ラス誘電体層の清浄表面にプラズマ被着した。Si3N
4の厚さは、4000〜5000人であった。その屈折
率は2.3以下であった。
プラズマ被着は、約300ワツトの電力を用いて約30
0℃で約300人/分のSi3N、被着速度で行なった
。
5iaN4層の被着後、アセンブリを炉に入れ約1気圧
の水素雰囲気中で525℃で2時間処理して、Si、 
N4膜を緻密化した。緻密化後のSi3N4膜の屈折率
は約2.5であった。
炉から取り出して室温にまで冷却した後、3μ常のネガ
・フォトレジストの複合(2重)層を通常のやり方でス
ピン・コートした。フォトレジストの上層と下層は同一
であり、どちらも乾燥時厚さ 1は2μであった。
各コーティングに続いて、各フォトレジスト層を、望み
のヴイア・パターンに適したマスクを通して露光し、通
常のやり方で現像して、ヴイア・ホールをエッチすべき
場所のフォトレジストを除去した。フォトレジスト中の
ヴイア・ホール「開口Jの当初の直径は、約2ミル(5
0,8μ)であった。
次に、CF4中で通常の反応性イオン・エツチングを行
なって、Si、N、膜中にヴイア・パターンをホウケイ
酸ガラス誘電体表面に達するまでエッチした。通常の終
点検出器を用いて、反応性イオン・エツチングを終了さ
せた。反応性イオン・エツチングは、温度95〜1oo
℃、電力100ワツト、エッチ速度285人/分で行な
った。
反応性イオン・エツチングに続いて、この段階の装置を
真空炉中で18〜20psiaの真空で185〜195
℃で半時間加熱して、複合フォトレジスト層のエッチ剤
に対する抵抗力をより大きくした。
上記の熱処理に続いて、装置を室温にまで冷却し、ホウ
ケイ酸ガラス誘電体層をHF35.3%。
氷酢酸23.5%、H,041,2%からなるエッチ液
に浸して、その中にヴイア・ホールをエッチした。エツ
チングは24℃で2.5〜3.0分間行ない、その後に
装置をエッチ液から取り出し、流れている脱イオン水で
5分間洗浄し、次に窒素で吹付は乾燥した。
ヴイア・ホールのテーパは45°、ヴイア・ホール底面
の直径2ミル(EIo、8μ)頂面の直径4ミル(10
1,6μ)で、大きなピットや侵食は見られなかった。
上記の処理手順に続いて、酸素プラズマ中で通常の反応
性イオン・エツチングによって、残りのフォトレジスト
を除去し、次に通常のCF4反応性イオン・エツチング
によってSi、 N、膜をホウケイ酸ガラス誘電体層の
表面まで除去した。通常の終点検出器を用いて1反応性
イオン・エツチングをいつ終了させるかを決定した。
上記の処理の後に、ホウケイ酸ガラス誘電体中に良好な
ヴイア・ホールが得られた6 その後、この装置に対して通常の処理1例えば、デーパ
付きヴイア・ホール中に通常の金属化体(例えば銅)を
被着する処理などを加えることができる。
[発明の効果コ 本発明によれば、厚いホウケイ酸ガラスに、一様な且つ
制御されたテーパの側壁を持つヴイア・ホールを形成す
ることができる。
【図面の簡単な説明】 図は、本発明のテーパ付きヴイアを備えたセラミック基
板の概略側面図である。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 岡 1) 次 生 (外1名)

Claims (1)

  1. 【特許請求の範囲】 ホウケイ酸ガラス層の上に、ケイ素をSi、 N。 の化学量論量よりも過剰に含む窒化ケイ素層を被着し、
    前記窒化ケイ素層を緻密化し、レジスト層を被着し、前
    記レジスト層を露光現像して所定のレジスト開ロバター
    ンを形成し、露出した窒化ケイ素領域を除去し、その結
    果露出したホウケイ酸ガラス層表面をホウケイ酸ガラス
    用エッチ剤にさらすことを含む、ホウケイ酸ガラス層に
    テーパ付き開口をエツチングする方法。
JP59097637A 1983-08-08 1984-05-17 ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法 Granted JPS6046034A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US521461 1983-08-08
US06/521,461 US4439270A (en) 1983-08-08 1983-08-08 Process for the controlled etching of tapered vias in borosilicate glass dielectrics

Publications (2)

Publication Number Publication Date
JPS6046034A true JPS6046034A (ja) 1985-03-12
JPH0138369B2 JPH0138369B2 (ja) 1989-08-14

Family

ID=24076831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59097637A Granted JPS6046034A (ja) 1983-08-08 1984-05-17 ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法

Country Status (4)

Country Link
US (1) US4439270A (ja)
EP (1) EP0137927B1 (ja)
JP (1) JPS6046034A (ja)
DE (1) DE3485107D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153927A (ja) * 2002-05-23 2010-07-08 Schott Ag 高周波用途のためのガラス材料

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439270A (en) * 1983-08-08 1984-03-27 International Business Machines Corporation Process for the controlled etching of tapered vias in borosilicate glass dielectrics
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4702000A (en) * 1986-03-19 1987-10-27 Harris Corporation Technique for elimination of polysilicon stringers in direct moat field oxide structure
US4818725A (en) * 1986-09-15 1989-04-04 Harris Corp. Technique for forming planarized gate structure
US4752505A (en) * 1987-01-13 1988-06-21 Hewlett-Packard Company Pre-metal deposition cleaning for bipolar semiconductors
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
JPS63234548A (ja) * 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4963114A (en) * 1987-11-25 1990-10-16 Bell Communications Research, Inc. Process for fabrication of high resolution flat panel plasma displays
US4897676A (en) * 1988-01-05 1990-01-30 Max Levy Autograph, Inc. High-density circuit and method of its manufacture
US5488394A (en) * 1988-01-05 1996-01-30 Max Levy Autograph, Inc. Print head and method of making same
US5162191A (en) * 1988-01-05 1992-11-10 Max Levy Autograph, Inc. High-density circuit and method of its manufacture
US4933045A (en) * 1989-06-02 1990-06-12 International Business Machines Corporation Thin film multilayer laminate interconnection board assembly method
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
DE4123228C2 (de) * 1991-07-12 1994-05-26 Siemens Ag Verfahren zur Dotierstoffkonzentrationsbestimmung mittels Ätzratenbestimmung in Borphosphorsilikatglasschichten für integrierte Halbleiter
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
US5926739A (en) 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US6300253B1 (en) * 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US6323139B1 (en) * 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US6635530B2 (en) 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
US5985771A (en) 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US6345399B1 (en) 2000-09-27 2002-02-12 International Business Machines Corporation Hard mask process to prevent surface roughness for selective dielectric etching
US6989579B2 (en) * 2001-12-26 2006-01-24 Lucent Technologies Inc. Adhering layers to metals with dielectric adhesive layers
JP4314278B2 (ja) * 2007-01-22 2009-08-12 エルピーダメモリ株式会社 半導体装置及びその製造方法
US9525021B2 (en) * 2014-11-06 2016-12-20 Texas Instruments Incorporated Methods and apparatus for high voltage integrated circuit capacitors
US10308541B2 (en) 2014-11-13 2019-06-04 Gerresheimer Glas Gmbh Glass forming machine particle filter, a plunger unit, a blow head, a blow head support and a glass forming machine adapted to or comprising said filter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447984A (en) * 1965-06-24 1969-06-03 Ibm Method for forming sharply defined apertures in an insulating layer
US3483108A (en) * 1967-05-29 1969-12-09 Gen Electric Method of chemically etching a non-conductive material using an electrolytically controlled mask
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4439270A (en) * 1983-08-08 1984-03-27 International Business Machines Corporation Process for the controlled etching of tapered vias in borosilicate glass dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153927A (ja) * 2002-05-23 2010-07-08 Schott Ag 高周波用途のためのガラス材料

Also Published As

Publication number Publication date
US4439270A (en) 1984-03-27
EP0137927A3 (en) 1988-03-23
DE3485107D1 (de) 1991-10-31
EP0137927B1 (en) 1991-09-25
EP0137927A2 (en) 1985-04-24
JPH0138369B2 (ja) 1989-08-14

Similar Documents

Publication Publication Date Title
JPH0138369B2 (ja)
US6087273A (en) Process for selectively etching silicon nitride in the presence of silicon oxide
KR900004264B1 (ko) 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법
CN1194401C (zh) 形成双重金属镶嵌结构的方法
JPS62185325A (ja) リフト・オフ法
JP3418458B2 (ja) 半導体装置の製造方法
JPH0722160B2 (ja) 集積回路上の絶縁性構成体及びその製造方法
JPH0160940B2 (ja)
JPH0936116A (ja) 多層配線形成法
US4886573A (en) Process for forming wiring on substrate
US4619839A (en) Method of forming a dielectric layer on a semiconductor device
US4346125A (en) Removing hardened organic materials during fabrication of integrated circuits using anhydrous hydrazine solvent
JPS60142545A (ja) 多層複合構造体
JPS63142A (ja) 半導体装置の製造方法
US4988405A (en) Fabrication of devices utilizing a wet etchback procedure
CN1102293C (zh) 集成电路器件制造工艺
JPS61116858A (ja) 層間絶縁膜の形成方法
JPH0653134A (ja) 半導体装置の製造方法
JPS6255703B2 (ja)
JPS5946419B2 (ja) 半導体装置におけるポリイミド膜の形成方法
JPH0629400A (ja) 半導体装置及びその製造方法
JPH06264270A (ja) 硬質カーボン膜のパターニング方法
JPS62179122A (ja) 絶縁膜形成法
JP2001189310A (ja) 半導体装置の製造方法
JPS5931215B2 (ja) 絶縁層の形成方法