JPH0138369B2 - - Google Patents

Info

Publication number
JPH0138369B2
JPH0138369B2 JP59097637A JP9763784A JPH0138369B2 JP H0138369 B2 JPH0138369 B2 JP H0138369B2 JP 59097637 A JP59097637 A JP 59097637A JP 9763784 A JP9763784 A JP 9763784A JP H0138369 B2 JPH0138369 B2 JP H0138369B2
Authority
JP
Japan
Prior art keywords
borosilicate glass
layer
photoresist
etching
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59097637A
Other languages
English (en)
Other versions
JPS6046034A (ja
Inventor
Rii Paueru Jimii
Eru Sutandorei Chaaruzu
Shuauerudo Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6046034A publication Critical patent/JPS6046034A/ja
Publication of JPH0138369B2 publication Critical patent/JPH0138369B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Surface Treatment Of Glass (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ホウケイ酸ガラス誘導体層にテーパ
付き開口をエツチングする方法に関するものであ
る。
［従来技術］ 半導体集積回路の製造では、絶縁材料の１つと
して多成分のホウケイ酸ガラス誘導体層が用いら
れ、電気接点の形成のために、このようなホウケ
イ酸ガラス層にヴイア・ホール即ち層を貫通する
開口を形成することが行なわれる。しかしなが
ら、標準的フオトレジスト・マスク技術は、かな
りの厚さをもつ多成分ホウケイ酸ガラス層に良好
なヴイア・ホールを形成するのに利用できない。
その理由は、半導体製造に一般に使用されている
有機フオトレジストが、化学的に充分な耐久性が
なく、従つて典型的な場合、例えば10μ抵度のか
なりの厚さをもつホウケイ酸ガラス層を完全に溶
解するために使用されるようなエツチ剤の攻撃に
耐えることができないためである。パターン付け
されたフオトレジストはエツチ剤には溶けない
が、エツチ剤にさらすと、（HFは界面に付着す
ることが知られているので）例えば45秒程度の短
時間に、ホウケイ酸ガラス誘電体表面から離れ、
ホウケイ酸ガラス誘電体層が所望の領域以外の所
で攻撃を受けることになりそのためにピンホール
が発成するという問題や、ホウケイ酸ガラスの厚
さに変動が生じるという問題が生じ、何れの場合
にもセラミツク上のガラス表面上の薄膜金属線に
電気的問題を生じるおそれがある。
上記のようにレジストが緩むと、アンダーカツ
トによりヴイア・ホール側壁のテーパの角度（側
壁が垂直面に対してなす角度）が大きくなり、ま
た事実上制御不可能になる。テーパ角が小さすぎ
る場合はすなわち側壁が垂直に近い場合はヴイ
ア・ホールへの金属付着が十分に行なわれず、逆
に大きすぎる場合は開口が拡がり、ヴイア・ホー
ル金属が隣接するヴイア・ホール金属あるいは金
属化線と接触したり重なつたりする問題が起こり
やすい。したがつて、一般には、テーパ角は45゜
程度にされるのが好ましい。
［発明が解決しようとする問題点］ 本発明は、例えば10μ程度の厚いホウケイ酸ガ
ラス誘導体層に、一様な且つ制御されたテーパを
有するヴイア・ホールを形成するものである。
［問題点を解決するための手段］ 本発明は、Si3N4の化学量論量よりも過剰にケ
イ素を含む窒化ケイ素層をホウケイ酸ガラス層の
エツチング・マスクとして用いる。窒化ケイ素層
は従来、マスク層あるいは表面安定化層として知
られているが、通常の窒化ケイ素層はケイ素過剰
ではない。ケイ素過剰の窒化ケイ素層は、ホウケ
イ酸ガラス層に強固に付着してフオトレジストに
おける浮き上がりあるいは剥れの問題を生じず、
またホウケイ酸ガラス層のエツチングの際にホウ
ケイ酸ガラス用のエツチ剤によつてゆつくりとエ
ツチされ、窒化ケイ素層の開口を拡大する。これ
により、ホウケイ酸ガラス層のヴイア・ホールに
制御されたテーパを与えることができる。窒化ケ
イ素がホウケイ酸ガラス用のエツチ剤によつてエ
ツチされる速度は過剰なケイ素の量に依存する。
ヴイア・ホール形成プロセスは、ケイ素過剰の
窒化ケイ素層をホウケイ酸ガラス層の上に被着す
ることから開始される。次に窒化ケイ素層はエツ
チ剤に対する耐性を与えるために熱処理され、緻
密化される。次に窒化ケイ素層の上にフオトレジ
ストを被着し、露先現像して所望の開口パターン
を形成する。露出した窒化ケイ素層領域を除去
し、その結果露出したホウケイ酸ガラス層表面を
ホウケイ酸ガラス用のエツチ剤にさらしてエツチ
する。窒化ケイ素層はこのエツチ剤によつてゆつ
くりとエツチされ、窒化ケイ素層の開口が拡大し
て、下のホウケイ酸ガラス層表面が付加的に露出
されてエツチされるため、制御されたテーパ角を
与えることができる。
［実施例］ 誘導体 本発明は、一般にホウケイ酸ガラスのエツチン
グ、もつと特定していえば、任意のタイプの半導
体装置の製造に使用される多成分ホウケイ酸ガラ
ス誘電体に関するエツチングに利用される。
制限的なものと解釈すべきではないが、本発明
によつてエツチできる典型的なホウケイ酸ガラス
は、主としてSiO2とB2O3を含み、典型的な場合
ではSiO2は約65〜80重量％のB2O3は約20〜35重
量％のオーダーであり残りはかかるガラス組成に
使用される通常の物質、たとえばAl2O3、Na2O、
k2O、CaOなどのうちの１種または数種を約20重
量％まで含む。
本発明にもとづく典型的なホウケイ酸ガラスの
組成は、下記の成分を含む。（全ての成分は重量
％である。） SiO2 65.0 B2O3 20.0 Al2O3 7.0 Na2O 3.0 k2O 5.0 CaO 1.0 ホウケイ酸ガラスは、様々の厚さにすることが
できるが、最も典型的な場合では、本発明は約
10μから1.0ミル（25.4μ）までのオーダーの厚い
ガラス層のエツチングに使用される。
もちろん、本発明はもつと薄いホウケイ酸ガラ
スに適用できるが、かかる場合には、厚いホウケ
イ酸ガラスには使用できない通常のフオトレジス
ト材料が使用できる。
本発明にもつづいてエツチされるホウケイ酸ガ
ラス層は、通常のやり方で形成することができ
る。たとえば、希望する各種の酸化物を所期の割
合で混合し、約1000℃でそれぞれを誘解して、望
みのホウケイ酸ガラスを形成し、それをフリツト
状にして通常の焼成処理によつてその層を形成す
る。
本発明のマスク材 本発明のマスク材は、プラズマ被着されたケイ
素過剰の（したがつて窒素不足の）窒化ケイ素
（以降、単にSi3N4と記すことがある）膜である。
窒素不足およびケイ素過剰とは、Si3N4の化学量
論量よりもケイ素を過剰に含むSi3N4をいう。通
常の場合、ケイ素の量（モル）は、Si／Ｎモル比
で約1.5までである。
今後Si3N4というとき、別段の指示がない限
り、上記の窒素不足でケイ素過剰なSi3N4を指す
ものとする。
比較的厚いホウケイ酸ガラス誘電体層のエツチ
ング用のマスクになりそうないくつかの無機物質
を調べたが、物質の処理パラメータ（熱処理温
度、エツチ剤に対する耐久性、ガラスまたは
Si3N4に対する接着力）およびマスクとホウケイ
酸ガラス誘電体層の熱特性（Si3N4の化学蒸着
CVDは、ガラスの転移温度よりも高い温度で行
なわれ、またCVD被着されたSi3N4膜は屈折率が
例えば1.5〜2.00と非常に小さく、エツチ剤によ
つて非常に急速に攻撃される。）のために、還元
性雰囲気中で熱処理され、熱処理後の屈折率が約
2.30〜2.80、最も好ましくは約2.5のプラズマ被着
されたケイ素過剰、窒素不足のSi3N4のみが、ホ
ウケイ酸ガラス誘電体に適したエツチ・マスクで
あることが判明した。
この点に関していうと、屈折率が2.0以下の標
準的なプラズマ被着されたSi3N4膜は、本発明に
もとづくエツチ剤の攻撃に耐えるのに必要な化学
的耐久性をもつていない。
プラズマ被着条件 本発明のSi3N4膜は、プラズマ被着源のケイ素
の量がSi3N4の窒素の量に関して化学量論量より
も多い点を除いては、基本的に通常のやり方で、
プラズマ被着によつて形成される。典型的な場
合、ヴイア・エツチングの前にこれでホウケイ酸
ガラスの表面全体を被覆する。
典型的なプラズマ被着条件は、下記の通りであ
る。温度約300℃、電力約300ワツト、被着速度約
300Å／分。もちろんこれらの条件は、当該技術
の専門家によれば通常の技術を用いて容易に修正
することができる。
Si3N4膜の厚さ 本発明に使用されるSi3N4膜の厚さには、大き
な制限はない。使用する特定のエツチ剤の種類お
よび問題のホウケイ酸ガラスの厚さによつて最小
厚さが設定されることは自明である。Si3N4膜の
最大厚さは、一般に処理工程を考慮して設定され
る。例えば、Si3N4膜中にヴイア・パターンを形
成するために反応性イオン・エツチングを使用す
るので、厚さが過剰になると、より長い反応性イ
オン・エツチング時間が必要とされるために処理
コストが増すので、過剰の厚さは避けるべきであ
る。従つて、特定の用途については、典型的な場
合では、許容される最小厚さのSi3N4膜が使用さ
れることになる。典型的な望ましいSi3N4膜の厚
さは、約2500Å〜4500Åのオーダーである。微小
なヒビ割れなどの欠陥が生じなければ、それより
も厚いまたは薄い厚さが使用できる。
Si3N4膜を高密度化するための熱処理 本発明によれば、Si3N4膜を還元性雰囲気中で
熱処理して、Si3N4膜を緻密化する。
典型的な被着時の屈折率は約1.95〜2.00のオー
ダーであり、典裳的な所望の最終屈折率は2.30〜
約2.8、好ましくは2.45〜2.8であり、特に好まし
いのは約2.5である。
所期の緻密化を達成するための熱処理条件には
大きな制限はなく、典型的な場合、加熱は温度約
500℃〜535℃で、約２〜２ 1/2時間、一般に例え
ば水素、窒素、窒素−水素混合物などの還元性雰
囲気中で行われる。空気中でも熱処理できるが、
これは望ましくない。
ヴイア・パターンの画定 本発明のSi3N4膜を形成し、それを高密度化し
た後に、フオトレジスト層、できれば複合フオト
レジスト層を通常のやり方で窒化ケイ素膜に被着
し、通常のやり方でマスクを通して露光し、次に
通常のやり方で現像してヴイア・パターンを画定
する。「複合フオトレジスト層」の用語は、同じ
ネガ・フオトレジストを２層に重ねたものを意味
するにすぎない。フオトレジストはスピン・コー
トされるが、たとえば厚さ4μの厚い単一のフオ
トレジスト層を充分に露光するのは難かしいの
で、複合フオトレジスト層を使用することが望ま
しい。
フオトレジストには、基本的な制約はなく、通
常の反応性イオン・エツチング中に表面を保護す
るために当該技術で使用されている。通常のどん
なネガ・フオトレジストでも、本発明に使用する
ことができる。
複合フオトレジスト層ないし二重被覆フオトレ
ジスト層は、極めて容易に露光でき、ホウケイ酸
ガラス誘電体層のピンホール形成と欠陥が減るの
で、それを使用すると好都合である。
複合フオトレジスト層を用いた典型的な場合、
フオトレジストの第１層をスピン・コートし、露
光し、現像して、その後に２層のフオトレジスト
間の正確な位置合せを確保しながら、フオトレジ
ストの第２層をスピン・コートし、露光し、現像
する。
フオトレジストが、反応性イオン・エツチング
の期間中およびホウケイ酸ガラス誘電体層にヴイ
ア・ホールをエツチングする間Si3N4膜を保護す
る限り、フオトレジスト層の厚さまたは複合フオ
トレジスト層の厚さには、大きな制限はない。
単一フオトレジスト層の典型的な厚さは、約
1μ〜2μのオーダーである。
複合フオトレジスト層の場合、第１のフオトレ
ジスト層は、典型的な場合、乾燥時の厚さが約
1.5μ〜2μのオーダーであり、第２の（オーバーコ
ート）フオトレジスト層は、乾燥時の厚さが約
2μ〜2.5μである。
当該技術の専門家なら、様々な反応性イオン・
エツチング条件とヴイア・ホール・エツチング条
件に整合する有用なフオトレジスト層の厚さを容
易に決定できるので、上記の厚さは制限的なもの
と解釈すべきではない。
反応性イオン・エツチングの条件 通常の反応性イオン・エツチングを使用して本
発明のSi3N4膜にホウケイ酸ガラスの表面に届く
までの所望のヴイア・パターンをエツチする。も
ちろんフオトレジストは、Si3N4膜の他の全領域
を保護する。従つて、Si3N4膜がエツチされ、フ
オトレジストは除去されないように反応性イオ
ン・エツチングの条件を選択する。
典型的な条件は、下記の通りである。温度95〜
100℃のオーダー、電力約100ワツト、エツチ速度
約285Å１分。
当該技術の専門家なら気付くように、上記の条
件は必須のものではなく、通常のやり方で自由に
修正することができる。
任意選択のフオトレジスト熱処理 単一フオトレジスト層であれ、複合フオトレジ
スト層であれ、フオトレジストを真空中で熱処理
して、フオトレジストをホウケイ酸ガラスのエツ
チ剤に対してより耐性にし、Si3N4膜を保護また
はそこに出来たピンホールを覆うようにすること
が、極めて望ましい。
当該技術の専門家なら気付くように、化学薬品
に対するフオトレジストの抵抗性を増し、フオト
レジストを本質的に緻密化するためにそれを焼成
することは、当該技術では周知の処理方法であ
り、本発明のこの段階には通常の条件を用いるこ
とができる。
もちろん加熱条件を特定のフオトレジストに合
せて調整しなければならないが、そのような情報
は、典型的な場合、フオトレジスト供給業者から
すでに入手できる。
本発明にもとづく単一または複合フオトレジス
ト層では、典型的な場合、加熱は例えば約18〜
20psiaのわずかな真空中で約180℃〜195℃のオー
ダーの温度で約30分〜1.5時間行なう。
湿式エツチ剤とエツチング条件 本発明にもとづいて使用するエツチ剤は、当該
技術でホウケイ酸ガラス誘電体をエツチするため
に使用されるエツチ剤のうちから自由に選ぶ事が
できる。典型的なエツチ剤は、リン酸および酢酸
をベースとするエツチ剤で、典型的な場合にはフ
ツ化水素酸および水と組み合せて用いる。ただし
本発明は、限定的なものと解釈すべきではない。
しかしながら、エツチングを約２〜５分の間に
行なうことが望ましいので、エツチ剤はホウケイ
酸ガラスに対して比較的迅速なエツチ剤であるこ
とが特に望ましい。
典型的な場合、エツチングは常圧で温度約20℃
〜25℃で行なう。
エツチング段階中にSi3N4はホウケイ酸ガラス
に固く接着するが、徐々にエツチングによつて除
去され、ヴイア開口を拡大する。このエツチング
によるSi3N4の除去により、ホウケイ酸ガラス層
の上部領域が付加的に露出してエツチ剤にさらさ
れ、パターン開口の側壁に付加的テーパを与え
る。付加的に露出するホウケイ酸ガラスの大きさ
は、Si3N4層によつて精確に制御され支配され
る。当該技術の専門家なら気付くように、湿式エ
ツチングでは、必ずアンダーカツトが生じるが、
本発明によれば、ホウケイ酸ガラスに対する
Si3N4の付着性がよいためアンダーカツトが精確
に調節される。
エツチングに続いて、この段階の装置を、例え
ば脱イオン水で洗浄し、次に適当な不活性気体、
例えば窒素、アルゴン・ヘリウムなどで吹き付け
乾燥する。なお清浄空気も使用できる。
当該技術の専門家なら気付くように、ホウケイ
酸ガラス誘電体層中のヴイア・ホールに対するテ
ーパは、種々変えることができる。しかし、テー
パを45℃以上にするのが特に望ましく、一般に約
45゜〜60゜の範囲である。
図に示されているように、ここで使用する「テ
ーパ」の用語は、図に示した角度α（側壁60Aと
垂直面との角度）を指すものであり、αは先に示
したように約45゜〜60゜のオーダー、特に45゜〜50゜
にすべきである。この角度が小さすぎると、ヴイ
ア中に被着される金属は、それによく接着しな
い。一方、角度αが大きすぎると隣接するヴイア
または金属化線とオーバーラツプが起こる可能性
があり、短絡が生じることになる。
図を参照すると、金属ヴイア２０を備えたセラ
ミツク基板１０が示されており、このヴイア２０
は金属化パターン３０に接続されている。また金
属化線４０が示されている。またホウケイ酸ガラ
ス層５０が示されており、その中に、側壁６０Ａ
を有するテーパ付きヴイア・ホール６０がエツチ
されている。ヴイア・ホール６０には金属化パタ
ーン７０が形成されている。ホウケイ酸ガラス層
５０の上面には金属化線８０も設けられている。
ヴイア金属パターン７０はMoとすることがで
き、金属化線はCr−Cu−Crとすることができる。
テーパ付きヴイアを除き、上記のものは通常の装
置を表すものである。
当該技術の専門家なら気付くように、各種の表
面安定化層、追加的金属接続線などを専門家には
自明のやり方で設けることができる。
２次処理 上記の処理に続いて、残つたフオトレジストを
通常のやり方で、たとえば酸素反応イオン・エツ
チングによつて除去し、その後に通常の反応性イ
オン・エツチングによつて、例えばCF4中で
Si3N4膜をホウケイ酸ガラスに達するまで除去す
る。通常の終点検出器を用いてエツチングを終了
させる。
上記の処理に続いて、ホウケイ酸ガラス誘電体
層中にヴイア・ホールをエツチした装置に対して
普通の処理、例えば洗浄、ヴイア・ホールの充
填、金属化物例えばCr−Cu−Cr金属化物の付着、
金属化物の上部Cr層のエツチングによる除去な
どの通常の各種の処理を加えることができる。
以上、本発明について一般的に説明してきた
が、次に本発明を実施するための最も望ましい方
法について説明する。
例 この特定の場合には、厚さ10μのホウケイ酸ガ
ラス誘電体が、クロム−銅−クロムの金属化パタ
ーンを備えたAl2O3基板に通常のやり方で形成さ
れた。
ホウケイ酸ガラス誘電体層は、下記の組成をも
つていた。（全ての成分は重量％である。） SiO2 65.0 B2O3 20.0 Al2O3 7.0 Na2O 3.0 K2O 5.0 CaO 1.0 これは、粒径が約8μのフリツトの形のガラス
成分を付着することによつて形成し、次に水素雰
囲気中で820℃で１時間焼成した。次にガラス表
面を通常のやり方で平面にしてそれを±2μの平
坦さにした。
次に、ホウケイ酸ガラス誘電体層を通常の中性
洗浄液で洗浄した。
次に窒素不足ケイ素過剰のSi3N4層をホウケイ
酸ガラス誘電体層の清浄表面にプラズマ被着し
た。Si3N4の厚さは、4000〜5000Åであつた。そ
の屈折率は2.3以下であつた。
プラズマ被着は、約300ワツトの電力を用いて
約300℃で約300Å／分のSi3N4被着速度で行なつ
た。
Si3N4層の被着後、アセンブリを炉に入れ約１
気圧の水素雰囲気中で525℃で２時間処理して、
Si3N4膜を緻密化した。緻密化後のSi3N4膜の屈
折率は約2.5であつた。
炉から取り出して室温にまで冷却した後、通常
のネガ・フオトレジストの複合（２重）層を通常
のやり方でスピン・コートした。フオトレジスト
の上層と下層は同一であり、どちらも乾燥時厚さ
は2μであつた。
各コーテイングに続いて、各フオトレジスト層
を、望みのヴイア・パターンに適したマスクを通
して露光し、通常のやり方で現像して、ヴイア・
ホールをエツチすべき場所のフオトレジストを除
去した。フオトレジスト中のヴイア・ホール「開
口」の当初の直径は、約２ミル（50.8μ）であつ
た。
次に、CF4中で通常の反応性イオン・エツチン
グを行なつて、Si3N4膜中にヴイア・パターンを
ホウケイ酸ガラス誘電体表面に達するまでエツチ
した。通常の終点検出器を用いて、反応性イオ
ン・エツチングを終了させた。反応性イオン・エ
ツチングは、温度95〜100℃、電力100ワツト、エ
ツチ速度285Å／分で行なつた。
反応性イオン・エツチングに続いて、この段階
の装置を真空炉中で18〜20psisの真空で185〜195
℃で半時間加熱して、複合フオトレジスト層のエ
ツチ剤に対する抵抗力をより大きくした。
上記の熱処理に続いて、装置を室温にまで冷却
し、ホウケイ酸ガラス誘電体層をHF35.3％、氷
酢酸23.5％、H2O41.2％からなるエツチ液に浸し
て、その中にヴイア・ホールをエツチした。エツ
チングは24℃で2.5〜3.0分間行ない、その後に装
置をエツチ液から取り出し、流れている脱イオン
水で５分間洗浄し、次に窒素を吹付け乾燥した。
ヴイア・ホールのテーパは45゜、ヴイア・ホー
ル底面の直径２ミル（50.8μ）頂面の直径４ミル
（101.6μ）で、大きなピツトや侵食は見られなか
つた。
上記の処理手順に続いて、酸素プラズマ中で通
常の反応性イオン・エツチングによつて、残りの
フオトレジストを除去し、次の通常のCF4反応性
イオン・エツチングによつてSi3N4膜をホウケイ
酸ガラス誘電体層の表面まで除去た。通常の終点
検出器を用いて、反応性イオン・エツチングをい
つ終了させるかを決定した。
上記の処理の後に、ホウケイ酸ガラス誘電体中
に良好なヴイア・ホールが得られた。
その後、この装置に対して通常の処理、例え
ば、テーパ付きヴイア・ホール中に通常の金属化
体（例えば銅）を被着する処理などを加えること
ができる。
［発明の効果］ 本発明によれば、厚いホウケイ酸ガラスに、一
様な且つ制御されたテーパの側壁を持つヴイア・
ホールを形成することができきる。
【図面の簡単な説明】
図は、本発明のテーパ付きヴイアを備えたセラ
ミツク基板の概略側面図である。

Claims (1)

    【特許請求の範囲】
  1. １ ホウケイ酸ガラス層の上に、ケイ素をSi3N4
    の化学量論量よりも過剰に含む窒化ケイ素層を被
    着し、前記窒化ケイ素層を緻密化し、レジスト層
    を被着し、前記レジスト層を露光現像して所定の
    レジスト開口パターンを形成し、露出した窒化ケ
    イ素領域を除去し、その結果露出したホウケイ酸
    ガラス層表面をホウケイ酸ガラス用エツチ剤にさ
    らすことを含む、ホウケイ酸ガラス層にテーパ付
    き開口をエツチングする方法。
JP59097637A 1983-08-08 1984-05-17 ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法 Granted JPS6046034A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/521,461 US4439270A (en) 1983-08-08 1983-08-08 Process for the controlled etching of tapered vias in borosilicate glass dielectrics
US521461 1983-08-08

Publications (2)

Publication Number Publication Date
JPS6046034A JPS6046034A (ja) 1985-03-12
JPH0138369B2 true JPH0138369B2 (ja) 1989-08-14

Family

ID=24076831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59097637A Granted JPS6046034A (ja) 1983-08-08 1984-05-17 ホウケイ酸ガラス層にテ−パ付き開口をエツチングする方法

Country Status (4)

Country Link
US (1) US4439270A (ja)
EP (1) EP0137927B1 (ja)
JP (1) JPS6046034A (ja)
DE (1) DE3485107D1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439270A (en) * 1983-08-08 1984-03-27 International Business Machines Corporation Process for the controlled etching of tapered vias in borosilicate glass dielectrics
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4702000A (en) * 1986-03-19 1987-10-27 Harris Corporation Technique for elimination of polysilicon stringers in direct moat field oxide structure
US4818725A (en) * 1986-09-15 1989-04-04 Harris Corp. Technique for forming planarized gate structure
US4752505A (en) * 1987-01-13 1988-06-21 Hewlett-Packard Company Pre-metal deposition cleaning for bipolar semiconductors
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
JPS63234548A (ja) * 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4963114A (en) * 1987-11-25 1990-10-16 Bell Communications Research, Inc. Process for fabrication of high resolution flat panel plasma displays
US4897676A (en) * 1988-01-05 1990-01-30 Max Levy Autograph, Inc. High-density circuit and method of its manufacture
US5162191A (en) * 1988-01-05 1992-11-10 Max Levy Autograph, Inc. High-density circuit and method of its manufacture
US5488394A (en) * 1988-01-05 1996-01-30 Max Levy Autograph, Inc. Print head and method of making same
US4933045A (en) * 1989-06-02 1990-06-12 International Business Machines Corporation Thin film multilayer laminate interconnection board assembly method
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
DE4123228C2 (de) * 1991-07-12 1994-05-26 Siemens Ag Verfahren zur Dotierstoffkonzentrationsbestimmung mittels Ätzratenbestimmung in Borphosphorsilikatglasschichten für integrierte Halbleiter
US5880036A (en) 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
US6300253B1 (en) 1998-04-07 2001-10-09 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials, and semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US5926739A (en) 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
US6323139B1 (en) * 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US6635530B2 (en) * 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
US5985771A (en) 1998-04-07 1999-11-16 Micron Technology, Inc. Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers
US6316372B1 (en) 1998-04-07 2001-11-13 Micron Technology, Inc. Methods of forming a layer of silicon nitride in a semiconductor fabrication process
US6345399B1 (en) 2000-09-27 2002-02-12 International Business Machines Corporation Hard mask process to prevent surface roughness for selective dielectric etching
US6989579B2 (en) * 2001-12-26 2006-01-24 Lucent Technologies Inc. Adhering layers to metals with dielectric adhesive layers
JP2005535108A (ja) * 2002-05-23 2005-11-17 ショット アーゲー 高周波用途に適した導体構成を有する構成要素を製造する方法
JP4314278B2 (ja) * 2007-01-22 2009-08-12 エルピーダメモリ株式会社 半導体装置及びその製造方法
US9525021B2 (en) 2014-11-06 2016-12-20 Texas Instruments Incorporated Methods and apparatus for high voltage integrated circuit capacitors
ES2706877T3 (es) 2014-11-13 2019-04-01 Gerresheimer Glas Gmbh Filtro de partículas de máquina para conformar vidrio, unidad de émbolo, cabeza de soplado, soporte de cabeza de soplado y máquina para conformar vidrio adaptada a dicho filtro o que lo comprende

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447984A (en) * 1965-06-24 1969-06-03 Ibm Method for forming sharply defined apertures in an insulating layer
US3483108A (en) * 1967-05-29 1969-12-09 Gen Electric Method of chemically etching a non-conductive material using an electrolytically controlled mask
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4439270A (en) * 1983-08-08 1984-03-27 International Business Machines Corporation Process for the controlled etching of tapered vias in borosilicate glass dielectrics

Also Published As

Publication number Publication date
DE3485107D1 (de) 1991-10-31
JPS6046034A (ja) 1985-03-12
EP0137927B1 (en) 1991-09-25
US4439270A (en) 1984-03-27
EP0137927A3 (en) 1988-03-23
EP0137927A2 (en) 1985-04-24

Similar Documents

Publication Publication Date Title
JPH0138369B2 (ja)
US6087273A (en) Process for selectively etching silicon nitride in the presence of silicon oxide
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
KR20010029859A (ko) 반도체 장치의 제조 방법
JPH0160940B2 (ja)
JPH0936116A (ja) 多層配線形成法
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
JPS60142545A (ja) 多層複合構造体
CN115458392A (zh) 一种刻蚀聚酰亚胺牺牲层的方法及应用
US5904576A (en) Method of forming wiring structure
US4346125A (en) Removing hardened organic materials during fabrication of integrated circuits using anhydrous hydrazine solvent
JPH0334352A (ja) 半導体装置の製造方法
JPH03203240A (ja) 半導体装置の製造方法
US4988405A (en) Fabrication of devices utilizing a wet etchback procedure
JPH0329298B2 (ja)
JPH0653134A (ja) 半導体装置の製造方法
JPH01100946A (ja) 半導体装置の製造方法
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
JPS5946419B2 (ja) 半導体装置におけるポリイミド膜の形成方法
JPH0265256A (ja) 半導体装置の製造方法
JPS594027A (ja) 半導体装置の製造方法
JPS62179122A (ja) 絶縁膜形成法
JPH0534839B2 (ja)
JPS5931215B2 (ja) 絶縁層の形成方法
JPH0521433A (ja) 半導体装置の製造方法