JPS6046047A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置の製造方法に関するもので、特に
ウェハをチップ状に切る段階の半導体装置の製造方法に
関する。

〔発明の技術的背景とその問題点〕

半導体装置の一連の製造工程において、所定の素子が形
成されウニＩ・プロセスが終了したウェーは、ダイソー
トテスト（ウェー・に形成された多数の半導体素子の良
否をウェー・状態で試験するもの）が施された後、半導
体チラノになるように素子ごとに分割される。従来との
ようなウェハを半導体チップに分割する方法としては次
のようなものがあった。

（１）　ダイヤモンド？インドスクライビング法ウェハ
のダイシングライン（スクライブライン）上の一部にダ
イヤモンドのエツジにょシ切り込みを入れスクライブラ
インに沿ってウェハを割シ、チップ状にする。この方法
では、ウェー・の結晶方位との関係で効率良くダイシン
グすることが難しく、切シしろとしては約３０μｍ程度
を要し、スクライブマシンとウエハトノフれを見込むと
、通常少なくとも１００μｍの幅のスクライブラインが
必要である。その上、ウェハの切シくず（シリコンくず
）が発生しやすい欠点があシ、且つ作条効率が悪く、長
い製造時間を要するという欠点がある。

（２）　レーザースクライビング法 ウェハのダイシングラインに沿ってレーザ光を走査しス
クライブラインに切シ溝を形成した後、この切シ溝に沿
ってクエ／Ｓを割る。この方法では、レーザー光によっ
て蒸発したシリコンが再び固ってウェハ上にこびシつく
現象や、レーザー光によ多発生した熱によってウェー・
内にマイクロクラックが発生し半導体チップの特性を劣
化させる問題や、装置が大がかシで高価である等の欠点
がある。

（３）　グイシングツ−法 ダイシングソーによりてウェハをダイシングラインに沿
い切る方法である。この方法はウェー・の結晶方位に依
存せず、残留歪が少ない等の長所があるが、約３０μｍ
程度の切シしろが必要でダイシングソーとの切断時のぶ
れを見込むとスクライブラインは通常１００μｍ以上の
幅に設定する必要がある。また、シリコンくずが発生し
やすく、シかも切断の際に水を使用するため、水とシリ
コンぐずとがいわば泥状に混ざシブバイス表面が汚れや
すい等の欠点がある。

このように、従来のウニ・・の分割方法にはそ　１れぞ
れ欠点があシ、またいずれの場合もＣＣＤ　１７ニアイ
メーゾセンサのように例えば１．１門Ｘ　３７．５ｍｍ
とか１．１　ｍＸ　７２．Ｏｔｔａｎというような長辺
状の形状のチップのダイシングでは、チップを１つ１つ
分割するのが困難でチップの収率が低下するという問題
があった。

〔発明の目的〕

本発明は上記のような点に鑑みなされたもので、ダイシ
ング不良が低減され作業効率が高く、長辺状のチップも
容易にダイシングすることのできる簡易な半導体装置の
製造方法を提供しようとするものである。

〔発明の概要〕

すなわち本発明に係る半導体装置の１！！遣方法では、
ウェハのダイシングラインに沿って半導体基板表面をエ
ツチングによシ露出させた後、このダイシングライン上
に適宜極く薄い絶縁膜を介して細い線幅で金属膜を被着
させる。そして、上記スクライブラインに沿って形成し
た幅の細い金属膜の全てに電流が流れるように通電し、
金属膜を発熱させ金属膜下の半導体基板表面に機械的歪
を発生させた後、ウェー・を急冷させウェハをダイシン
グラインに沿って割シチッグに分割する方法である。

なお、ウニノ１のダイシングラインには通常のウェー・
ゾロセスにおいて、絶縁膜等の上部膜が被着しないよう
にエツチングがくシ返して行なわれているが、これらの
エツチングの際の適当な時期成いはウェー・プロセスの
最後の段階でダイシングラインの幅の中央部にエツチン
グによシ細い溝部を形成し、この溝部上に上記金属膜を
被着するようにすればさらに良い。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につき説明する
。

第１図は、ＣＣＤＣＤリニアイメージセンサき長辺形の
チップ形状を有する半導体ウニノ・の平面図であシ、半
導体ウェー１０には縦横に並んで半導体チップとなる半
導体素子１１が形成され、この半導体素子１１には図示
しないが所定の不純物領域が形成され、半導体基板の上
面には上部膜として例えばシリコン酸化膜、ポリシリコ
ン、アルミニウム配線層等が積層して形成され、その最
上部にＰＳＧ　（！ｌン硅酸ガラス）膜尋の保護膜が形
成されている。

またこのようなウェハＬ！において半導体素子１１間は
通常スクライプライン或いはダイシングラインと呼ばれ
、半導体板１２表面が露出した領域となっている。すな
わち、上記各種の上部膜の形成工程において、スクライ
ブライン１４上に被着したものは除去するように上部膜
のパターニングの際にエツチングされる。

このようなウェー・１０を通常の手法によ層形成した後
、半導体ウニ／−１０の一部を拡大して示す８２図およ
び第２図のＡ　−Ａ’断面を示す第３図に示すように、
スクライブライン１４の略中心線に沿って半導体基板１
２の表面部分を通常の写真蝕刻法によシエッチングし、
溝部１５を形成する。なお、第３図の１３は上部膜を示
したものである。

続いて、このウェハ１０上にアルミニウムを主成分とす
る金属を被着しパターニングすることによシ、狭い線幅
を有する線状金属膜１６を形成する。この際、ウェー・
周辺部の半導体素子１１の形成されない部位には第１図
に示すように電極用金属膜１６１．１６□を広い領域に
渡って形成する。

次いで、ウェー・１０に形成された半導体素子１ノのダ
イソートテストを行い、上記細い線状金属膜１６部分を
挾むようにウェハＬ１の両端の電極用金属膜１６１，１
６２から線状金属膜１６に大電流を流す。この際に、電
流を上記線状金属膜１６に流すことにより、この線状金
属膜１６が発熱する。そして、充分に発熱させた直後に
ウェー・１０を例えば水中に入れ急冷させる。ここで、
ウェー・１０は半導体基板１ノ内に発生した機械的歪に
よシスクライブラインに沿って割れる。

ここで、従来は特に半導体チップの長辺に沿りて割るこ
とが困難であったがこの場合はチップの長辺方向に沿っ
てウニノー１ｏに切れ目が入シ、ウェハ１０に軽く外力
を加えることによシ簡単にウェハ１０を半導体チップに
することができる。

以上のような方法によれば、１枚のウェハのスクライブ
ライン全体を同時に発熱させ同時に急冷させることが可
能であるため、ウェハを一度に多数の半導体チップに分
割させることができる。

また、本方法では従来ダイシングが困Ｍ１ｔであった長
辺状の半導体チップには特に有効なもので、チップの収
率を向上させることができる。

さらにまた、スクライブラインのね幅を従来の約１００
〜１５０μｍから５０μｍ８度にまで狭くすることがで
きるためウェハの有効な活用を図ることができ、この点
からもチップ収率を向上させることができる。

尚、本実施例では、スクライブライン１４に沿って溝部
１５を形成する場合につき述べたが、半導体基板１２が
薄いものでは特に溝部１５を形成する必要はない。また
、溝部１５は、半導体素子１０の各部を形成するための
ウェハプロセス中に形成しても良く、同様に線状金属膜
１６や電極用金属膜１６□　、１６２もウェー・プロセ
ス中の適当な時期に形成すれば良いものである。

また、所定の半導体ウェー・のスクライブラインに沿っ
てエツチングを行い、半導体基板面を露出させた後、酸
化処理等によ電極く薄い絶縁膜を形成し、上記スクライ
ブラインの極く薄い絶縁膜上に線状金属膜を形成して、
以下この線状金属膜１６への通電とウニ・・の急冷によ
ってスクライブラインに沿ってウニノ〜を割るようにし
てもよい。

さらにまた、電極用金属ＭＩ６Ｘ　ｒ１６ｘの形状も第
１図に示すものに限らず、例えば半導体素子１１の配列
した部位に沿うように形成してもよいし、例えばウェー
・１０の中央部の金属膜１６３を一方の電極とし、ウェ
ー・１０の周辺部の電極用金属膜１６１　ｅ１６ｚｔ他
方ノ電極として電流を流すように、適宜電極用金域膜の
形成部位および形状を変更してもよい。

また、上記線状金属膜１６および電極用金属膜１６１，
１６２の素材としては、アルミニウム系金属の他、モリ
ブデン、タンタル、タングステン、チタン等の高融点金
属を主成分とするものが使用可能でちる。

〔発明の効果〕

以上のようにこの発明によればダイシング不良が低減さ
れ作業効率が高く、長辺状のチップも容易にダイシング
することのできる簡易な半導体装置の製造方法を提供す
ることができる◎

【図面の簡単な説明】

第１図は本発明による半導体装置の製造方法における半
導体ウェー・の一過程を示す図、第２Ｎ断面を示す断面
図でおる。 １０・・・半導体ウェーへ、１１・・・半導体素子、１
２・・・半導体基板、１３・・・上部膜、１４・・・ス
クライブライン、１５・・・溝部、１６・・・線状金属
膜、１６１　、Ｊ６２・・・電極用金属膜。

Claims (1)

1. 【特許請求の範囲】 （リ　半導体ウェハのスクライプラインに沿って工、チ
   ングを行い半導体基板面を露出させる工程と、上記スク
   ライプラインに沿った半導体基板の露出面上に適宜極く
   薄い絶縁膜を介して金属膜を被着させる工程と、この金
   属膜に通電し上記スクライブラインに沿った金属膜を発
   熱させる工程と、この金属膜の発熱後レエハの急冷処理
   を行いウェハをスクライブラインに沿って割る工程とを
   具備することを特徴とする半導体装置の製造方法。 （２）上記エツチングによシ半導体基板面を露出させる
   工程において、上記金属膜の形成予定部属下をエツチン
   グしてスクライブラインに沿った溝部を形成し、この半
   導体基板面の露出した溝部上に上記金属膜を被着するこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。 （３）上記金属膜の素材としてアルミニウムを主成分と
   する金属を使用することを特徴とする特許請求の範囲第
   １項または第２項記載の半導体装置の製造方法。 （４）上記金属膜の素材として高融点金属を主成分とす
   る金属を使用することを特徴とする特許請求の範囲第１
   項または第２項記載の半導体装置の製造方法。