JPS6046459B2 - メモリ状態判定方式 - Google Patents
メモリ状態判定方式Info
- Publication number
- JPS6046459B2 JPS6046459B2 JP55105254A JP10525480A JPS6046459B2 JP S6046459 B2 JPS6046459 B2 JP S6046459B2 JP 55105254 A JP55105254 A JP 55105254A JP 10525480 A JP10525480 A JP 10525480A JP S6046459 B2 JPS6046459 B2 JP S6046459B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- channel
- channel device
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はチャネル装置内に設けたメモリを読出すとき、
内容が規則性を有すると判断すればメモリデータを消去
せずに残存させておくメモリ状態判定方式に関する。
内容が規則性を有すると判断すればメモリデータを消去
せずに残存させておくメモリ状態判定方式に関する。
従来中央処理装置とコモンバスを介して接続されるチャ
ネル装置は第１図に示す構成となつている。
ネル装置は第１図に示す構成となつている。
中央処理装置ρＰＵと主メモリＭＳがコモンバスＣＢＵ
Ｓを介して接続され、チャネル装置ＤＤＣはディスクＤ
ＳＫを制御するため設けられている。チャネル装置ＤＤ
Ｃ内にはマイクロプロセッサとランダムアクセスメモリ
（ＲＡＭ）を内蔵し、ディスクＤＳＫの制御御はファー
ムウェアとハードウェアを使用している。メモリＲＡＭ
はディスクを制御する情報入出力情報と、ディスクその
他のハードウェアが故障したときの詳細情報とそれまで
の処理過程の詳細情報（ロギング情報）を記憶している
。ディスク制御のチャネル装置ＤＤＣのメモリＲＡＭの
内容は主メモリＭＳの所定アドレスに転送すると、中央
処理装置ＣＰＵが読出したとき前記故障の原因を解析す
ることができ有効である。この手段をＲＡＭダンプと呼
んでいる。通常故障等の場合はシステムがハングアップ
していて正常動作が不能のため、ＲＡＭダンプをする前
にイニシャルリセットが必要であるが、チャネル装置Ｄ
ＤＣに対しイニシャルリセット線ＩＲＳにＪよりイニシ
ャルリセットを行なうとメモリＲＡＭの内容がクリアさ
れてしまう。そのためＲＡＭダンプの機能があつても実
際には殆んど使用されず、故障の有効な解析手段とはな
らなかつた。本発明の目的は前述の欠点を改善し、チャ
ネル；装置内のメモリを読出すとき内容が規則性を有す
ると判断すればメモリ内容を消去せずに残存させておく
チャネル装置のメモリ状態判定方式に関する。以下本発
明の実施例としてディスクを制御するチャネル装置につ
いて説明する。
Ｓを介して接続され、チャネル装置ＤＤＣはディスクＤ
ＳＫを制御するため設けられている。チャネル装置ＤＤ
Ｃ内にはマイクロプロセッサとランダムアクセスメモリ
（ＲＡＭ）を内蔵し、ディスクＤＳＫの制御御はファー
ムウェアとハードウェアを使用している。メモリＲＡＭ
はディスクを制御する情報入出力情報と、ディスクその
他のハードウェアが故障したときの詳細情報とそれまで
の処理過程の詳細情報（ロギング情報）を記憶している
。ディスク制御のチャネル装置ＤＤＣのメモリＲＡＭの
内容は主メモリＭＳの所定アドレスに転送すると、中央
処理装置ＣＰＵが読出したとき前記故障の原因を解析す
ることができ有効である。この手段をＲＡＭダンプと呼
んでいる。通常故障等の場合はシステムがハングアップ
していて正常動作が不能のため、ＲＡＭダンプをする前
にイニシャルリセットが必要であるが、チャネル装置Ｄ
ＤＣに対しイニシャルリセット線ＩＲＳにＪよりイニシ
ャルリセットを行なうとメモリＲＡＭの内容がクリアさ
れてしまう。そのためＲＡＭダンプの機能があつても実
際には殆んど使用されず、故障の有効な解析手段とはな
らなかつた。本発明の目的は前述の欠点を改善し、チャ
ネル；装置内のメモリを読出すとき内容が規則性を有す
ると判断すればメモリ内容を消去せずに残存させておく
チャネル装置のメモリ状態判定方式に関する。以下本発
明の実施例としてディスクを制御するチャネル装置につ
いて説明する。
第２図に示すブロック図において、ＭＥＭはチャネル装
置内のメモリ（チャンネル内メモリ）であり、第１図に
示したメモリＲＡＭと対応するもの、ＤＴＲはメモリ検
査用のデータで、中央処理装置ＱＰＵｌ主メモリＭＳ等
に格納されている。ＣＨＡはメモリ中のチェック領域を
示し、ＣＴＤは各種データ類の格納領域を示している。
ＣＭＰは比較判断回路であつて、電源投入時及びリセッ
トキー押下時に処理動作を始めから行なう場合に判断動
作する。即ちプログラムによる処理動作が開始されたと
きその原因を知つて対応手段を定める判断を行なうよう
にする。まずメモリ内のチェック領域Ｇハの内容を読出
し、メモリ検査用データＤＴＲと１ビットずつ比較する
。メモリ検査用データＤＴＲは規則性のあるデータ例え
ば全゜゜０゛であり、チェック領域ＣＨＡのデータは電
源投入時には全く不規則性になつているから、照合のと
れるビット数は極めて少ない筈である。したがつて比較
の結果照合のとれないときは、電源を投入したことによ
る処理開始と判断し、次に前記メモリ検査用データＤＴ
Ｒをチェック領域ＣＨＡに書込んでおく。（第２図ＣＭ
Ｐの左方に伸びる線と接続しているプロツークＤＴＲ−
＋ＣｌＩＡの動作をいう。）またデータ類の格納領域Ｃ
ＴＤは以後の新規データ格納に備え全゜“０゛を書込ん
でおく。前述のように比較したとき、チェック領域Ｃｌ
ＩＡのビットが検査用データＤＴＲと殆んど一致．する
ときは、前述の電源投入時のチェックを経た後のメモリ
となつていることが判り、処理開始はイニシャルリセッ
トキーを操作したためと判断する。
置内のメモリ（チャンネル内メモリ）であり、第１図に
示したメモリＲＡＭと対応するもの、ＤＴＲはメモリ検
査用のデータで、中央処理装置ＱＰＵｌ主メモリＭＳ等
に格納されている。ＣＨＡはメモリ中のチェック領域を
示し、ＣＴＤは各種データ類の格納領域を示している。
ＣＭＰは比較判断回路であつて、電源投入時及びリセッ
トキー押下時に処理動作を始めから行なう場合に判断動
作する。即ちプログラムによる処理動作が開始されたと
きその原因を知つて対応手段を定める判断を行なうよう
にする。まずメモリ内のチェック領域Ｇハの内容を読出
し、メモリ検査用データＤＴＲと１ビットずつ比較する
。メモリ検査用データＤＴＲは規則性のあるデータ例え
ば全゜゜０゛であり、チェック領域ＣＨＡのデータは電
源投入時には全く不規則性になつているから、照合のと
れるビット数は極めて少ない筈である。したがつて比較
の結果照合のとれないときは、電源を投入したことによ
る処理開始と判断し、次に前記メモリ検査用データＤＴ
Ｒをチェック領域ＣＨＡに書込んでおく。（第２図ＣＭ
Ｐの左方に伸びる線と接続しているプロツークＤＴＲ−
＋ＣｌＩＡの動作をいう。）またデータ類の格納領域Ｃ
ＴＤは以後の新規データ格納に備え全゜“０゛を書込ん
でおく。前述のように比較したとき、チェック領域Ｃｌ
ＩＡのビットが検査用データＤＴＲと殆んど一致．する
ときは、前述の電源投入時のチェックを経た後のメモリ
となつていることが判り、処理開始はイニシャルリセッ
トキーを操作したためと判断する。
このときデータ格納領域Ｃ′１１）のデータは消去して
はならないデータの格納されていることが！多いから、
クリア動作を起さないよう例えばメモリの電源回路に対
しても処理を行なう。その後に前述のＲＡＭダンプ動作
を行なうと障害発生時の情報と過程の詳細を直ちに知る
ことができる。以上はメモリ検査用データとして、他の
場所に格納されているデータを使用する場合について述
べたが、データ類格納領域ＣＴＤに格納するデータパリ
テイチェックビットを付ける形式の場合には、メモリ格
納済のデータについてパリテイチェックを行ない、正式
データのとき得られる筈のパリテイビットを得て、パリ
テイチェックビットの位置に入つているビットをメモリ
検査用データと考え、それらの比較を行なうことにより
パリテイチェックされたデータであるかどうか判断する
こともできる。電源投入時であればパリテイビットはチ
ェックされた値を格納していないからである。この場合
はチェック内容を格納する領域Ｃ田リ、データ類格納領
域ＣＴＤとを格別区分けせず、メモリ全領域をチェック
内容を格納する領域兼データ格納領域としている。この
ようにして本発明によるチャネル装置内のメモリについ
て、消去しても良いデータが入つているか否かを判定す
ることにより、ＲＡＭダンプを行なう場合のように内容
を保持しておくことと、電源投入時のように新規動作を
行なう場合とを区別して動作させることができる。
はならないデータの格納されていることが！多いから、
クリア動作を起さないよう例えばメモリの電源回路に対
しても処理を行なう。その後に前述のＲＡＭダンプ動作
を行なうと障害発生時の情報と過程の詳細を直ちに知る
ことができる。以上はメモリ検査用データとして、他の
場所に格納されているデータを使用する場合について述
べたが、データ類格納領域ＣＴＤに格納するデータパリ
テイチェックビットを付ける形式の場合には、メモリ格
納済のデータについてパリテイチェックを行ない、正式
データのとき得られる筈のパリテイビットを得て、パリ
テイチェックビットの位置に入つているビットをメモリ
検査用データと考え、それらの比較を行なうことにより
パリテイチェックされたデータであるかどうか判断する
こともできる。電源投入時であればパリテイビットはチ
ェックされた値を格納していないからである。この場合
はチェック内容を格納する領域Ｃ田リ、データ類格納領
域ＣＴＤとを格別区分けせず、メモリ全領域をチェック
内容を格納する領域兼データ格納領域としている。この
ようにして本発明によるチャネル装置内のメモリについ
て、消去しても良いデータが入つているか否かを判定す
ることにより、ＲＡＭダンプを行なう場合のように内容
を保持しておくことと、電源投入時のように新規動作を
行なう場合とを区別して動作させることができる。
したがつてメモリの使用上有効てあり、また障害発生時
にも早期回復ができる。
にも早期回復ができる。
第１図はチャネル装置についての説明図、第２図は本発
明の実施例を示すブロック図である。
明の実施例を示すブロック図である。
Claims (1)
- １ 主メモリを有する中央処理置と、チャネル装置とが
接続されるとともに、上記チャネル装置は、入出力制御
情報及び障害発生に関するロギング情報を記憶するチャ
ネル内メモリを備え、障害発生のリセット信号入力によ
つて、上記チャネル内にメモリに記憶されているロギン
グ情報を上記主メモリ上にダンプし、中央処理装置によ
る障害原因の解析が行われるシステムにおいて、前記チ
ャネル内メモリに、このメモリの記憶情報の有効性を示
すデータの格納領域を設けるとともに、リセット信号の
入力に応答してこの格納領域からデータを読出しメモリ
記憶情報の有効性を検査する検査手段を前記チャネル装
置に設け、この検査手段によりメモリの記憶情報の有効
性が認められた場合には、前記チャネル装置はチャネル
内メモリの内容を消去しないで、前記メモリダンプ処理
のためのロギング情報を保持することを特徴とするメモ
リ状態判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55105254A JPS6046459B2 (ja) | 1980-07-31 | 1980-07-31 | メモリ状態判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55105254A JPS6046459B2 (ja) | 1980-07-31 | 1980-07-31 | メモリ状態判定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730013A JPS5730013A (en) | 1982-02-18 |
| JPS6046459B2 true JPS6046459B2 (ja) | 1985-10-16 |
Family
ID=14402510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55105254A Expired JPS6046459B2 (ja) | 1980-07-31 | 1980-07-31 | メモリ状態判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046459B2 (ja) |
-
1980
- 1980-07-31 JP JP55105254A patent/JPS6046459B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730013A (en) | 1982-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
| US7921341B2 (en) | System and method for reproducing memory error | |
| CN105786545B (zh) | 基于异构混合内存的断点恢复方法和系统 | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| JP2010204851A (ja) | 記憶装置及び情報処理装置 | |
| JPH0652694A (ja) | フラッシュメモリの寿命検出方式 | |
| JPS6222199B2 (ja) | ||
| JPS6046459B2 (ja) | メモリ状態判定方式 | |
| JP2004348627A (ja) | マイクロコンピュータシステム | |
| KR101539933B1 (ko) | Ｃｐｕ 행업 시 로그를 생성하는 방법 및 장치 | |
| JPH0831122B2 (ja) | Ｉｃカードにおけるコマンド処理方法 | |
| JP3019346B2 (ja) | データ処理装置 | |
| JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
| JP2012230731A (ja) | 不揮発性半導体メモリシステムおよびそれを備えたストレージデバイス | |
| CN110187658B (zh) | 一种芯片处理方法、装置、芯片及电梯外呼板 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JP2517370B2 (ja) | インテリジェント計測カ―ドの制御方法 | |
| JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
| US7596717B2 (en) | Microcomputer and debugging method | |
| JPH09325900A (ja) | プログラム実行トレース装置 | |
| JP4421659B2 (ja) | フラッシュメモリを有する電子機器 | |
| JP2001273198A (ja) | データ書込装置及びデータ破壊検出装置 | |
| JP2000057286A (ja) | 書換可能不揮発性メモリ複数搭載型ｉｃカード | |
| JP2000330733A (ja) | ディスクアレイ装置 | |
| JP2005327175A (ja) | インサーキットエミュレータ装置およびスタックアクセス異常検知方法 |