JPS6047611B2

JPS6047611B2 - マイクロプログラム制御方式

Info

Publication number: JPS6047611B2
Application number: JP52142399A
Authority: JP
Inventors: 英晴小林
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-11-28
Filing date: 1977-11-28
Publication date: 1985-10-22
Also published as: JPS5474644A

Description

【発明の詳細な説明】この発明はマイクロプログラム制御を行つているデータ
処理装置において、マイクロプログラムをオンラインで
動的にユーザに開放可能とする所謂ダイナミックマイク
ロプログラムの制御方式に関するものである。

従来、オンラインシステム、特に電子交換の如き、オン
ライン性の極めて高いシステムのデータ処理装置に使用
される制御記憶は、ほとんど読出し専用の制御記憶であ
つた。

従つて書込み可能な）制御記憶を使つた時に可能となる
（１）ダイナミックマイクロプログラム、（２）パラメ
ータを伴うマイクロプログラムのサブルーチン、（３）
診断の完全マイクロプログラム化、（４）効率のよいフ
ァームウェア化、（５）マイクロプログラムのデバッグ
（誤り除５去）の経済化、等の機能ができなくなる。オ
ンラインシステムで書込み可能な制御記憶を制御記憶と
して用いない主な理由は、上記（１）〜（４）のユーザ
にマイクロプログラムを開放する結果、マイクロプログ
ラムにバグ（誤り）があつた場合、システムダウン、即
ち全体の装置機能が破壊される可能性が高いからである
。読出し専用の制御記憶の場合、マイクロプログラムの
デバッグ（誤り除去）時は、書込み可能な制御記憶及び
それへの格納等を別途用意する必要があつた。

この発明の目的は書込み可能な制御記憶に格納されたマ
イクロプログラムによる制御を監視して異常の場合は強
制的に読出し専用の制御記憶によるマイクロプログラム
制御に戻し、システムダウンを防ぐマイクロプログラム
制御方式を提供することにある。

この発明の他の目的は読出し専用の制御記憶のマイクロ
プログラムを書込み可能な制御記憶のマイクロプログラ
ムとの両方により、より信頼性の高い制御を行うことが
できるマイクロプログラム制御方式を提供するにある。

この発明の更に他の目的は書込み可能な制御記憶にダイ
ナミックにデータを書込むことにより、パラメータを伴
うサブルーチンや効率のよいファームウェア化を可能と
するマイクロプログラム制御方式を提供することにある
。この発明の更に他の目的は多量の診断プログラム及び
そのデータを主記憶から書込み可能な制御一記憶にオー
バレイ的に書込むことにより、診断をすべてマイクロプ
ログラムで行うことができるマイクロプログラム制御方
式を提供することにある。

この発明の更に他の目的は書込み可能な制御記！憶にマ
イクロプログラムを内蔵し、且つマイクロプログラムの
アドレスレジスタを強制的に変更することにより他の試
験機を使用せすにマイクロプログラムのデバッグができ
るマイクロプログラム制御方式を提供することにある。

５マイクロプログラム制御を行つている
データ処理装置においてマイクロプログラムを貯蔵する
読出し専用の制御記憶と、主記憶からのデータを格納す
るバッファレジスタから書込める書込み可能な制御記憶
と、その書込みを制御する制御回路と４を持つことによ
り、主記憶からのデータを書込み可能な制御記憶の任意
のアドレスに自由に書込みが可能とされる。読出し専用
の制御記憶及び書込み可能な制御記憶から読出したマイ
クロプログラムのいずれか一方をマイクロプログラム命
令レジスタに入れる選択回路を持ち、更に読出し専用の
制御記憶から書込み可能な制御記憶、またその逆にマイ
クロプログラムの制御を渡す制御回路により両方の制御
記憶を自由に使いこなすことが可能とされる。この発明
では読出し専用の制御記憶のマイクロプログラムからの
み計数の開始、リセットの指定ができ、書込み可能な制
御記憶によリマイクロプフログラム制御を行つている間
は計数動作を行う計数回路が設けられ、その計数回路が
オーバフローすると書込み可能な制御記憶から読出し専
用の制御記憶の特定番地のマイクロプログラムに制御を
強制的に戻す制御回路と、プログラムに異常を知・らせ
る回路とを持つことにより書込み可能な制御記憶のマイ
クロプログラムが暴走しても、必ず正常に復帰すること
が可能とされる。

更に読出し専用の制御記憶と書込み可能な制御記憶との
両方に共通なマイクロプログラムアドレスレジスタの最
上位ビットを外部から強制的に設定する回路とを持つこ
とにより、マイクロプログラムのデバッグ時はすべて書
込み可能な制御記憶にすべてのマイクロプログラムを移
し、デバッグをするこことが可能とされる。次にこの発
明によるマイクロプログラム制御方式の実施例について
図面を参照して述べる。

詳細な説明に入る前に説明の順序を次に示す。（１）こ
の発明の詳細な説明（２）主記憶装置から書込み可能な制御記憶（以下ＷＣ
Ｍと記す）への書込み制御を行う説明。

（３）読出し専用の制御記憶ＲＯＭのマイクロプログ
ラムから書込み可能な制御記憶のマイクロプログラムへ
制御を渡す時の制御の説明。（４）書込み可能な制御
記憶のマイクロプログラムから読出し専用制御記憶のマ
イクロプログラムへ制御を渡す時の制御の説明。

（５）ＲＯＭのマイクロプログラムからＷＣＭのマイク
ロプログラムへ制御を渡した時のＷＣＭのマイクロプロ
グラムの監視機構の説明。

（６）最後にＷＣＭによるＲＯＭのマイクロプログラム
のデバッグ方法の説明発明の詳細な説明にあたつて次の
ことを仮定するがこれによつて一般性を失うものでない
。

１処理装置は１６ビットのワードマシンとする。

２マイクロプログラム幅は３２ビットとする。

３Ｒ０Ｍの容量は１ＫＷ，ＷＣＭの容量も１ＫＷとする
。

（１）この発明の全体構成第１図に示すように主記憶１から読出されたデータは１
６本からなるデータ線１ａを通じてバッファレジスタ２
に格納され、読出された命令は１６本からなるデータ線
１ｂを通じて命令レジスタ３に格納される。

コンスタントレジスタ４にコンスタントが入つている。
命令レジスタ３及びコンスタントレジスタ４はそれぞれ
１鉢のデータ線３ａ及び４ａを通じてアドレス決定回路
６に接続され、このアドレス決定回路６はＲＯＭ及びＷ
ＣＭの両方にて構成された制御記憶７にアドレスをデー
タ線６ａを通じて与える。またバッファレジスタ２は書
込みデータを与える１６本のデータ線を通じて制御記憶
７に接続されている。アドレス決定回路６はＲＯＭ，Ｗ
ＣＭの切換制御する信号線６ｂを通じて制御記憶７に接
続されている。制御記憶７から読出されたマイクロプロ
グラム命令は３鉢のデータ線７ａを通じてマイクロ制御
回路８へ供給される。

マイクロ制御回路８とアドレス決定回路６は次マイクロ
プログラムアドレス又はＷＣＭの書込アドレスを与える
１鉢のデータ線８ａと、その選択信号線８ｄと、アドレ
ス＋１指定信号線８ｅとにより接続されている。ＷＣＭ
のマイクロプログラムの動作を監視するための計数回路
を含む監視回路５が設けられ、この監視回路５はＷＣＭ
のマイクロプログラム監視用の計数回路の計数開始信号
線８ｃとリセット信号線８ｂとによりマイクロ制御回路
８と接続されている。アドレス決定回路６に、そのアド
レスの最上位ビットを決定する信号線９ａを通じて外部
操作キー９が接続されている。（２）主記憶からＷＣＭ
への書込み制御第２図に示すようにアドレス決定回路６の内部は制御記
憶アドレスレジスタセレクタ６１、アドレスレジスタ６
２、＋１回路６６、ＷＣＭのアドレスレジスタ６牡アド
レスレジスタ６４のセレクタ６３、＋１回路６７から構
成されている。

セレクタ６１及びアドレスレジスタ６２はアドレス線６
１ａにて接続されると共にアドレスレジスタ６２の内容
に＋１回路６６によつて＋１されたアドレスが与えられ
るアドレス線６６ａを通じて接続されている。セレクタ
６３とアドレスレジスタ６４とはＷＣＭのデータ書込み
用のアドレス線６３ａを通じ、またアドレスレジスタ６
４の内容に十１回路６７で＋１されたアドレスが与えら
れるアドレス線６７ａを通じてそれぞれ接続されている
。制御記憶７の内部はＲＯＭ７２，ＷＣＭ７３，ＲＯＭ
７２及びＷＣＭ７３の選択回路７４から構成されている
。

アドレスレジスタ６２とＲＯＭ７２とはＣＭアドレス線
６ａで接続され、ＲＯＭ７２と選択回路７４とはＲＯＭ
のマイクロプログラムデータ線７２ａで接続されている
。アドレスレジスタ６４とＷＣＭ７３とはＷＣＭのデー
タ書込み用のアドレス線６４ａて接続されている。マイ
クロ制御回路８の内部はマイクロプログラム命令レジス
タ８１で構成され、これとアドレスレジスタ６１との間
は＋１指定線８ｄで接続され、アドレスレジスタ６３と
の間はＷＣＭ書込みアドレス線８ａ及び＋１指定線８１
ａをそれぞれ通じて接続されている。

更にマイクロプログラム命令レジスタ８１及びＷＣＭ７
３間はＷＣＭ書込み指定線８２ｂて接続されている。通
常、主記憶１からＷＣＭ７３にデータを吉込む場合には
、第３図に示す如き、ＷＣＭ書込み指定を行う命令コー
ドｆ１及びデータを書込むべきＷＣＭのアドレスＤ２か
らなる命令が命令レジスタ３に入り、その命令コードｆ
１の４ビットがデコードされ、１２ビットになつてアド
レス線３ａを通してアドレスレジスタ６２に入つてくる
。

この時アノドレスレジスタ６２の最上位ビットは当然０
でＲＯＭ７２の方が選択される。ＲＯＭ７２の指定され
たアドレスのマイクロプログラムが選択回路７４を通じ
てマイクロプログラム命令レジスタ８１に読出される。
先ず最初にＲＯ（図には出ていなフい）で示されるＷＣ
Ｍ７３に書込むべき主記憶１のアドレスがすでにバッフ
ァレジスタ２に読出されていたとする。その動作の後の
マイクロプログラムはマイクロ命令レジスタ８１の３０
ビット目に１が立つていて、＋１指定線８ｄにより、次
のＲＯＭアドレスは現マイクロプログラムのアドレスに
＋１されたものがセレクト６１で選択されてアドレスレ
ジスタ６２に入る。又１２ビット目にも１が立つていて
命令レジスタ３の下位置２ビットＤ２が＋１指定線８１
ａによりセレクタ６３で選択されてアドレスレジスタ６
４に格納される。更にこの時すでに読出された主記憶１
の内容をバッファレジスタ２からＷＣＭ７３に書込むた
めにマイクロ命令レジスタ８１の第１３ビット目に１が
立ち、吉込み指定線８２ｂによりＷＣＭ７３に書込み指
定が行われる。レジスタ８１のこれら第１２、第１３．
第３０ビットがすべて揃うことにより主記憶１から読出
されたデータ１６ビットがＷＣＭ７３の指定されたアド
レス部分の３２ビットの左半語に書込まれる。同様にし
て、続いて主記憶１の内容をバッファレジスタ２に読出
しＷＣＭ７３の３２ビットの右半語に書込まれる。

この時のレジスタ８１内のマイクロプログラム命令の第
１２ビット目に１を立てて命令レジスタ３のＷＣＭアド
レス山を選択する。即ち前のＷＣＭアドレスと同じもの
を選択する。この左半語、右半語に書く制御は従来の方
法で可能である。次にＷＣＭ７３に書込む語数Ｒ１から
１を引く演算を行い、その後に次のＷＣＭ７３のアドレ
スに主記憶１から読出したデータをバッファレジスタ２
からＷＣＭ７３の左半語に書込む。この時のマイクロプ
ログラムの指定は１２ビット目は０，１３ビット目は１
に設定しておくと、ＷＣＭ７３のアドレスを＋１したも
のがセレクタ６３によりアドレスレジスタ６４に入り、
バッファレジスタ２の内容をＷＣＭ７３に書込む。１３
ビット目がＯの時はＷＣＭ７３へ書込みはできない。以
下同様にしてＲＯＭのマイクロプログラムの制御により
主記憶１の内容が次々にＷＣＭ７３に書込まれていく。
（３）ＲＯＭの制御からＷＣＭの制御へのジャンプＲＯ
Ｍ７２のマイクロプログラムからＷＣＭ７３のマイクロ
プログラムへ制御を渡す時の制御の構成を第４図に示す
。

第４図において第２図に示したものに対し新たに追加し
たものとしてアドレス決二定回路６ではセレクタ６１に
接続されるコンスタントレジスタ４からの１２ビットの
ＲＯＭアドレス線４ａである。制御記憶７にＮＡＮＤ回
路７１、マイクロ制御回路８に論理積回路８２，８３が
、また監視回路５がそれぞれ追加されている。監視回４
路５は保持型のフリップフロップ５１、論理積５２、計
数回路５３、論理積５４、保持型のフリップフロップ５
５で構成されている。保持型のフリップフロップ５１の
入力は線８ｂのセット入力と線８ｃのリセット入力とで
ある。論理積５２の入力は保持型のフリップフロップ５
１の出力５１ａとクロック信号５１ｂとであり、計数回
路５３の入力は線８ｃのリセット入力と論理積５２の出
力である。論理積５４の入力は計数回路５３のすべての
出力５３ａ〜５３ｂである。保持型フリップフロップ５
５の入力条件は論理積５４の出力信号５４ａのセット入
力とマイクロプログラム命令によるリセット指示５５ａ
のリセット入力である。つアドレスレジスタ６２の出
力中のＲＯＭ及びＷＣＭの切換信号６ｂはＮＡＮＤ回路
７１で反転されて信号線７１ａによりＲＯＭ７２を選択
する。更にＮＡＮＤ回路７１の出力信号線７１ｂはマイ
クロ命令レジスタ８１の２８ビット目の計数回路のリ７
セット指定線８１ａと論理積回路８２で論理積を取られ
て保持型フリップフロップ５１及び計数回路５３をリセ
ットする信号線８ｃの信号を作る。またＮＡＮＤ回路７
１の出力信号線７１ｃはマイクロ命令レジスタ８１の２
９ビット目の計数開始指定信号線８１ｂと論理積回路８
３で論理積を取られ、保持型フリップフロップ５１をセ
ットする。アドレスレジスタ６２の出力中のＲＯＭ及び
ＷＣＭの切換信号６ｂはそのまま信号線６２ｄを通じて
ＷＣＭ７３を選択し、さらに信号線６２ｅを通して選択
回路７４でＷＣＭ７３からのマイクロプログラムを選択
する。ＲＯＭ７２からＷＣＭ７３へ制御を渡す時には第
５図に示すように制御記憶の山番地へジャンプ指定する
命令コードＦ，２．及びＲＯＭ又はＷＣＭのアドレス山
よりなる命令が命令レジスタ３に設定され、先に述べた
（２）の時と同様にＦ２に対してＲＯＭの該当する番地
が選ばれる。

最初のマイクロ命令では命令レジスタ３のＤ２部をアド
レス決定回路６に設定するように制御する。

この時、ＲＯＭからＷＣＭへのジャンプであるからＤ２
の最上位ビットは１とされてあるからアドレス決定回路
６の最上位の出力信号線６ｂは１となり、信号線７１ａ
はＯとなり、ＲＯＭ７２は選択されず、逆に信号線６２
ｄが１になり、ＷＣＭ７３が選択され、更に信号線６２
ｅが１になりＷＣＭ７３から読出されたマイクロプログ
ラムがデータ線７３ａを通して選択回路７４で選択され
、マイクロ命令レジスタ８１に入つてくる。即ち、マイ
クロ命令レジスタ８１にはＷＣＭ７３からのマイクロプ
ログラムが入り制御がＲＯＭ７２のマイクロプログラム
からＷＣＭ７３のマイクロプログラムに制御が移つたこ
ととなる。（４）ＷＣＭからＲＯＭへのジャンプＷＣＭ
７３側である機能を実行して、第５図で示した命令レジ
スタ３内の命令の次の命令に戻りたい時は、ＲＯＭ７２
に用意してある命令フエッチルーチンに戻る必要がある
。

この命令フエツチルーチンはＲＯＭ７２の固定番地にあ
る。ＷＣＭ７３の最後のマイクロプログラムで次のマイ
クロプ１口グラムアドレスを設定し、当然アドレス線８
ａの１２ビットの最上位ビットはＯとされてある。マイ
クロ命令レジスタ８１の３１ビット目に１を立てると、
アドレス線８ａのＣＭアドレスが、信号線８ｅによつて
セレクタ６１で選択されてアドレスレジスタ６２に入る
。するとアドレスレジスタ６２の最上位ビットはＯであ
るから、信号線６ｂは０となり、ＷＣＭ選択信号線６２
ｄ及びＷＣＭ７３のマイクロプログラムを選択する信号
線６２ｅもＯとなり、ＷＣＭ７３側のマイクロプログラ
ムは読出されない。一方ＮＡＮＤ回路７１により信号線
７１ａは１になりＲＯＭ７２が選択され、ＲＯＭ７２の
マイクロプログラムがマイクロ命令レジスタ８１に設定
される。これによりＷＣＭ７３のマイクロプログラムか
らＲＯＭ７２のマイクロプログラム、この場合、命令フ
エツチルーチンに制御が移つたことになる。（５）ＷＣ
Ｍのマイクロプログラムの監視ＷＣＭ７３のマイクロプ
ログラムが暴走しないように監視するために、この発明
では次のような機能を設ける。

即ち前記（３）で述べたＲＯＭ７２のフ柘グラムからＷ
ＣＭ７３のプログラムに制御を移す時、そのジャンプの
ためのマイクロプログラム命令の２９ビット目に１を立
てておく。するとこの時当然ＲＯＭ７２側が選択されて
いるので論理積回路８３で論理積がとれて信号線８ｂは
１となり、計数回路５３の計数開始指示の保持型フリッ
プフロップ５１が１にセットされる。すると論理積回路
５２でフリップフロップ５１の出力線５１ａが１になり
、クロック信号線５１ｂは一定時間間隔で出力パルスが
来るので計数回路５３は計数を開始する。計数回路５３
はある一定値、即ちＷＣＭ７３側でマイクロプログラム
が充分仕事ができる時間を満す値でオーバフローするよ
うにされる。ＷＣＭ７３側のマイクロプログラムが正常
に動作している時は命令レジスタ３の命令が実行されて
前記（４）の手順によりＲＯＭ７２側の命令フエツチル
ーチンに飛び、ＲＯＭ７２からＷＣＭ７３に移る命令レ
ジスタ３内の命令の次の命令を命令レジスタ３に持つて
くる制御に移る。この時ＲＯＭ７２から読出され、マイ
クロ命令レジスタ８１に格納された命令フエツチルーチ
ンのマイクロプログラム命令の２８ビット目に１を立て
ておけば論理積回路８２で論理積が取れ、（この時ＲＯ
Ｍ７２側が選ばれているので信号線７１ｂは１になつて
いる。）リセット信号線８ｃは１になり保持フリップフ
ロップ５１及び計数回路５３は全部リセットされる。保
持型フリップフロップ５１がリセットされると論理積回
路５２で論理積が取れないので計数回路５３は全く計数
しない。従つて計数回路５３は次にＷＣＭ７３のマイク
ロプログラムに制御が移るまでは動作しない。ところが
ＷＣＭ７３側のマイクロプログラムにバグがあつた時は
（４）の手順を実行するマイクロプログラムに制御が渡
らないので計数回路５３は計数を続け、遂にオーバフロ
ーを起す。

オーバフローになると保持型フリップフロップ５５を１
にセットすると同時に信号線５４ａの１によりコンス．
タントレジスタ４の内容をアドレスレジスタ６２に入れ
る。コンスタントレジスタ４の内容は常に次命令フエツ
チルーチンのマイクロプログラムのアドレスを固定的に
設定しておくこととする。従つてＷＣＭ７３側のマイク
ロプログラムが暴走すると計数回路５３がオーバフロー
することを利用して復帰制御手段により強制的にＲＯＭ
７２側の命令フエツチルーチンに制御を戻すことになる
。又保持型フリップフロップ５５の状態は命令で読める
ので、ＲＯＭ７２からＷＣＭ７３へ制御御を移５す命令
の次の命令で必ずこの保持型フリップフロップ５５の状
態を読み、もしこのフリップフロップ５５が１だつたら
ＷＣＭ７３のマイクロプログラムにバグがあることがわ
かる。尚このフリップフロップ５５は命令によりリセッ
トできる。Ｏ又、今までの説明で明らかなように計数
回路５３を起動したり、計数回路５３をリセットするの
はＲＯＭ７２側のマイクロプログラムによりのみ可能な
のでＷＣＭ７３側のマイクロプログラムが暴走して計数
回路５３をリセットしてＲＯＭ７２側の正常なルートに
戻れないことはない。以上の手順により、この発明では
ＷＣＭ７３側のマイクロプログラムの動作の監視を時間
的な制約にて可能としている。（６）ＷＣＭ７３による
ＲＯＭ７２のマイクロプログラムのデバッグ方法ＲＯＭ
７２側用にアドレスをふられたマイクロプログラムをＷ
ＣＭ７３側でデバッグする方法を第６図に示す。

第６図で新たに追加になつたものはアドレス決定回路６
で論理和回路６５である。この発明ではアドレスレジス
タ６２の特定ビットを外部から制御する手段が設けられ
る。論理和回路６５では外部の操作部のキー９よりの信
号線９ａＩ：ニ．ＣＭアドレスの第１１ビット目を示す
信号線６１ｂを論理和してアドレスレジスタ６２に信号
線６５ａを通して設定している。第１図及び第６図から
も明らかなように外部操作キー９を０ＦＦ（０状態）に
しておくと、信号線９ａはＯとなり、論理和回路６５に
よりＣＭアドレス１１ビット目はそのままアドレスレジ
スタ６２に設定される。

ところが外部操作キー９を０Ｎ（１状態）にすると信号
線９ａは１となり論理和回路６５によりＣＭアドレス１
１ビット目は常に１になつてアドレスレジスタ６２に設
定される。即ち、ＲＯＭ７２側用にアドレスをふられた
マイクロプログラムをＷＣＭ７３側でデバッグしたい時
は外部操作キー９を０Ｎにしておくと、アドレスレジス
タ６２の第１１ビット目は常に１になり信号線６ｂは１
となり、ＷＣＭ７３側が選択され、予めＲＯＭ側用のマ
イクロプログラムと全く同一！のものをＷＣＭ７３側に
入れておけば、ＷＣＭ７３側のマイクロフ狛グラムが実
行され、ＷＣＭ７３側で、その実行が正しく行われるよ
うにマイクロプログラムを直しながらマイクロプログラ
ムのデバッグが実行できる。以上の手順によりＲＯＭ７
２側用にアドレスをふられたマイクロプログラムをＷＣ
Ｍ７３側に入れてデバッグ可能となる。この発明は以上
説明したように書込み可能な制御記憶ＷＣＭ７３のマイ
クロプログラムの動作を監視する監視機構を設けること
により、そのマイクロプログラムが暴走しても、ＲＯＭ
の次の命令を捕えられるプログラムに必ず移るため、オ
ンライン性のきびしいシステムでもＷＣＭ内にオンラ）
インにデータを書込んでサブルーチンのパラメータ指定
、効率のよいファームウェア化、診断プログラムを主記
憶からＷＣＭに書込むことによる診断の完全なマイクロ
プログラム化を可能とし、さらに必要に応じて制御記憶
アドレスレジスタの最上位ビットを外部から操作できる
ようにすることにより、ＲＯＭのマイクロプログラムの
経済化、効率化が期待できる。

【図面の簡単な説明】

第１図はこの発明によるマイクロプログラム制御方式の
一例を示す全体の構成図、第２図は主記憶の内容をＷＣ
Ｍに書込んだ制御方式を示す構成図、第３図は主記憶の
内容をＷＣＭに書込めという命令の命令フォーマットを
示す図、第４図はＷＣＭのマイクロプログラムの監視機
能の構成図、第５図はＲＯＭ及びＷＣＭ間のジャンプを
行う命令の命令フォーマットを示す図、第６図はＷＣＭ
によるＲＯＭのマイクロプログラムのデバッグ方法を示
す構成図てある。１：主記憶、２：バツフアレジスタ、３：命令レジスタ
、４：コンスタントレジスタ、５：監視回路、６：アド
レス決定回路、７：制御記憶、８：マイクロ制御回路、
５３：計数回路、７２：ＲＯＭｌ７３：ＷＣＭ、７４：
選択回路、８１：マイクロプログラム命令レジスタ。

Claims

【特許請求の範囲】

１マイクロプログラム制御を行なうデータ処理装置に
おいて、マイクロプログラムを貯蔵する読出し専用の制
御記憶と、主記憶装置からのデータを格納するバッファ
レジスと、このバッファレジスタからのデータが書込ま
れる書込み可能な制御記憶と、マイクロプログラム命令
レジスタと、前記読出し専用の制御記憶及び書込み可能
な制御記憶の少なくとも一方に対しアドレス設定を行な
うアドレスレジスタと、前記アドレスレジスタの特定ビ
ットにより制御され、前記読出し専用の制御記憶から読
出したマイクロプログラムもしくは前記書込み可能な制
御記憶から読出したマイクロプログラムを前記マイクロ
プログラム命令レジスタに入れる選択回路と、前記マイ
クロプログラム命令レジスタの特定ビットに接続され、
前記書込み可能な制御記憶に対して前記バッファレジス
タからの書込みを行なう書込み制御手段と、前記アドレ
スレジスタの特定ビットに接続され、前記読出し専用の
制御記憶から前記書込み可能な制御記憶に、又逆に前記
書込み可能な制御記憶から前記読出し専用の制御記憶に
マイクロプログラムの制御を渡す制御手段と、前記マイ
クロ命令レジスタの特定ビットに接続され、前記読出し
専用の制御記憶のマイクロプログラムからのみにより計
数の開始及びリセットが可能であり、前記書込み可能な
制御記憶のマイクロプログラムが動作している時に計数
動作をする計数回路と、その計数回路がオーバフローす
ると前記書込み可能な制御記憶から前記読出し専用の制
御記憶の特定番地のマイクロプログラムに制御を戻す復
帰制御手段と、前記計数回路のオーバフローにより制御
され、オーバフロー状態を保持し、この保持状態をマイ
クロプログラムで読み取り且つリセットすることができ
る保持フリップフロップと、前記アドレスレジスタの特
定ビットを外部から制御する手段とを有することを特徴
とするマイクロプログラム制御方式。