JPS6049329B2 - 乱数発生装置 - Google Patents
乱数発生装置Info
- Publication number
- JPS6049329B2 JPS6049329B2 JP55147132A JP14713280A JPS6049329B2 JP S6049329 B2 JPS6049329 B2 JP S6049329B2 JP 55147132 A JP55147132 A JP 55147132A JP 14713280 A JP14713280 A JP 14713280A JP S6049329 B2 JPS6049329 B2 JP S6049329B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- rom
- random number
- random numbers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/586—Pseudo-random number generators using an integer algorithm, e.g. using linear congruential method
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は読み出し専用メモリ （ＲＯＭ）を用いて乱数
を発生させる装置に関するものである。
を発生させる装置に関するものである。
一般に、一様乱数を擬似的に発生するには、合同法や平
方採中法などのアルゴリズムを駆使した高度の計算技術
が必要である。従つて、例えば白色雑音として一様乱数
を必要とする音声合成装置等をＬＳＩ化する場合、シス
テム規模の増大からその実現が困難であつた。このため
、一様乱数をＲＯＭに内蔵させる方法が提案されている
が、この方法で発生する乱数にはＲＯＭのゼータ数によ
り決る周期性があり、実用上、差しつかえない周期を確
保するためには、膨大なデータが必要となるためＲＯＭ
が大きくなり結局ＬＳＩ化を妨げるという欠点があつた
。
方採中法などのアルゴリズムを駆使した高度の計算技術
が必要である。従つて、例えば白色雑音として一様乱数
を必要とする音声合成装置等をＬＳＩ化する場合、シス
テム規模の増大からその実現が困難であつた。このため
、一様乱数をＲＯＭに内蔵させる方法が提案されている
が、この方法で発生する乱数にはＲＯＭのゼータ数によ
り決る周期性があり、実用上、差しつかえない周期を確
保するためには、膨大なデータが必要となるためＲＯＭ
が大きくなり結局ＬＳＩ化を妨げるという欠点があつた
。
本発明は上記の事情を考慮して考案されたものであり、
変形された合同法と少量のデータＲＯＭを用い比較的長
周期の擬似乱数を発生する手段を提供するものである。
本発明による乱数発生装置は読み出し専用メモリ（ＲＯ
Ｍ）と、演算器（ＡＬＭ）と、該ＡＬＵの出力を保持す
るレジスタと、同レジスタの内容をＡＬＵの入力とする
手段と同じレジスタの内容を用いてＲＯＭのアドレスを
生成する手段を備え、前記ＲＯＭの出力とレジスタの内
容をＡＬＵで演算し、その結果をレジスタに保持しその
内容自身を乱数とするととにＲＯＭのアドレス生成に用
いることを特徴とする。
変形された合同法と少量のデータＲＯＭを用い比較的長
周期の擬似乱数を発生する手段を提供するものである。
本発明による乱数発生装置は読み出し専用メモリ（ＲＯ
Ｍ）と、演算器（ＡＬＭ）と、該ＡＬＵの出力を保持す
るレジスタと、同レジスタの内容をＡＬＵの入力とする
手段と同じレジスタの内容を用いてＲＯＭのアドレスを
生成する手段を備え、前記ＲＯＭの出力とレジスタの内
容をＡＬＵで演算し、その結果をレジスタに保持しその
内容自身を乱数とするととにＲＯＭのアドレス生成に用
いることを特徴とする。
合同法は、ｎ＋１番目の乱数Ｘｎｆ、を発生するために
、既に発生したｎ番目迄の乱数を用いた線型漸化式Ｘｎ
＋１三ａ０Ｘｎ＋ａ１Ｘｎ＋１＋゜゜゜＋ａｎ−１Ｘ１
＋ａｎ（ｍｏｄＰ）（１）（ａｏ−ａｎは定数） を利用する方法である。
、既に発生したｎ番目迄の乱数を用いた線型漸化式Ｘｎ
＋１三ａ０Ｘｎ＋ａ１Ｘｎ＋１＋゜゜゜＋ａｎ−１Ｘ１
＋ａｎ（ｍｏｄＰ）（１）（ａｏ−ａｎは定数） を利用する方法である。
本発明では（１）式を変形しノて乱数を発生する。Ｘｎ
、、、三Ｘｎｆｆ（Ｘｎ）（ｍＯｄＰ）（２）ここでＰ
＝２ｍとすればｍｏｄＰはｍビットの語長を持つ演算器
で桁上りを無視することにより実現７されることは明ら
かである。
、、、三Ｘｎｆｆ（Ｘｎ）（ｍＯｄＰ）（２）ここでＰ
＝２ｍとすればｍｏｄＰはｍビットの語長を持つ演算器
で桁上りを無視することにより実現７されることは明ら
かである。
また、それぞれにおいてはｆとして、ＲＯＭを用い、そ
のアドレスをＸｎの値でランダムに指定し乱数の質の向
上を図つている。なお本発明で用いるｆは一般に ｆ（Ｘ，＋Ｘｊ）半ｆ（Ｘ，）＋ｆ（ＸＪ）ｆ（ＣＸｉ
）〜Ｃｆ（Ｘｉ）てあるため線型ではない。
のアドレスをＸｎの値でランダムに指定し乱数の質の向
上を図つている。なお本発明で用いるｆは一般に ｆ（Ｘ，＋Ｘｊ）半ｆ（Ｘ，）＋ｆ（ＸＪ）ｆ（ＣＸｉ
）〜Ｃｆ（Ｘｉ）てあるため線型ではない。
従つて（２）式は純粋な合同法とは異なつている。次に
図面を用いて本発明の実施例を説明する。
図面を用いて本発明の実施例を説明する。
第１図において１−１はＲＯＭｌｌ−２はＲＯＭのアド
レスを指定するアドレスカウンタ、１−３は演算器（Ａ
ＬＵ）、１−４はレジスタ、１−５と１−６はそれぞれ
信号線である。初期状態においてレジスタの内容がいか
なる値であつても良く乱数は以下の動作で発生される。
レスを指定するアドレスカウンタ、１−３は演算器（Ａ
ＬＵ）、１−４はレジスタ、１−５と１−６はそれぞれ
信号線である。初期状態においてレジスタの内容がいか
なる値であつても良く乱数は以下の動作で発生される。
先ずＲＯＭの内容が信号線１−５を介してＡＬＵの一方
に入力され、同時にレジスタ１−４の内容が他方に入力
されている状態から動作が開始される。ＡＬＵが演算し
、その結果をレジスタに入力すると、この値が乱数とし
て採用される。レジスタの内容は信号線１−６によりア
ドレスカウンタにも入力されているため、次のサイクル
で乱数を発生する場合のＲＯＭの出力は生成された乱数
そのものにより決定されることになる。以上の様に本発
明によれば簡単なハードウェアと少量のＲＯＭを用いる
ことにより（２）式の演算が実現され手軽に乱数を得る
ことができる。
に入力され、同時にレジスタ１−４の内容が他方に入力
されている状態から動作が開始される。ＡＬＵが演算し
、その結果をレジスタに入力すると、この値が乱数とし
て採用される。レジスタの内容は信号線１−６によりア
ドレスカウンタにも入力されているため、次のサイクル
で乱数を発生する場合のＲＯＭの出力は生成された乱数
そのものにより決定されることになる。以上の様に本発
明によれば簡単なハードウェアと少量のＲＯＭを用いる
ことにより（２）式の演算が実現され手軽に乱数を得る
ことができる。
また、（２）式では演算として加算が示されているが、
乗算、減算、除算等であつても同様の効果が期待できる
ことは言うまでもない。図面の簡単な説明第１図は本発
明の実施例を示すブロック図である。
乗算、減算、除算等であつても同様の効果が期待できる
ことは言うまでもない。図面の簡単な説明第１図は本発
明の実施例を示すブロック図である。
１−１・・・・・・ＲＯＭｌｌ−２・・・・・ＲＯＭの
アドレスカウンタ、１−３・・・・・・ＡＬＵｌｌ−４
・・・・・・レジスタ。
アドレスカウンタ、１−３・・・・・・ＡＬＵｌｌ−４
・・・・・・レジスタ。
Claims (1)
- １ 読み出し専用メモリと、演算器と、該演算器の出力
を保持するレジスタと、同レジスタの内容を演算器の入
力とする手段と同レジスタの内容を用いて、上記メモリ
のアドレスを生成する手段を備え、上記メモリの出力と
レジスタの内容を演算器で演算し、その結果をレジスタ
に保持し、その内容自身を乱数とするとともに上記メモ
リのアドレス生成に用いることを特徴とする乱数発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55147132A JPS6049329B2 (ja) | 1980-10-21 | 1980-10-21 | 乱数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55147132A JPS6049329B2 (ja) | 1980-10-21 | 1980-10-21 | 乱数発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5771046A JPS5771046A (en) | 1982-05-01 |
| JPS6049329B2 true JPS6049329B2 (ja) | 1985-11-01 |
Family
ID=15423279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55147132A Expired JPS6049329B2 (ja) | 1980-10-21 | 1980-10-21 | 乱数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049329B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262019U (ja) * | 1985-10-09 | 1987-04-17 | ||
| JPH0165920U (ja) * | 1987-10-22 | 1989-04-27 | ||
| JPH01224516A (ja) * | 1988-02-29 | 1989-09-07 | Mitsubishi Electric Corp | 流体軸受装置 |
-
1980
- 1980-10-21 JP JP55147132A patent/JPS6049329B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262019U (ja) * | 1985-10-09 | 1987-04-17 | ||
| JPH0165920U (ja) * | 1987-10-22 | 1989-04-27 | ||
| JPH01224516A (ja) * | 1988-02-29 | 1989-09-07 | Mitsubishi Electric Corp | 流体軸受装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5771046A (en) | 1982-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sutter | The fast m-transform: a fast computation of cross-correlations with binary m-sequences | |
| Newland | Calculation of power flow between coupled oscillators | |
| JPS57209564A (en) | Picture processing processor | |
| Pták | The rate of convergence of Newton's process | |
| CN113986199A (zh) | 一种基于余数系统的同态乘法硬件计算系统及计算方法 | |
| KR960042420A (ko) | 파라메트릭 곡선 발생 장치 | |
| Stapleton | A 60-addition, rank-23 scheme for exact 3x3 matrix multiplication | |
| KR900016858A (ko) | 고속 수치 프로세서 | |
| Gama et al. | The two-dimensional Navier-Stokes equations with a large-scale instability of the Kuramoto-Sivashinsky type: numerical exploration on the Connection Machine | |
| Todorov et al. | On the Epstein-Hubbell generalized elliptic-type integral | |
| JPS6129021B2 (ja) | ||
| Knuth | Bracket notation for thecoefficient of'operator | |
| JPH0430597B2 (ja) | ||
| JPS6035704B2 (ja) | フ−リエ変換処理方式 | |
| KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
| JP2003316568A (ja) | 乱数生成装置、乱数生成方法、乱数生成プログラムおよびオーディオ復号装置と復号方法 | |
| JPS5840769B2 (ja) | 乱数発生装置 | |
| SU482738A1 (ru) | Арифметическое устройство | |
| JP2002504250A (ja) | データ要素の系列を変換する装置 | |
| JPH0371331A (ja) | 乗算器 | |
| JPS5771046A (en) | Random-number generator | |
| JPS6175393A (ja) | 複音シンセサイザにおける拡張高調波装置 | |
| SU1425630A1 (ru) | Генератор функций Уолша | |
| SU1432511A1 (ru) | Вычислительное устройство | |
| SU1001108A1 (ru) | Устройство дл вычислени преобразовани Фурье |