JPS6049453A - メモリ抑止制御方式 - Google Patents
メモリ抑止制御方式Info
- Publication number
- JPS6049453A JPS6049453A JP58157461A JP15746183A JPS6049453A JP S6049453 A JPS6049453 A JP S6049453A JP 58157461 A JP58157461 A JP 58157461A JP 15746183 A JP15746183 A JP 15746183A JP S6049453 A JPS6049453 A JP S6049453A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- program
- register
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の属する技術分野の説明
本発明は、メモリの抑止制御力式に関し、特に、通常の
アクセスに用いられる基本メモリと、該基本メモリとア
ドレスバスの一部又は全部及びデータバスを共有する付
加メモリとを有するデータ処理装置におけるメモリの抑
止制御力式に関するものである。
アクセスに用いられる基本メモリと、該基本メモリとア
ドレスバスの一部又は全部及びデータバスを共有する付
加メモリとを有するデータ処理装置におけるメモリの抑
止制御力式に関するものである。
（２） 従来技術の説明
従来、メモリの抑止動作は、ハードウェアによって固定
されたアドレスのメモリを抑止する方法が一般的でめり
、任意のアドレスのメモリを抑止することは一般的では
なかった。そのために、メモリ抑止アドレスを変更しな
ければならない時などに、ハードウェアに影響を与えな
い汎用性のめる対処ができないという欠点がめった。
されたアドレスのメモリを抑止する方法が一般的でめり
、任意のアドレスのメモリを抑止することは一般的では
なかった。そのために、メモリ抑止アドレスを変更しな
ければならない時などに、ハードウェアに影響を与えな
い汎用性のめる対処ができないという欠点がめった。
例えば、成るプログラムをマスクＲＯＭ（ＲｅａｄＯｎ
ｌｙ Ｍｅｍｏｒｙ、） ニ収める場合には、従来は、
第１図（ａ）＆こ示す様に、マスクＲＯＭ １の内容に
誤り９が発生１７た場合の対策を考慮してプログラムの
ところどころに間接アドレスブランチ命令（テーブルを
参照してテーブルの内容をアドレスとしてブランチする
命令）２〜８（２はテーブルａによる間接アドレスブラ
ンチ命令、３はテーブルｂによる間接アドレスブランチ
命令、４はテーブルＣによる間接アドレスブランチ命令
、５はテーブルｄによる間接アドレスブランチ命令、６
はチー、プルｅによる間接アドレスブランチ命令、７は
テーブルｆによる間接アドレスブランチ命令、８はテー
ブルｇによる間接アドレスブランチ命令）を用意してお
き、−力、ＲＷＭ（Ｒｅａｄ Ｗｒｉｔｅ Ｍｅｍｏｒ
ｙ）ｌｌ よｔｉは第１図（ｂ）、（Ｃ）に示す様にア
ドレステーブル１０を用意し、テーブル１０には次に実
行すべきプログラムのアドレスをストアしておく、そし
て、通常は、テーブル１０ニスドアすべきアドレスは間
接アドレスブランチ命令２〜８の次に位置する命令のア
ドレスをストアしておき、もしマスクＲＯＭＩの内容に
誤り９が発見された場合には、マスクＲＯＭＩの誤り９
の委るブロックをアクセスしないように１テーブル１０
ニスドアするアドレスをＲＷＭｆＩＩＩのアドレスに変
更し、即ち、誤りが６る場合には第１図Φ）に示す如く
アドレスＢをアドレスＨに変更し、猫阪１１上で修正後
のプログラム１２を実行させる方法が一般的でめった。
ｌｙ Ｍｅｍｏｒｙ、） ニ収める場合には、従来は、
第１図（ａ）＆こ示す様に、マスクＲＯＭ １の内容に
誤り９が発生１７た場合の対策を考慮してプログラムの
ところどころに間接アドレスブランチ命令（テーブルを
参照してテーブルの内容をアドレスとしてブランチする
命令）２〜８（２はテーブルａによる間接アドレスブラ
ンチ命令、３はテーブルｂによる間接アドレスブランチ
命令、４はテーブルＣによる間接アドレスブランチ命令
、５はテーブルｄによる間接アドレスブランチ命令、６
はチー、プルｅによる間接アドレスブランチ命令、７は
テーブルｆによる間接アドレスブランチ命令、８はテー
ブルｇによる間接アドレスブランチ命令）を用意してお
き、−力、ＲＷＭ（Ｒｅａｄ Ｗｒｉｔｅ Ｍｅｍｏｒ
ｙ）ｌｌ よｔｉは第１図（ｂ）、（Ｃ）に示す様にア
ドレステーブル１０を用意し、テーブル１０には次に実
行すべきプログラムのアドレスをストアしておく、そし
て、通常は、テーブル１０ニスドアすべきアドレスは間
接アドレスブランチ命令２〜８の次に位置する命令のア
ドレスをストアしておき、もしマスクＲＯＭＩの内容に
誤り９が発見された場合には、マスクＲＯＭＩの誤り９
の委るブロックをアクセスしないように１テーブル１０
ニスドアするアドレスをＲＷＭｆＩＩＩのアドレスに変
更し、即ち、誤りが６る場合には第１図Φ）に示す如く
アドレスＢをアドレスＨに変更し、猫阪１１上で修正後
のプログラム１２を実行させる方法が一般的でめった。
第１図（Ｃ）において＼４．′はテーブルＣによる間接
アドレスブランチ命令である。
アドレスブランチ命令である。
しかしながら、この方法では、マスク几ＯＭＩに誤りが
なくても、アドレステーブルを用意しなければならない
し、度々無駄にテーブルを参照して時間にロスが発生す
るなどの欠点がめり、又、もしマスクＲＯＭＩ ＆：誤
りがらっだ場合にはＲＷＭ ｌ ｌ上のプログラムを実
行させるために、一般的に処理速度が落ちるなどの欠点
かわった。
なくても、アドレステーブルを用意しなければならない
し、度々無駄にテーブルを参照して時間にロスが発生す
るなどの欠点がめり、又、もしマスクＲＯＭＩ ＆：誤
りがらっだ場合にはＲＷＭ ｌ ｌ上のプログラムを実
行させるために、一般的に処理速度が落ちるなどの欠点
かわった。
他の従来例として、ＲＷＭと、プートストラップ等のブ
ロクラムがストアされているＲＯＭが同一のメモリアド
レスに割当てられており、一般的にＲＯＭアドレスに相
当するＲＷＭのアクセスを抑止する手段を用いたシステ
ムが提案されＩいる。しかるに、このようなシステムに
於いて、抑止するメモリのアドレスをハードウェア固定
とした場合に、ｌ’ＵＭ容量を増加しようとしてもメモ
リ抑止アドレスがハードウェア固定のために、ＲＯＭ容
量を任意に増加することができないという欠点があった
。
ロクラムがストアされているＲＯＭが同一のメモリアド
レスに割当てられており、一般的にＲＯＭアドレスに相
当するＲＷＭのアクセスを抑止する手段を用いたシステ
ムが提案されＩいる。しかるに、このようなシステムに
於いて、抑止するメモリのアドレスをハードウェア固定
とした場合に、ｌ’ＵＭ容量を増加しようとしてもメモ
リ抑止アドレスがハードウェア固定のために、ＲＯＭ容
量を任意に増加することができないという欠点があった
。
（３） 発明の詳細な説明
本発明は従来の技術に内在する上記諸欠点に着目してな
されたものであり、従って本発明の目的は、メモリ抑止
制御力式において、抑止するアドレスをプログラムによ
る任意指定とすることにより、ハードウェア固定による
メモリ抑止力式の前記諸欠点を解決し、任意アドレスの
メモリを抑止することができるようにした新規なメモリ
抑止制御力式を提供することにある。
されたものであり、従って本発明の目的は、メモリ抑止
制御力式において、抑止するアドレスをプログラムによ
る任意指定とすることにより、ハードウェア固定による
メモリ抑止力式の前記諸欠点を解決し、任意アドレスの
メモリを抑止することができるようにした新規なメモリ
抑止制御力式を提供することにある。
（４） 発明の構成
上記目的を達成する為に、本発明に係るメモリ抑止制御
力式は、通常のアクセスに用いられる基本メモリと、該
基本メモリとアドレスバスの一部又は全部及びデータバ
スを共有する付加メモリとを有するデータ処理装置にお
いて、プログラムによって任意にデータをセットするこ
とができるレジスタと、該レジスタの出力と７ドレヌバ
スの内容とを比較する比較器と、プログラムによって任
意にセット及びリセットすることができるアリツブ７０
ツブと、前記比較器と前記７リツプフロツプの出力の論
理積出力で任意に抑止アドレスを指定する手段とを具備
して構成される。
力式は、通常のアクセスに用いられる基本メモリと、該
基本メモリとアドレスバスの一部又は全部及びデータバ
スを共有する付加メモリとを有するデータ処理装置にお
いて、プログラムによって任意にデータをセットするこ
とができるレジスタと、該レジスタの出力と７ドレヌバ
スの内容とを比較する比較器と、プログラムによって任
意にセット及びリセットすることができるアリツブ７０
ツブと、前記比較器と前記７リツプフロツプの出力の論
理積出力で任意に抑止アドレスを指定する手段とを具備
して構成される。
（５） 発明の詳細な説明
次に本発明をその好ましい各実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
第２図〜第４図は本発明の第１の実施例を示すブロック
構成図及び動作説明図である。第２図、第３図、第４図
において、本発明に係るメモリ抑止制御信号３８の発生
回路は、第２図に示す様に、データバス３１に接続され
、プログラムによってデータのセットが可能で、かつア
ドレスバス３２と同一ビット数で構成されるスタートア
ドレスレジスタ２１及びエンドアドレスレジスタ２２と
、プログラムによってセット及びリセット可能なフリッ
プ７Ｇ７ブ２５と、７ドレスバス３２の内容と各レジス
タ２１．２２の出力とを比較する比較器２３．２４と、
この比較器２３．２４から出力される信号と７リツプフ
ロツブ２５の出力信号をもとに抑止制御信号σＮＨＩＢ
ＩＴ）羽を発生するためのにΦゲート２６〜２９及びＯ
Ｒゲート３０とから構成されている。ただし、アドレス
バス３２は、必スしもシステムのアドレスバスの全ビッ
トを含む必要はない。即ち、成るブロック単位のメモリ
を抑止する場合、そのブロックを選別するに必要な最小
限のビット群を含めばよい。
構成図及び動作説明図である。第２図、第３図、第４図
において、本発明に係るメモリ抑止制御信号３８の発生
回路は、第２図に示す様に、データバス３１に接続され
、プログラムによってデータのセットが可能で、かつア
ドレスバス３２と同一ビット数で構成されるスタートア
ドレスレジスタ２１及びエンドアドレスレジスタ２２と
、プログラムによってセット及びリセット可能なフリッ
プ７Ｇ７ブ２５と、７ドレスバス３２の内容と各レジス
タ２１．２２の出力とを比較する比較器２３．２４と、
この比較器２３．２４から出力される信号と７リツプフ
ロツブ２５の出力信号をもとに抑止制御信号σＮＨＩＢ
ＩＴ）羽を発生するためのにΦゲート２６〜２９及びＯ
Ｒゲート３０とから構成されている。ただし、アドレス
バス３２は、必スしもシステムのアドレスバスの全ビッ
トを含む必要はない。即ち、成るブロック単位のメモリ
を抑止する場合、そのブロックを選別するに必要な最小
限のビット群を含めばよい。
スタートアドレスレジスタ２１は、抑止するメモリアド
レスの開始値（下限値）を保持するレジスタでアリ、エ
ンドアドレスレジスタ２２は、抑止するメモリアドレス
の終了値（上限値）を保持するレジスタである。又、ア
リツブフロップ２５の出力信号である１団ＩＢＩＴ Ｅ
ＮＡＢＬＥ ｒｒｓ、メモリの抑止を行なうことを指示
する信号であり、プログラムによってセット及びリセッ
トが可能でおる。このＩＮＩ（ＩＢＩＴ ＦａＢＬＥを
セットすると、あらかじめプログラムによってセットさ
れているスタートアドレスからエンドアドレスの間のア
ドレスがアクセスされた時に抑止制御信号（ＩＮＨＩＢ
ＩＴ）３８が出力される。比較器２３は、アドレスバス
３２の内容が、スタートアドレスレジスタ２１で示され
るスタートアドレスと一致した場合に比較器２３のＡ＝
Ｂ信号が出力され、アドレスバス３２の内容がスタート
アドレスより大きい場合には比較器２３のＡ）Ｂ信号が
出力される。−力、比較器２４は、アドレスバス３２の
内容がエンドアドレスレジスタ２２で示されるエンドア
ドレスと一致した場合に、比較器２４のＡ＝Ｂ信号が出
力され、アドレスバス３２の内容がエンドアドレスより
小さい場合には比較器２４のＡ＜Ｂ信号が出力される。
レスの開始値（下限値）を保持するレジスタでアリ、エ
ンドアドレスレジスタ２２は、抑止するメモリアドレス
の終了値（上限値）を保持するレジスタである。又、ア
リツブフロップ２５の出力信号である１団ＩＢＩＴ Ｅ
ＮＡＢＬＥ ｒｒｓ、メモリの抑止を行なうことを指示
する信号であり、プログラムによってセット及びリセッ
トが可能でおる。このＩＮＩ（ＩＢＩＴ ＦａＢＬＥを
セットすると、あらかじめプログラムによってセットさ
れているスタートアドレスからエンドアドレスの間のア
ドレスがアクセスされた時に抑止制御信号（ＩＮＨＩＢ
ＩＴ）３８が出力される。比較器２３は、アドレスバス
３２の内容が、スタートアドレスレジスタ２１で示され
るスタートアドレスと一致した場合に比較器２３のＡ＝
Ｂ信号が出力され、アドレスバス３２の内容がスタート
アドレスより大きい場合には比較器２３のＡ）Ｂ信号が
出力される。−力、比較器２４は、アドレスバス３２の
内容がエンドアドレスレジスタ２２で示されるエンドア
ドレスと一致した場合に、比較器２４のＡ＝Ｂ信号が出
力され、アドレスバス３２の内容がエンドアドレスより
小さい場合には比較器２４のＡ＜Ｂ信号が出力される。
従って、アドレスバス３２の内容が、
１）、スタートアドレスと一致した時、又は２）、スタ
ートアドレスより大きく、かつエンドアドレスより小さ
い時、又は ３）、エンドアドレスと一致した時 のいずれかで、かつフリップフロップ２５のＩＮＨＩＢ
ＩＴＥＮＡＢＬＥがセットされている時に、抑止制御信
号（ＩＮＦ（ＩＢＩＴ） ３８が出力される。
ートアドレスより大きく、かつエンドアドレスより小さ
い時、又は ３）、エンドアドレスと一致した時 のいずれかで、かつフリップフロップ２５のＩＮＨＩＢ
ＩＴＥＮＡＢＬＥがセットされている時に、抑止制御信
号（ＩＮＦ（ＩＢＩＴ） ３８が出力される。
今、第３図、第４図に示す様に、マスクｌ（ｆｆＭ１３
に収めた成るプログラムにおいて、マスクＷＪＭ１３の
内容に誤り１４が発見された場合に、−ｍ−ドウェアに
影響を与えることなく誤り１４を含むブロックを他のＥ
Ｐ−ＲＯＭ（Ｅｒａａａｂｌｅ ａｎｄ Ｐｒｏｇｒａ
＋ｎｍａｂｌｅ ＲＡＭ）又はＲＷＭ ａ ａに置き換
えることが可能である。即ち誤り１４を含む成るブロッ
クのスタートアドレスαとエンドアドレスβを前記スタ
ートアドレスレジスタ２１とエンドアドレスレジスタ２
２にセットし、前記ＩＮＨＩＢＩＴ ＥＮＡＢＬＦｌｔ
フリップフロップ２５をセットするだけで、誤り１４を
含むブロックをアクセスした時には、抑止制御信号ＩＮ
Ｆ（ＩＢＩＴａ８が出力され第４図に示すインバータ３
４及びＮＡＮＤゲート３５．３６によってマスク几０Ｍ
１３のチップイネーブル信号を抑止し、かわりにｌ−Ｒ
ＯＭ又はＲＷＭ３３のチップイネーブル信号を有効にす
ることによって、マスク几０Ｍ１３の誤り１４を含むブ
ロックを他のＥＰ４０Ｍ３３に−ｔｌｉき換えることが
可能である。
に収めた成るプログラムにおいて、マスクＷＪＭ１３の
内容に誤り１４が発見された場合に、−ｍ−ドウェアに
影響を与えることなく誤り１４を含むブロックを他のＥ
Ｐ−ＲＯＭ（Ｅｒａａａｂｌｅ ａｎｄ Ｐｒｏｇｒａ
＋ｎｍａｂｌｅ ＲＡＭ）又はＲＷＭ ａ ａに置き換
えることが可能である。即ち誤り１４を含む成るブロッ
クのスタートアドレスαとエンドアドレスβを前記スタ
ートアドレスレジスタ２１とエンドアドレスレジスタ２
２にセットし、前記ＩＮＨＩＢＩＴ ＥＮＡＢＬＦｌｔ
フリップフロップ２５をセットするだけで、誤り１４を
含むブロックをアクセスした時には、抑止制御信号ＩＮ
Ｆ（ＩＢＩＴａ８が出力され第４図に示すインバータ３
４及びＮＡＮＤゲート３５．３６によってマスク几０Ｍ
１３のチップイネーブル信号を抑止し、かわりにｌ−Ｒ
ＯＭ又はＲＷＭ３３のチップイネーブル信号を有効にす
ることによって、マスク几０Ｍ１３の誤り１４を含むブ
ロックを他のＥＰ４０Ｍ３３に−ｔｌｉき換えることが
可能である。
第５図、第６図は本発明の第２の実施例を示すブロック
構成図及び動作説明図である。第５図、第６図において
、昭幅と鴫１が同一のメモリアドレスに割当てられてお
り、ブートストラップ等の一時的にｉ（０Ｍ３７を有効
とする手段を用いたシステムに於いて、ＲＡＭの容量を
変更する場合でも、メモリ抑止アドレスを任意に指定で
きるために、自由にＲＯＭ容量を、増減でき、メモリを
有効に活用できる。即ち、抑止制御信号（ＩＮＩ（ＩＢ
ＩＴ） ３８は、前記第１の実施例と同様に夾現し、Ｉ
ＮＨＩＢＩＴ信号３８をＲＡＭ抑止制御信号として用い
、システムの電源投入時には、ＲＯＭ抑止制御信号（Ｉ
ＮＨＩＢＩＴ） ３８が出力されない状態とし、かつプ
ログラムの開始アドレスを例えばアドレスＡ＆：設定し
ておくことによって、電源投入時にはＲＯＭ３７が有効
となり、Ｒ１０Ｍ３７に収められたプログラムによって
ＲＷＭ４１のスタートアドレスＢ及びエンドアドレスＣ
を各々スタートアドレスレジスタ２１とエンドアドレス
レジスタｎにセットし、■双ＩＢＩＴ ＥＮＡＢＬＦ！
フリップフロップ２５をセットすれば、アドレスＢから
アドレスＣの間はｌ（、ＷＭ４１が有効となる。その後
、ブートストラップ終了時など几０Ｍ３７が不要となっ
たら、スタートアドレスレジスタ２１にアドレス人を、
エンドアドレスレジスタ２２にアドレスＣをセラ）ｆｔ
’ＬｔｆＲＯＭ３７は無効となり、全メモリアドレスで
ＲＷＭ４１が有効となる。従って、ＲＯＭ３７の容量が
変更となった場合にはセットするアドレスＢの値を変更
するだけで対応できる。
構成図及び動作説明図である。第５図、第６図において
、昭幅と鴫１が同一のメモリアドレスに割当てられてお
り、ブートストラップ等の一時的にｉ（０Ｍ３７を有効
とする手段を用いたシステムに於いて、ＲＡＭの容量を
変更する場合でも、メモリ抑止アドレスを任意に指定で
きるために、自由にＲＯＭ容量を、増減でき、メモリを
有効に活用できる。即ち、抑止制御信号（ＩＮＩ（ＩＢ
ＩＴ） ３８は、前記第１の実施例と同様に夾現し、Ｉ
ＮＨＩＢＩＴ信号３８をＲＡＭ抑止制御信号として用い
、システムの電源投入時には、ＲＯＭ抑止制御信号（Ｉ
ＮＨＩＢＩＴ） ３８が出力されない状態とし、かつプ
ログラムの開始アドレスを例えばアドレスＡ＆：設定し
ておくことによって、電源投入時にはＲＯＭ３７が有効
となり、Ｒ１０Ｍ３７に収められたプログラムによって
ＲＷＭ４１のスタートアドレスＢ及びエンドアドレスＣ
を各々スタートアドレスレジスタ２１とエンドアドレス
レジスタｎにセットし、■双ＩＢＩＴ ＥＮＡＢＬＦ！
フリップフロップ２５をセットすれば、アドレスＢから
アドレスＣの間はｌ（、ＷＭ４１が有効となる。その後
、ブートストラップ終了時など几０Ｍ３７が不要となっ
たら、スタートアドレスレジスタ２１にアドレス人を、
エンドアドレスレジスタ２２にアドレスＣをセラ）ｆｔ
’ＬｔｆＲＯＭ３７は無効となり、全メモリアドレスで
ＲＷＭ４１が有効となる。従って、ＲＯＭ３７の容量が
変更となった場合にはセットするアドレスＢの値を変更
するだけで対応できる。
本発明の第３の実施例として、アドレスレジヌタ及び比
較器が各々１個で構成される場合を第７図、第８図、第
９図に示す。即ち、前記した第１の実施例及び第２の実
施例に於いて、スタートアドレスとエンドアドレスが同
一である場合には、第７図の様に構成することによって
、第１の実施例及び第２の実施例と同様に実現すること
ができる。同様に、成る設定アドレス以上をアクセスし
た場合に抑止制御信号（ＩＮＨＩＢＩＴ） ３８が出力
される実施例を第８図に、構成る設定アドレス以下をア
クセスした場合に抑止制御信号（ＩＮＨＩＢＩＴ） ３
８が出力される実施例を第９図に示す。
較器が各々１個で構成される場合を第７図、第８図、第
９図に示す。即ち、前記した第１の実施例及び第２の実
施例に於いて、スタートアドレスとエンドアドレスが同
一である場合には、第７図の様に構成することによって
、第１の実施例及び第２の実施例と同様に実現すること
ができる。同様に、成る設定アドレス以上をアクセスし
た場合に抑止制御信号（ＩＮＨＩＢＩＴ） ３８が出力
される実施例を第８図に、構成る設定アドレス以下をア
クセスした場合に抑止制御信号（ＩＮＨＩＢＩＴ） ３
８が出力される実施例を第９図に示す。
（６） 発明の詳細な説明
本発明は、以上説明したように、抑止するメモリのアド
レスをプログラムによって指定可能とすることによって
、任意のアドレスに対してメモリ抑止制御ができるとい
う効果がある。
レスをプログラムによって指定可能とすることによって
、任意のアドレスに対してメモリ抑止制御ができるとい
う効果がある。
第１図（ａ） ？ （１１：ｌは従来技術例を示す図、
第２図、第３図、第４図は本発明の第１の実施例を示す
図、第５図、第６図は本発明の第２の実施例を示す図、
第７ｒＩＡ、第８図、第９図は本発明の第３の実施例１
・・・マスクＲＡＭ、 ２〜８串譬・間接アドレスブラ
ンチ命令、９・・・誤り、１０・・・アドレステーブル
、１１・・・ＲＷＭ、 １２・ＩＩＩ＋修正後のブｏ
／ ５ム、１３−−・マスクＩ（ＯＭ 、１４ ’ ”
”誤り、２１−・・スタートアドレスレジスタ、２２
・會・エンドアドレスレジスタ、２３．２４−・―比較
ｔｈ 、２ｓ・嗜・フリップフロップ、２６〜２９＠−
＠ＡＮＤゲート、３θφ−・ＯＲゲート、３１會・嗜デ
ータバヌ、３２・・拳アドレスバス、３３−− 、ＢＰ
４０ＭまたはＲＷＭ、 ３４−・・インバータ、３５．
３６・・・ＮＡＮＤゲート、３７・・・ｌ（Ｃ１Ｍ、
３８０・Φ抑止制御信号（ＩＮＨＩＢＩＴ） ３９・・
・ＡＮＤグー） ％ ４０ ” ”・ＯＲグー ） 、
４１ 会 ・ ・ ＲＷＭ特許出願人 日本電気株式
会社 代 理 人 弁理士 熊谷雄太部 （α） 箔ＩＣ コ （Ｃ）
第２図、第３図、第４図は本発明の第１の実施例を示す
図、第５図、第６図は本発明の第２の実施例を示す図、
第７ｒＩＡ、第８図、第９図は本発明の第３の実施例１
・・・マスクＲＡＭ、 ２〜８串譬・間接アドレスブラ
ンチ命令、９・・・誤り、１０・・・アドレステーブル
、１１・・・ＲＷＭ、 １２・ＩＩＩ＋修正後のブｏ
／ ５ム、１３−−・マスクＩ（ＯＭ 、１４ ’ ”
”誤り、２１−・・スタートアドレスレジスタ、２２
・會・エンドアドレスレジスタ、２３．２４−・―比較
ｔｈ 、２ｓ・嗜・フリップフロップ、２６〜２９＠−
＠ＡＮＤゲート、３θφ−・ＯＲゲート、３１會・嗜デ
ータバヌ、３２・・拳アドレスバス、３３−− 、ＢＰ
４０ＭまたはＲＷＭ、 ３４−・・インバータ、３５．
３６・・・ＮＡＮＤゲート、３７・・・ｌ（Ｃ１Ｍ、
３８０・Φ抑止制御信号（ＩＮＨＩＢＩＴ） ３９・・
・ＡＮＤグー） ％ ４０ ” ”・ＯＲグー ） 、
４１ 会 ・ ・ ＲＷＭ特許出願人 日本電気株式
会社 代 理 人 弁理士 熊谷雄太部 （α） 箔ＩＣ コ （Ｃ）
Claims (1)
- 通常のアクセスに用いられる基本メモリと、該基本メモ
リとアドレスバスの一部又は全部及びデータバスを共有
する付加メモリとを有するデータ処理装置において、プ
ログラムによって任意にデータをセットすることができ
るレジスタと、該レジスタの出力とアドレスバスの内容
とを比較する比較器と、プログラムによって任意にセッ
ト及びリセットすることができるアリツブフロップと、
前記比較器と前記フリップフロップの出力の論理積出力
で任意に抑止アドレスを指定する手段とを具備すること
を特徴としたメモリ抑止制御力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157461A JPS6049453A (ja) | 1983-08-29 | 1983-08-29 | メモリ抑止制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157461A JPS6049453A (ja) | 1983-08-29 | 1983-08-29 | メモリ抑止制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049453A true JPS6049453A (ja) | 1985-03-18 |
Family
ID=15650164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157461A Pending JPS6049453A (ja) | 1983-08-29 | 1983-08-29 | メモリ抑止制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258526A (ja) * | 1987-04-15 | 1988-10-26 | 田中工機株式会社 | 農作業用散布装置 |
-
1983
- 1983-08-29 JP JP58157461A patent/JPS6049453A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258526A (ja) * | 1987-04-15 | 1988-10-26 | 田中工機株式会社 | 農作業用散布装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782683B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
| EP0372841B1 (en) | Arrangement for and method of locating ROM in computer memory space | |
| US5537576A (en) | Expandable memory for a digital signal processor including mapped first and second memory banks forming a continuous and contiguous address space | |
| US5454092A (en) | Microcomputer having an improved internal address mapping apparatus | |
| JPS6049453A (ja) | メモリ抑止制御方式 | |
| JPH02242355A (ja) | 拡張アドレス空間を持つマイクロプロセシングシステム | |
| JPH0250611A (ja) | マイクロコンピュータ | |
| JPH0798990A (ja) | Ｒｏｍの読出切換回路 | |
| US6029210A (en) | Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state | |
| EP0373594B1 (en) | Computer memory having its output lines selected for connection to a data bus by the memory address | |
| JPH04324194A (ja) | Ｒｏｍ回路 | |
| JPH0553920A (ja) | 構造化アドレス生成装置 | |
| JPS59231625A (ja) | アドレス設定方式 | |
| JPH08110900A (ja) | シングルチップマイクロコンピュータ | |
| JPS6226738B2 (ja) | ||
| JPS61289440A (ja) | デイジタル信号処理装置 | |
| JPS6343563Y2 (ja) | ||
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| JPS6313214B2 (ja) | ||
| JPS60193062A (ja) | マイクロプロセツサ | |
| JPS60245049A (ja) | デ−タ処理装置 | |
| JPS58139260A (ja) | アドレス変換方式 | |
| JP2000105724A (ja) | アドレス制御回路、及びアドレス制御方法 | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPS62154050A (ja) | 制御機器デ−タ処理方式 |