JPS6049650A - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法Info
- Publication number
- JPS6049650A JPS6049650A JP15847583A JP15847583A JPS6049650A JP S6049650 A JPS6049650 A JP S6049650A JP 15847583 A JP15847583 A JP 15847583A JP 15847583 A JP15847583 A JP 15847583A JP S6049650 A JPS6049650 A JP S6049650A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- film
- thin film
- layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 230000003287 optical effect Effects 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000012530 fluid Substances 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、多層配線構造の形成方法に関するものである
。
。
従来技術と問題点
従来、多層配線構造を形成するには、第１層配線層上に
眉間絶縁層を形成し、第１Ｎ配線層の厚みの分だけ盛り
上がった眉間絶縁層」二の段差が無くなるまで眉間絶縁
層を平坦化した後、更に眉間（１） 絶縁層の厚みを盛り上げ、この上に第２層配線層を形成
していた。しかしながら、眉間絶縁層が酸化シリコンや
窒化シリコン等の無色透明な物質であるため、これが平
坦化されたかどうかを筒中に検査することができず、平
坦化の失敗によって第２層配線層の断線等が生じていた
。
眉間絶縁層を形成し、第１Ｎ配線層の厚みの分だけ盛り
上がった眉間絶縁層」二の段差が無くなるまで眉間絶縁
層を平坦化した後、更に眉間（１） 絶縁層の厚みを盛り上げ、この上に第２層配線層を形成
していた。しかしながら、眉間絶縁層が酸化シリコンや
窒化シリコン等の無色透明な物質であるため、これが平
坦化されたかどうかを筒中に検査することができず、平
坦化の失敗によって第２層配線層の断線等が生じていた
。
発明の目的
本発明は」−記従来の問題点に泥みてなされたものであ
り、その目的は、平坦化の度合を簡１１に検査して断線
等を有効に防１１二することができる多層配線構造の形
成方法を提供することにある。
り、その目的は、平坦化の度合を簡１１に検査して断線
等を有効に防１１二することができる多層配線構造の形
成方法を提供することにある。
発明の構成
上記目的を達成する本発明は、平坦化後の層間絶縁層」
二に有色不透明薄膜を形成し、該有色不透明薄膜」二の
段差を光学顕ｉ；’＆鏡で検査することにより、前記層
間絶縁層の平坦化の度合を検査する工程を含むように構
成されている。
二に有色不透明薄膜を形成し、該有色不透明薄膜」二の
段差を光学顕ｉ；’＆鏡で検査することにより、前記層
間絶縁層の平坦化の度合を検査する工程を含むように構
成されている。
以下２本発明の更にｉ′を細を実施例により説明する。
発明の実施例
（２）
図のＡ乃至、Ｉは２本発明の一実施例の形成工程を示す
素子の要部断面図である。
素子の要部断面図である。
まず八に示すように、デバイス形成済みのシリコン基板
１」二にシリコン酸化膜２を形成し、その上に第１層配
線層３を形成する。
１」二にシリコン酸化膜２を形成し、その上に第１層配
線層３を形成する。
次にＢに示すように、第１層配線層３を含む全表面に、
ＣＶＤ法等により、酸化シリコンや窒化シリコン等の層
間絶縁層４を形成する。この際。
ＣＶＤ法等により、酸化シリコンや窒化シリコン等の層
間絶縁層４を形成する。この際。
眉間絶縁層４上には、第１層配線層の厚みに等しい段差
が形成される。
が形成される。
この段差を除去して平坦化をばかるため、Ｃに示ずよう
に、眉間絶縁層４上に流動性のフォトレジスト膜５を平
坦になるように塗布し固化させたｆ＆、Ｄに示すように
、ドライエツチング手法等によりフォトレジストＩＩ！
５と層間絶縁Ｎ４を同じ速度でエツチングする。このエ
ツチングは、理想的には眉間絶縁層４上の段差が完全に
無くなるまで続けられるが２ フォトレジスト膜５の厚
みやエツチング速度のばらつき等により、Ｄに例示する
ように段差を残したままエツチングが終了する場合（３
） もある。
に、眉間絶縁層４上に流動性のフォトレジスト膜５を平
坦になるように塗布し固化させたｆ＆、Ｄに示すように
、ドライエツチング手法等によりフォトレジストＩＩ！
５と層間絶縁Ｎ４を同じ速度でエツチングする。このエ
ツチングは、理想的には眉間絶縁層４上の段差が完全に
無くなるまで続けられるが２ フォトレジスト膜５の厚
みやエツチング速度のばらつき等により、Ｄに例示する
ように段差を残したままエツチングが終了する場合（３
） もある。
この後、已に示すように、素子表面に残留しているフォ
トレジスト Ｆに示すように，酸化シリコンや窒化シリコン等の絶縁
物を付加して眉間絶縁層４の厚めを盛り」二げる。
トレジスト Ｆに示すように，酸化シリコンや窒化シリコン等の絶縁
物を付加して眉間絶縁層４の厚めを盛り」二げる。
次に，Ｇに示す，Ｌうに，層間絶縁層４上に有色不透明
薄膜７を形成する。この有色不透明薄膜７は，例えば真
空蒸着法等により形成したアルミニュウムの薄膜である
。引続き，この有色不透明薄膜７ーヒの段差の大きさを
光学顕微鏡により検査する。この段差が許容範囲を越え
ておれば，素子を廃棄処分にするか又は前述のＣの工程
にもどる。
薄膜７を形成する。この有色不透明薄膜７は，例えば真
空蒸着法等により形成したアルミニュウムの薄膜である
。引続き，この有色不透明薄膜７ーヒの段差の大きさを
光学顕微鏡により検査する。この段差が許容範囲を越え
ておれば，素子を廃棄処分にするか又は前述のＣの工程
にもどる。
一方，段差が許容範囲内にあれば，ＩＩに示ずよりトポ
ール８を形成する。
ール８を形成する。
最後に，、１に示すように，第２層配線層９を形成する
。この際，ｒ＠層間絶縁層の平坦化の不十分さにより第
２層配線層吐１−に段差１０が形成され（４） るが、この段差の大きさは前記Ｇの工程において既に予
測済み゛であるから，第２Ｎ配線層９の断線に至るよう
な大きなものとなることはない。段差の許容値の具体的
な値は，形成すべき第２層配線層９の厚み等を考慮して
適宜な値に定められる。
。この際，ｒ＠層間絶縁層の平坦化の不十分さにより第
２層配線層吐１−に段差１０が形成され（４） るが、この段差の大きさは前記Ｇの工程において既に予
測済み゛であるから，第２Ｎ配線層９の断線に至るよう
な大きなものとなることはない。段差の許容値の具体的
な値は，形成すべき第２層配線層９の厚み等を考慮して
適宜な値に定められる。
発明の詳細
な説明したように，本発明は，平坦化後の眉間絶縁層上
に有色不透明薄膜を形成し．該有色不透明薄膜」二の段
差を光学顕微鏡で検査して平坦化の度合を検査する工程
を含むように構成されているので，第２層配線層の断線
を有効に防ぐことができるという利点がある。
に有色不透明薄膜を形成し．該有色不透明薄膜」二の段
差を光学顕微鏡で検査して平坦化の度合を検査する工程
を含むように構成されているので，第２層配線層の断線
を有効に防ぐことができるという利点がある。
図は，本配線の一実施例の形成工程を示す素子要部断面
図である。 １・・シリコン基板，２・・シリコン酸化膜。 ３・・第１層配線層，４・・層間絶縁層，５・・フォト
レジスト膜，７・・有色不透明薄膜，８・・コンタクト
ホール、１０・・段差。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部 （５）
図である。 １・・シリコン基板，２・・シリコン酸化膜。 ３・・第１層配線層，４・・層間絶縁層，５・・フォト
レジスト膜，７・・有色不透明薄膜，８・・コンタクト
ホール、１０・・段差。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部 （５）
Claims (1)
- 【特許請求の範囲】 第１層配線層」二に形成した層間絶縁層の平坦化の工程
を含む多層配線構造の形成方法において。 前記平坦化後の層間絶縁層上に有色不透明薄膜を形成し
、該有色不透明薄膜」二の段差を光学顕微鏡で検査する
ことにより、前記層間絶縁層の平坦化の度合を検査する
工程を含むことを特徴とする多層配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15847583A JPS6049650A (ja) | 1983-08-29 | 1983-08-29 | 多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15847583A JPS6049650A (ja) | 1983-08-29 | 1983-08-29 | 多層配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049650A true JPS6049650A (ja) | 1985-03-18 |
Family
ID=15672550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15847583A Pending JPS6049650A (ja) | 1983-08-29 | 1983-08-29 | 多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61501738A (ja) * | 1984-04-04 | 1986-08-14 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 |
| JPS63278242A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-29 JP JP15847583A patent/JPS6049650A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61501738A (ja) * | 1984-04-04 | 1986-08-14 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 |
| JPS63278242A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040092105A1 (en) | Method of forming a via hole through a glass wafer | |
| US8076220B2 (en) | Fabrication method for device structure having transparent dielectric substrate | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR100204912B1 (ko) | 정렬 마크 및 그 제조방법 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR100419785B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
| JP2000353748A (ja) | 半導体装置の製造方法 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| JP3079608B2 (ja) | 半導体装置の製造方法 | |
| JPS61137345A (ja) | 半導体装置の製造方法 | |
| JPS6034038A (ja) | 半導体装置の製造方法 | |
| KR970024006A (ko) | 반도체 소자의 다층금속배선 형성 방법 | |
| GB2026797A (en) | Microelectronic circuit and method of manufacture | |
| JPH09162280A (ja) | 半導体装置の製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPS63265447A (ja) | 半導体装置の多層配線の製造方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS59227140A (ja) | 多層配線構造の形成方法 | |
| JPH0433356A (ja) | 半導体装置の製造方法 | |
| JPS59152645A (ja) | 集積回路の製造方法 | |
| JPH03220784A (ja) | 電子ビーム直接描画用アライメントマークおよびその作製方法 | |
| JPH04106950A (ja) | 半導体装置及びその製造方法 | |
| JPS60169153A (ja) | 多層配線構造用配線層の成形方法 |