JPS605014B2 - 診断システム - Google Patents

Description

【発明の詳細な説明】 本発明は中央処理装置の制御の下に入出力制御装置（以
下、単に制御装置と呼ぶ）によって入出力装置の動作を
制御するシステムに関する。

更に具体的に言えば、本発明は制御装置の診断もしくは
テストを行なうシステムに関する。最近の工業分野にお
ける製造、制御、監視等に関するオートメーション、あ
るいは会社の事務所や家庭でのオートメーションの拡大
に伴なつて、種々の入力装置の動作を高速度で制御する
装置の需要が増している。

瓜１技術の進歩により、効率が良く、高速で安価な集積
回路が得られるので、制御すべき入出力装置のための専
用の幾つかの集積回路チップから成るマイクロプロセッ
サを中核とする制御装置が急増している。

過去１山王間にわたって、この様な制御装置が複数の入
出力装置を制御するためのマルチプレクシング機能を有
する大型の汎用装置を用いる旧来の制御システムの代り
に用いられたり、あるいはそれに補助的に付加されたり
することが広まってきている。

マルチプレクシング機能を有する装置も依然として入出
力装置の制御のために用いられているが、それはＣＰＵ
によって監視される複数の専用制御装置を含むシステム
よりもかなり動作が遅いのが普通である。従って、高速
動作を必要とする状況においては、非常に多くの制御装
置が用いられる。ＣＰＵによって制御装置を監視するシ
ステムにおいては、制御装置の診断もしくはテストを行
なうための機能が備わっていることが必要である。

特にエラーや故障が発生するとき診断を行なわなければ
ならない。エラーや故に関する標準的な診断技法は、組
合わさった制御装置及び入出力装置の全体をＣＰＵの制
御の下に検査するものである。この様な技法は、例えば
米国特許第４０４２７９４号に開示されているシステム
の様に通信の分野においては有効であるけれど、入出力
装置の制御システムに関しては十分であるとはいえない
。入出力装置の制御システムに関する診断の場合には、
制御装置及び入出力装置のどちらでエラーが生じたかを
判別するのが困難であることが多く、そのための費用も
かなりかかる。特に制御装置がＣＰＵより与えられるデ
ータを制御装置に適したものにするために複雑な変換操
作を行なう様になっている場合、例えばクロツク・パル
スとデータとを組合わせること等を含む符号化やマルチ
プレクシングを行なう様になっている場合には、診断が
困難である。この様な場合、制御装置は入出力装置から
のデータについてクロツク・パルスの分離等を含む復号
操作やデマルチプレクシングも行なう様になっている。
この様な問題を解決するための１つの技法はＣＰＵによ
る介入を少なくした状態で制御装置の４診断を行なうの
に十分なハードウェアを制御装置に組込むことを特徴と
するものである。

しかしながら、この技法は余分なハードウェアを多く必
要としているので、あまり用いられていないのが現状で
ある。重複したハードウェアの使用はむしろ診断以外の
目的（例えば、全二重通信方式）のために容認されるこ
とが多い。診断のためのハードウェアが増加すると、そ
れだけ制御装置のコストが増すことになる。この種のシ
ステムの例は米国特許第３８８９１０射影こ示されてい
る。本発明は制御される入出力装置とは独立して制御装
置を診断するための新規なシステムを提供することを目
的としている。

本発明のシステムはわ０ずかなハードウェアを制御装置
に付加することを必要としているだけであるから、比較
的安価である。又、入出力装置を切り離した状態で制御
装置の診断が行なわれるので、後者における故障もしく
はエラーの発生点を特定することが容易であ夕る。入出
力装置を制御する制御装置の動作を監視するＣＰＵは、
本発明に従って、少なくとも制御装置の主要な部分シミ
ュレートする機能を有する。

このシミュレーション機能は、制御装置が入出力装置を
制御している通常の動作状態においては働かない。入出
力装置を切り放した状態で制御装置に関してＣＰＵが診
断動作を行なうときだけシミュレーション機能が用いら
れる。最も広い概念から言えば、本発明は制御装置がＣ
ＰＵから与えられる或るフオーマットのデータを入出力
装置に適した一層複雑なフオーマットのデータに変換す
る手段を有する様なシステムの診断を行なうことを意図
している。

データ変換操作は符号化や復号操作、あるいはマルチプ
レクシングを含む。もちろん、制御装置は入出力装置か
らのデータをＣＰＵへ送るのに適した元のフオーマット
に逆変換する手段も有する。本発明に従ってＣＰＵによ
って制御装置を診断するシステムは、制御装置をシミュ
レートする手段と、入出力装置が生じるものと同等の疑
似入力データを制御装置に与える手段と、疑似入力デー
タに応じて制御装置からＣＰＵへ送られる逆変換された
データを受け取って、制御装置が正常に動作しているか
どうかを判定する手段を含む。

更に、これと逆のデータの流れに関する制御装置の動作
、即ちＣＰＵからのデータを入出力装置に適したフオー
マットのデータに変換する動作についての診断のために
、変換前のデータをＣＰＵから制御装置に与える手段と
、この変換前のデ…夕に応じて変換したデータを制御装
置からＣＰＵへ送る手段と、ＣＰＵ内においてシミュレ
ーション手段に関連して制御装置からのデータを逆変換
して診断のために用いることを可能ならしめる手段も含
み得る。更に具体的に言えば、本発明は逐次磁気記憶装
置のための制御装置を診断することを意図したものであ
る。

制御装置が順次記憶装置に適合したフオーマットにデー
タを変換する操作はＣＰＵから与えられるデータをクロ
ック・デーと共に符号化することを含む。又、逆変換操
作は符号化されたデ−夕からクロツク・データを除去す
ることを含む。これから、米国特許第３７５３２３計号
及び第３７８１８１３号に開示されている磁気テープ記
憶装置や米国特許第４０８９０２計号及び第３６７８４
８１号に開示されている磁気フレキシブル・ディスク記
憶装置の様な逐次磁気記憶装置を制御するための制御装
置に関する実施例について図面を参照しながら詳しく説
明することにする。

第１図において、制御装置１０は定常動作中ＣＰＵＩＩ
による制御を受けながら逐次磁気記憶装置１２を制御す
るための種々の動作を行なう。

定常動作中、制御装置１０は母線１３を介してＣＰＵＩ
Ｉからデータを受け取る。制御装置１０の種々の機能の
うちには、このデータを逐次磁気記憶装置１２において
用いることのできるフオーマットのものに変換する機能
が含まれている。制御装置１川ま逐次磁気記憶装置１２
の制御のために他の種々の動作も行なう様になっている
けれど、ＣＰＵＩＩから母線１３を介して与えられる非
符号化データをクロツクに従って符号化して逐次磁気記
憶装置１２へ通じる線１４へ送り出すための制御装置１
２の動作（書出し動作）に関する診断について考察する
ことにする。更に、逐次磁気記憶装置１２から線１５を
介して送られる符号化データを復号して非符号化データ
を母線１３を介してＣＰＵＩＩへ送るための制御装置１
０の動作（議取り動作）に関する診断についても考察す
る。まず、第１図及び第４図を参照しながら、書出し動
作に関する診断について述べる。

書出し動作の場合、ＣＰＵＩＩは非符号化書出しデータ
としての一連のバイトを制御装置１０の１／０バツフア
１６へ送る。各バイトを構成する８バイトは並直列変換
レジスタ１７へ並列的に送られ、そこから線２１へ直列
的に送り出される。例として、０１１００１１１のビッ
ト構成を有する１バイトの非符号化データがＣＰＵＩＩ
から母線１３を介して１／０バッファ１６に与えられ、
そこから並直列変換レジスタ１７へ転送されたと仮定す
る。

並直列変換レジスタ１７はロック発生器１９から線２０
を介して与えられる制御パルスに応じてバイトのビット
を１つずつ線２１に送り出す。制御パルスは、例えば４
仏ｓのインターバルをもって順次発生し、従って、デー
タ・ビット４仏ｓ毎に線２１に生じる。第４図に示す様
に、直列データ・ビット０１１００１１１はインターバ
ルＴＩ乃至Ｔ８内の時点ＤＩ乃至Ｄ８において符号器２
２の入力となっている。この実施例の場合、符号器２２
はクロック・ビット（パルス）とデータとを組合わせる
様に動作する型のものである。

即ち、クロツク・ビット１１１１１１１１を前記データ
・ビットとインターリーフさせる符号化が行なわれる。
そのために、クロック・ビットのシーケンスはアンド回
路２４の第１の入力線５３に与えられる。アンド回路２
４の第２の入力線２５には、第４図でＣＩ乃至Ｃ８で示
されている４仏ｓ毎の時点においてクロック発生器１９
からクロック・パルスが与えられる。従って、アンド回
路２４は時点ＣＩ乃至Ｃ８のそれぞれにおいて符号器２
２へ通じる線２６にクロック・パルスを生じる。この様
に線２６を介して符号器２２に与えられるクロック・パ
ルスのパターンは線５３のビット・シーケンスによって
定められるのである。但し、この例では、線５３のビッ
ト・シーケンスが全て１であるから、クロツク発生器２
２から線２５に生じる一連のクロック・パルスが全て符
号器２２に与えられるのである。もしこの一連のクロツ
ク・パルスから幾つかのパルスを除去したものを符号器
２２に与えることが必要であれば、幾つかの０を含むビ
ット・シーケンスを線２２に与えればよいのである。符
号器２２はクロツク・パルスとデータ・パルスとを交互
にインターリーブさせたパルス・シーケンスを線７１に
生じることのできる通常の回路でよい。

このパルス・シーケンスに関して、時点ＤＩ乃至Ｄ８に
おけるパルスの有無はデータ・ビットの有無に対応して
おり、時点ＣＩ乃至Ｃ８におけるパルスの有無はクロッ
ク・ビットの有無に対応している。線７１に生じるパル
スは双安定データ・ラッチ７０の状態を変化させて第４
図に示す様な符号化出力を線２３に生じる。符号化書出
しデータの波形は前述の８つのデータ・ビットと８つの
クロック・ビットとを組合わせたものに対応している。

データ・ビット及びクロック・ビットが１である限り、
２ｒｓ毎の時点Ｃ１，Ｄ１，Ｃ２，Ｄ２……Ｃ８，Ｄ８
においてトランジションが生じる様になっている。もし
これらのビットが０であるならば、トランジションは生
じない。この例では、全てのクロツク・ビットが１であ
るから、時点ＣＩ乃至Ｃ８においては、必ずトランジシ
ョンが生じる。一方、時点ＤＩリＤ４，Ｄ５におけるデ
ータ・ビットは０であるから、これらの時点においては
、トランジションは生じない。制御装置１０が診断モー
ドでなく定常モードで動作しているならば、線２３に生
じる符号化書出しデータは線１４を介して逐次磁気記憶
装置１２へ送られる。ところが、診断モードの場合、ス
イッチ２７及び２８が開放状態に維持されるので、逐次
磁気記憶装置１２は制御装置１０から切り放されている
。その代り、符号化書出しデータは診断モ−ド‘こおい
て用いられる第２の並直列変換レジスタ３０へ線２９を
介して送られる。並直列変換レジスタ３０はクロック発
生器１９の制御を受けるシフトレジスタである。符号化
書出しデータはクロック発生器１９から線３１に生じる
制御パルスに従って１ビットずつ並直列変換レジス夕３
０１こ送り込まれ、８ビットたまる毎に並列的にバイト
として母線３２及び１３を介してＣＰＵＩＩへ送られる
。並直列変換レジスタ３０は、この様に書出し動作に関
する診断モードにおいて直列の符号化書出しデータを並
列化する機能を有するばかりでなく、後で述べる様に議
取り動作に関する診断モー日こおいてＣＰＵＩＩから母
線１３及び３２を介して与えられる並列の符号化データ
を直列化する機能も有する。

並直列変換レジスタ３０の動作態様はＣＰＵＩＩから線
３４を介してレジスタ制御回路３５に与えられる制御信
号によって定められる。即ち、レジスタ制御回路３５は
並直列変換しジスタ３０の直列化モード及び並列化モー
ドのいずれか一方を指定する出力を線３６に生じる。と
もかく、今考察中の書出し動作に関する診断モードの場
合、並直列変換レジスタ３川ま並列化モードで動作する
。並列化モードに従って並直列変換レジスタ３０からＣ
ＰＵＩＩへ複数のビットを並列的に送る動作はダンプ（
ｄ皿ｍｐ）モードの動作と呼ばれる。この場合、８つの
ビット、即ちバイトが並直列変換レジスタ３０内に完全
に入れられた後にＣＰＵＩＩへの転送を行なう様にタイ
ミングを定める必要がある。そのために、レジスタ制御
回路３５は線３７を介してレディ・ゲート３８に禁止信
号を与える。これによって、レディ・ゲート３８はクロ
ツク発生器１９から線３９を介して信号が与えられるま
で出力信号を生じることができない。クロック発生器１
９は線２９の符号化書出しデータの８ビットを並直列変
換レジス夕３０‘こ送り込むための線３１の８つのステ
ップ・パルスの発生毎に１つのパルスを線３９に生じる
。従って、線３９のパルスは並直列変換レジスタ３０に
８ビットが入れられていて転送可能であることを示して
いる。これに応じて、レディ・ゲート３８は線４０を介
してＣＰＵＩＩへレディ信号を送り、ＣＰＵＩＩは並直
列変換レジスタ３０から８ビットを受け取ることができ
る。この様な動作シーケンスは、最初ＣＰＵＩＩから制
御装置１０の１／０バッファ１６に与えられた非符号化
データに応じて符号器２２から生じる符号化書出しデー
タの全てのバイトが並直列変換レジスタ３０を介してＣ
ＰＵＩＩへ送られてしまうまで続く。そしてＣＰＵＩＩ
は制御装置１０から受け取った符号化書出しデータを復
号し、その結果のデータと最初制御装置１０に与えた非
符号化データとを比較する。

これによって、ＣＰＵＩＩは書出し動作のための制御装
置１０の符号化機能が正常か否かを判定することができ
る。ＣＰＵＩ Ｉとしては、ＩＢＭシステム／３７にＰ
Ｕ等の任意の汎用中央処理装置やインテル８０８帯等の
任意のマイクロプロセッサを使用することができる。本
発明に従ってＣＰＵＩ１が符号化書出しデータを復号す
る機能は、後で述べる様に制御装置１０の符号化動作の
ためのハードウェアをシミュレートする機能であるとい
える。

次に第１図及び第４図を参照しながら議取り動作に関す
る制御装置１０の診断について説明する。

この場合、ＣＰＵＩ Ｉは符号化データのバイト・シー
ケンスを制御装置１０の並直列変換レジスタ３０に与え
る。例として１０１１１１１０および１０１１１１１１
というビット構成を有する２バイトの符号化データが並
直列変換レジスタ３川こ与えられると仮定する。この２
バイト、すなわち１６ビットはデータ・ビットとクロツ
ク・ビットとをインターリーブさせたものであり、した
がって復号すれば８データ・ビットになるものである。
並直列変換レジスタ３０において各バイトを直列化する
場合、レジスタ制御回路３５は前述の並列化モードの場
合とおなじようにレディ・ゲート３８と協働する。

ＣＰＵＩ１は並直列変換レジスタ３０を直列化モード‘
こするための制御信号を線３４を介してレジスタ制御回
路３５にあたえる。直列化モード！こおいてＣＰＵＩＩ
から１バイトずつ受けとり、それを直列化して線４１へ
送り出す動作はロード・モードの動作と呼ばれる。この
場合、並直列変換レジスタ３０内のバイトが完全に直列
化されて送り出されてしまうまでつぎのバトの送り込み
を禁止する必要がある。そのためにレジスタ制御回路３
５は線３７を介して、レディ・ゲート３８に禁止信号を
あたえる。したがって、レディ・ゲート３８は、クロツ
ク発生器１９から線３９を介してパルスが与えられるま
で出力信号を生じない。クロック発生器１９は２山ｓ毎
に並直列変換レジスタ３０内の１ビットを線４１へ送り
出させるステップ・パルスを線３１に生じることによっ
て直列化動作を制御する。クロック発生器１９は線３１
に８つのステップ・パルスを生じる鏡に１つのパルスを
線３９に生じる。この線３９のパルスは並直列変換レジ
スタ３０内にロードされた８ビットが全て送り出されて
しまったことを示している。これに応じて、レディ・ゲ
ート３８は線４０を介してＣＰＵ１１へレディ信号を送
り、ＣＰＵＩＩは次のバイトを母線１３及び３２を介し
て並直列変換レジスタ３０‘こロードする。この様な動
作シーケンスは診断のための符号化データの一連のバイ
トが全て並直列変換レジスタ３０１こロードされ且つ直
列化されてしまうまで続く。第４図において、線４１に
直列的に生じる２バィトは符号化入力データとして示さ
れており且つその波形も示されている。

この２バイトはァンド回路４２に直列的に与えられる。
この２バイトは時点ＣＩ乃至Ｃ８におけるクロック・ビ
ットを時点ＤＩ乃至Ｄ８におけるデータ・ビットとを組
合わせる符号化により得られたものに対応している。

アンド回路４２はクロック発生器１９から線４３を介し
て与えられる２ｒｓ間隔の相次ぐパルスと線４１の信号
とのアンド関数として図示されている様な符号化読取り
データと呼ばれる信号を生じる。この符号化読取りデー
夕は、定常モード‘こおいて制御装置１川こ接続されて
いる逐次磁気記憶装置１２から線１５に生じる議取り信
号と同等のものである。アンド回路４２から生じる符号
化読取りデータは線４４を介して復号器４５に与えられ
る。

復号器４５はクロツク・パルスとデータ・パルスとを区
別する機能を有し、クロック・ウィンドウ信号を線４９
に生じる。クロック・ウィンドウ信号はクロック・パル
ス発生時点ＣＩ乃至Ｃ８に対応する高レベル部分及びデ
ータ・パルス発生時点ＤＩ乃至Ｄ８に対応する低レベル
部分から成る。更に、復号器４５はクロック・ビットに
対応するクロック・パルス４６及びデータ・ビットに対
応するデータ・パルス４７を含むクロック／データ信号
を線４８に生じる。復号器４５は第５図に示されている
様な通常の回路によって構成可能である。線４４，４８
，４９の信号については既に説明してあり且つその波形
も第４図に示したとおりである。線４８及び４９に生じ
る信号はクロック発生器１９（第１図）から線７２に生
じる一定のクロツク・フェーズ（タイミング）パルスの
制御の下に同期化される。線４４の符号化議取りデータ
は同期回路７３に与えられる。同期回路７３は線７２に
生じるクロック・フェーズ１信号の制御の下にクロツク
・パルス及びデータ・パルスの同期化を行なう。同期回
路７３の出力を受け取るパルス整形回路７４は前述のよ
うなクロック／データ信号を線４８に生じる。線４４の
符号化議取りデータは位相比較器７６を含む回路にも与
えられる。

位相比較器７６は可変周波数発振器７７を制御する。可
変周波数発振器７７の出力は線７５を介して位相比較器
７６にフィードバックされている。従って、一定周波数
を有する発振出力が線７５に生じる。この例の場合、発
振出力は第４図に示されている様に２ｒｓのインターバ
ルをもって生じる一連のパルスであり、線８０を介して
分周器７９に与えられる。分周器７９はパルスの繰り返
し周波数を２分の１にする様に働く。分周器７９の出力
は同期回路７８において線７２からのクロック・フェー
ズ２信号に従って同期化され、前述の様な一定のクロッ
ク・ウィンドウ信号として線４９に現われる。第１図に
おいて、線４８及び４９の信号は並列化モードで動作す
る並直列変換レジスタ１７に与えられる。並直列変換レ
ジスター７は線４９のクロック・ウィンドウ信号が低レ
ベルの間に線４８にパルスが生じるか否かを検出する。
即ち、デー夕・ビット１の有無を検出する動作が行なわ
れる。もし、線４９のクロツク・ウインドウ信号が低レ
ベルの間に線４８にパルスが生じなければ、データ・ビ
ット０が並直列変換レジスター７にロードされる。逆に
パルスが生じるならば、デー夕・ビット１が並直列変換
レジス夕１７にロードされる。この例の場合、復号され
た８つのデータ・ビットは０１１００１１１である。こ
れらのデータ・ビットは並列的に線１８を介して１／０
バッファー６へ転送され、そこから母線１３を介してＣ
ＰＵＩＩへ転送される。

ＣＰＵＩＩはこうして制御装置１０から受け取ったデー
タを再び符号化し、それと制御装置１０に最初に与えた
符号化データとを比較する。

これによってＣＰＵＩＩは講取り動作のための制御装置
１０の復号機能が正常か否かを判定することができる。
ＣＰＵＩＩが制御装置から受け取ったデータを再び符号
化する機能は、後で述べる様に制御装置１０の復号化の
ためのハードウェアをシミュレートする機能であると言
える。制御装置１０の書出し動作及び読取り動作に関す
る診断中にＣＰＵＩＩと協働する制御装置１０の種々の
構成要素の働きについて詳しく説明したが、次に制御装
置１０１こおけるデータの符号化及び復号を含む全体的
な動作シーケンスをたどってみることにする。

第２図は書出し動作の診断に関する流れ図である。ブロ
ック５川こおいて非符号化テー夕が直列化される。これ
は非符号化データが母線１３及び１／０バッファ１６を
介して並直列化しジスタ１７にロードされ、そこから線
２１に直列的に送り出される動作に対応している。次の
ブロック５１‘こおいてデータが符号化される。これは
ビット１を狭いパルスで表わす符号器２２の動作を含む
。ブロック５２においてクロック−ビットとデータ・ビ
ットとが組合わされる。即ち、線２１の一連のデータ・
ビットとアンド回路２４の入力線５３に与えられる一連
のクロック・ビットとが組合わされる。前述の様に入力
線５３に与えられるクロック・ビットのパターン線２６
を介して符号器２２に与えられるクロツク・パルスを定
めるのである。フロック５１及び５２における動作の結
果として第４図に示されている様な波形の符号化書出し
データが線２３に生じる。このデータは定常モ−ドなら
ば逐次磁気記憶装置１２へ送られるべきものである。こ
の事は第２図の波線で示されている。しかしながら、診
断モード中、逐次磁気記憶装置１２は制御装置１０から
切り放された状態に維持される。結局、符号化書出しデ
ータはプ。ック５４において並列化される。この動作は
前述の様に並直列変換レジスタ３０１こおいて行なわれ
る。並列化されたデータは母線３２及び１３を介してＣ
ＰＵＩＩへ送られる。ＣＰＵＩＩはデータを復号し（ブ
ロック５５）且つクロック・パルスを除去する（ブック
５６）。

ＣＰＵＩＩのこの動作は、第１図の復号化４５をシミュ
レートする様なプログラム制御によって具体化可能であ
る。復号されたデータはブロック５７において記憶され
ている非符号化データ（ブロック５８）と比較される。
比較一致が認められるならば、制御装置１０の符号化動
作のためのハードウェアが正常であることが分かる。逆
に比較一致が認められなければ、それは符号化動作のた
めのハードウェアに故障があることを示す。次に第３図
を参照しながら、制御装置の読取り動作に関する診断の
ための動作シーケンスをたどってみることにする。ＣＰ
ＵＩ Ｉから与えられる符号化デー外まブロック６０１
こおいて直列化される。この動作はＣＰＵＩ Ｉから母
線１３及び３２を介して並直列変換レジスタ３０に与え
られるデータを第４図に示されている様に線４１に順次
送り出すことを含む。次のブロック６１においてタイミ
ングの設定が行なわれる。この動作は定渦モードならば
線１５を介して逐次磁気記憶装置１２から送られてくる
読取り信号と同等のフオーマットを有する符号化読取り
データを線４４に生じる様に線４１のデータと線４３の
クロック・パルスとを組合わせるアンド回路４２の動作
に対応している。ブロック６２において、クロツク・ビ
ットとデータ・ビットが分離され、ブロック６３におい
てタイミング要素が除去され、ブロック６４においてデ
ータが復号される。これは符号器４５及び並直列変換レ
ジスタ１７の動作に対応している。復号されたデータは
ブロック６５において並列化されてＣＰＵＩＩへ転送さ
れる。

これは並直列変換レジスター７及び１／０バッファ１６
の動作に対応している。ＣＰＵＩ１は制御装置１０から
の復号されたデータを符号化し、データ・ビットとクロ
ツク・ビットとを組合わせる（ブロック６６及び６７）
。ＣＰＵＩＩのこの動作は、第１図の符号器２２及びア
ンド回路２４をシミュレートする様なプログラム制御に
よって具体化可能である。ブロック６８において、ＣＰ
ＵＩＩは符号化したデータと最初制御装置１０１こ与え
た元の符号化データ（ブロック６９）とを比較する。比
較一致が認められるならば、制御装置１０の復号動作の
ためのハードウェアが正常であることが分かる。一方、
比較一致が認められなければ、それは復号動作のための
ハードウェアに故障があることを示す。以上、特定の実
施例について詳しく説明したが、本発明はこれに限定さ
れることなく種々の態様で実施可能である。

【図面の簡単な説明】

第１図は逐次磁気記憶装置に関連してＣＰＵの制御の下
に動作する制御装置の構成を概略的に示す図、第２図は
書出し動作に関する制御装置の診断のための動作シーケ
ンスを示す図、第３図は議取り動作に関する制御装置の
診断のための動作シーケンスを示す流れ図、第４図は診
断モード‘こおいて生じる種々の信号の関係を示すタイ
ミング図、第５図は符号器の具体的な構成例を示す図で
ある。 １０・…・・制御装置、１１・・・・・・ＣＰＵ、１２
・・・・・・逐次磁気記憶装置、１６・・・・・・１／
０バッファ、１７及び３０・・・・・・並直列変換レジ
スタ、１９・・…・クロック発生器、２２……符号器、
４５・・・・・・復号器。 ＦＩＧ．１ ＦＩＧ．４ ＦＩＧ．２ ＦＩＧ．５ ＦＩＧ．３

Claims (1)

【特許請求の範囲】
1. １ 中央処理装置及び入出力装置との間に接続されてお
   り、且つ上記中央処理装置から与えられる第１のフオー
   マツトのデータを上記入出力装置で用いられる第２のフ
   オーマツトのデータに変換して上記入出力装置に与える
   第１の変換手段及び上記入出力装置から与えられる第２
   のフオーマツトのデータを上記中央処理装置で用いられ
   る第１のフオーマツトのデータに変換して上記中央処理
   装置に与える第２の変換手段を有する入出力制御装置に
   関連して、上記入出力装置とは無関係に該入出力制御装
   置の診断を行なうためのシステムであつて、 上記中央
   処理装置に設けられていて、上記入出力装置から装置か
   ら生じるデータと同等の疑似入力データを生じるために
   用いられる原始データを上記入出力制御装置に供給する
   手段と、 上記入出力制御装置に設けられていて、上記
   中央処理装置内の手段から供給される上記原始データに
   基づいて、上記第１の変換手段とは無関係に上記疑似入
   力データを生じて上記第２の変換手段に与える手段と、
   上記中央処理装置に設けられていて、上記疑似入力デ
   ータに応じて上記第２の変換手段から生じる変換データ
   を受取り、それを上記原始データに関連して調べること
   により、上記第２の変換手段の動作の良否を判定する手
   段と を有することを特徴とする診断システム。