JPS6050334B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6050334B2 JPS6050334B2 JP53147448A JP14744878A JPS6050334B2 JP S6050334 B2 JPS6050334 B2 JP S6050334B2 JP 53147448 A JP53147448 A JP 53147448A JP 14744878 A JP14744878 A JP 14744878A JP S6050334 B2 JPS6050334 B2 JP S6050334B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- opening
- barrier metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置特にフィルムキャリヤ実装方式に
よる半導体装置の電極構造に関する。
よる半導体装置の電極構造に関する。
フィルムキャリヤ実装方式半導体装置は、金属突起電極
を有しこの電極をフィルム上に配線されているリード線
に直接的に溶着して電気的、機械的に連結するようにし
た半導体装置である。従来の金属突起電極を形成するま
での工程を第１図を参照して説明する。第１図に示すよ
うに半導体素子の電極取出用拡散領域２か形成されてい
る半導体基板１の表面に半導体素子とのコンタクトをと
る部分を除いて酸化層３を形成し、しかる後にＡｌ配線
４を形成した後、金属突起電極５の形成部を除いてＡｌ
配線４上にＣＶＤ（気相成長）酸化膜６を形成し、次に
Ｃｒ層とＣｕ層よりなるバリアメタル７を順次蒸着し、
Ｃｒ）Ｃｕを電極とし、フォトレジストをマスクとして
Ａｕよりなる金属突起電極５をメッキにて形成した後、
ホトレジストをマスクとしてＣｒＮＣｕ（バリアメタル
）層７を選択的にエッチングする。このようにして第１
図の半導体装置が形成される。第２図は半導体素子の電
極取出用拡散領域２および金属突起電極５の部分すなわ
ち第１図の平面概略パターンである。
を有しこの電極をフィルム上に配線されているリード線
に直接的に溶着して電気的、機械的に連結するようにし
た半導体装置である。従来の金属突起電極を形成するま
での工程を第１図を参照して説明する。第１図に示すよ
うに半導体素子の電極取出用拡散領域２か形成されてい
る半導体基板１の表面に半導体素子とのコンタクトをと
る部分を除いて酸化層３を形成し、しかる後にＡｌ配線
４を形成した後、金属突起電極５の形成部を除いてＡｌ
配線４上にＣＶＤ（気相成長）酸化膜６を形成し、次に
Ｃｒ層とＣｕ層よりなるバリアメタル７を順次蒸着し、
Ｃｒ）Ｃｕを電極とし、フォトレジストをマスクとして
Ａｕよりなる金属突起電極５をメッキにて形成した後、
ホトレジストをマスクとしてＣｒＮＣｕ（バリアメタル
）層７を選択的にエッチングする。このようにして第１
図の半導体装置が形成される。第２図は半導体素子の電
極取出用拡散領域２および金属突起電極５の部分すなわ
ち第１図の平面概略パターンである。
半導体素子の拡散領域２と酸化層３の開口部１３でＡｌ
配線パターン４とオーミックコンタクトがとられていて
、Ａｌ配線パターン４はＣＶＤ酸化膜６の開口部１６で
Ｃｒ）Ｃｕのバリアメタル のパターンと接続されてい
る。その上にＡｕよりなる金属突起電極５が形成されて
いる。ところで本発明者らはこの構造を検討したところ
、Ａｌ配線パターン４上のＣＶＤ酸化膜６にはピンホー
ルやクラックが発生しやすく、Ａｌ配線パターン４と上
にＣＶＤの酸化膜６にクラック１９ノがあると、ＣｒＮ
Ｃｕ（バリアメタル）層７を選択的にエッチングする際
、このときの比較的腐蝕性の強いエッチング液（例えば
フェリシアン化カリ：水酸化ナトリウム■３：１）がＣ
ＶＤの酸化層６のクラック１９から浸入して両性金属の
Ａｌ５を腐食して最悪の場合２０で示すようにＡｌ配線
パターン４が断線して不良となることが判明した。
配線パターン４とオーミックコンタクトがとられていて
、Ａｌ配線パターン４はＣＶＤ酸化膜６の開口部１６で
Ｃｒ）Ｃｕのバリアメタル のパターンと接続されてい
る。その上にＡｕよりなる金属突起電極５が形成されて
いる。ところで本発明者らはこの構造を検討したところ
、Ａｌ配線パターン４上のＣＶＤ酸化膜６にはピンホー
ルやクラックが発生しやすく、Ａｌ配線パターン４と上
にＣＶＤの酸化膜６にクラック１９ノがあると、ＣｒＮ
Ｃｕ（バリアメタル）層７を選択的にエッチングする際
、このときの比較的腐蝕性の強いエッチング液（例えば
フェリシアン化カリ：水酸化ナトリウム■３：１）がＣ
ＶＤの酸化層６のクラック１９から浸入して両性金属の
Ａｌ５を腐食して最悪の場合２０で示すようにＡｌ配線
パターン４が断線して不良となることが判明した。
したがつて第１、２図の構造においてはこのＮの腐食に
より歩留りの低下が問題となつていた。そこで、本発明
は前述のＣｒ，．Ｃｕ（バリアメタル）層を選択的にエ
ッチングする際にバリアメタル層のパターンをこぼ配線
パターンであるＡＩ配線パターン４を覆つて残存するよ
うにすることによつて、ＣＣＶＤの酸化膜６のクラック
１９からエッチング液が浸入することを防止し、前述の
様なＮ配線パターン４の断線による不良を防止したもの
である。
より歩留りの低下が問題となつていた。そこで、本発明
は前述のＣｒ，．Ｃｕ（バリアメタル）層を選択的にエ
ッチングする際にバリアメタル層のパターンをこぼ配線
パターンであるＡＩ配線パターン４を覆つて残存するよ
うにすることによつて、ＣＣＶＤの酸化膜６のクラック
１９からエッチング液が浸入することを防止し、前述の
様なＮ配線パターン４の断線による不良を防止したもの
である。
本発明の一実施例にかかる半導体装置の製造工程の構造
断面図を第３図ａ−ｄに示し、第４図にはその平面図を
示す。
断面図を第３図ａ−ｄに示し、第４図にはその平面図を
示す。
第３，４図において第１，２図と同一のものには同一符
号を付す。第３図に示すように、ｎ形またはｐ形のＳｉ
半導体基板１の主表面に半導体素子用拡散領域２が形成
されていて、第１の絶縁層（例えばＳｊＯ２層）３を高
温酸化（１１００℃４紛酸素雰囲気中）て形成し、半導
体素子の電極取出し用の開口部１３を形成後、半導体基
板１の主表面の全体に電子ビーム蒸着又は抵抗加熱蒸着
法でＡｌ層を０．８μｍ形成する。
号を付す。第３図に示すように、ｎ形またはｐ形のＳｉ
半導体基板１の主表面に半導体素子用拡散領域２が形成
されていて、第１の絶縁層（例えばＳｊＯ２層）３を高
温酸化（１１００℃４紛酸素雰囲気中）て形成し、半導
体素子の電極取出し用の開口部１３を形成後、半導体基
板１の主表面の全体に電子ビーム蒸着又は抵抗加熱蒸着
法でＡｌ層を０．８μｍ形成する。
そして、前記電極取出し用の開口部１３て拡散領域２と
接続され、第１の酸化層３上に延びるＮの配線パターン
４を領域２から第１の絶縁層３上にわたつて形成する。
次に５００℃、窒素雰囲気中で３吟シンターして拡散層
２とＮ配線との，オーミックコンタクトを形成した後、
基板温度４５０゜ＣでＳｌＨ４を０２で熱分解して形成
される第２の絶縁層（ＣＶＤＳｉＯ２）６を前記半導体
基板上に０．９μｍ堆積する。次に後に形成するＣｒ−
Ｃｕ（バリアメタル）層とＡ１配線とのコンタクトをと
るたｊめにＡ１配線上のＣＶＤＳｊＯ２層６に開口部１
６を形成する。次に電子ビーム蒸着法又は抵抗加熱蒸着
法で全面にＣｒ層を１０００Ａ１次にＣｕ層を５０００
Ａ蒸着してバリアメタル層７″を形成し、このＣｒ−Ｃ
ｕ（バリアメタル）層７はメッキ電極として利用す３る
ＡＯそしてＣＶＤＳｉＯ２層６の開口部１６が中に入る
ような開口部を有するホトレジストパターン８を形成後
、バリアメタル層７″を電極としてこのホトレジストパ
ターン８をマスクにＡｕメッキを行４い金属突起電極５
を形成するＢＯ次に前記ホトレジストパターン８を除去
しＮ配線パターン４を含みそのパターン４と同一の形状
をもつか、そのパターン４よりも大きいホトレジストの
パターン９で金属突起電極５及びＣｒ−Ｃｕ（バリアメ
タル）層７″をマスクＣ，．Ｃｕ層を塩化第１鉄、Ｃｒ
層をフェリシアン化カリウムと水酸化ナトリウムの混合
液で選択液にエッチングするＤＯこうして第３図ｄに示
す電極構造を得ることが出来る。
接続され、第１の酸化層３上に延びるＮの配線パターン
４を領域２から第１の絶縁層３上にわたつて形成する。
次に５００℃、窒素雰囲気中で３吟シンターして拡散層
２とＮ配線との，オーミックコンタクトを形成した後、
基板温度４５０゜ＣでＳｌＨ４を０２で熱分解して形成
される第２の絶縁層（ＣＶＤＳｉＯ２）６を前記半導体
基板上に０．９μｍ堆積する。次に後に形成するＣｒ−
Ｃｕ（バリアメタル）層とＡ１配線とのコンタクトをと
るたｊめにＡ１配線上のＣＶＤＳｊＯ２層６に開口部１
６を形成する。次に電子ビーム蒸着法又は抵抗加熱蒸着
法で全面にＣｒ層を１０００Ａ１次にＣｕ層を５０００
Ａ蒸着してバリアメタル層７″を形成し、このＣｒ−Ｃ
ｕ（バリアメタル）層７はメッキ電極として利用す３る
ＡＯそしてＣＶＤＳｉＯ２層６の開口部１６が中に入る
ような開口部を有するホトレジストパターン８を形成後
、バリアメタル層７″を電極としてこのホトレジストパ
ターン８をマスクにＡｕメッキを行４い金属突起電極５
を形成するＢＯ次に前記ホトレジストパターン８を除去
しＮ配線パターン４を含みそのパターン４と同一の形状
をもつか、そのパターン４よりも大きいホトレジストの
パターン９で金属突起電極５及びＣｒ−Ｃｕ（バリアメ
タル）層７″をマスクＣ，．Ｃｕ層を塩化第１鉄、Ｃｒ
層をフェリシアン化カリウムと水酸化ナトリウムの混合
液で選択液にエッチングするＤＯこうして第３図ｄに示
す電極構造を得ることが出来る。
ノ 本発明の構造によれば、バリアメタル層７″は、ほ
ぼ完全にＡ１配線パターン４とを覆つているため、Ａ１
酸線４上のＣＶＤＳｉＯ２層６のクラックがあつても、
水酸化ナトリウムなどのエッチング液が浸入してＮ配線
４を断線するということは発生しない。さらに第３図ｄ
ではＣＶＤＳｉＯ２層６のクラックを通してＡ１配線４
とバリアメタル層７″が接続しても電極金属の直列抵抗
が低くなるだけで回路上何らの支障もきたさない。また
本発明においてはＣｒ．．Ｃｕ層をバリアメタルとして
用いるがその他にＮｉ．．Ｔｉ．．Ｐｔ．．Ａｕやそれ
らを組み合わせたバリアメタル層でも同一の効果を得る
ことが出来ることはいうまでもない。以上の如く本発明
によれば、バリアメタル層をエッチングする液によつて
はＡ１等の配線のエッチングはされないので、配線の断
線による歩留りを著しく向上することが出来、金属突起
電極を有する半導体装置の製造にすぐれた効果を発揮す
るものである。
ぼ完全にＡ１配線パターン４とを覆つているため、Ａ１
酸線４上のＣＶＤＳｉＯ２層６のクラックがあつても、
水酸化ナトリウムなどのエッチング液が浸入してＮ配線
４を断線するということは発生しない。さらに第３図ｄ
ではＣＶＤＳｉＯ２層６のクラックを通してＡ１配線４
とバリアメタル層７″が接続しても電極金属の直列抵抗
が低くなるだけで回路上何らの支障もきたさない。また
本発明においてはＣｒ．．Ｃｕ層をバリアメタルとして
用いるがその他にＮｉ．．Ｔｉ．．Ｐｔ．．Ａｕやそれ
らを組み合わせたバリアメタル層でも同一の効果を得る
ことが出来ることはいうまでもない。以上の如く本発明
によれば、バリアメタル層をエッチングする液によつて
はＡ１等の配線のエッチングはされないので、配線の断
線による歩留りを著しく向上することが出来、金属突起
電極を有する半導体装置の製造にすぐれた効果を発揮す
るものである。
第１図は従来の金属突起電極を有する半導体装置の断面
図、第２図はその要部平面概略パターン図、第３図ａ−
ｄは本発明の一ー実施例の半導体装置の製造工程断面図
、第４図は該実施例の平面図である。 １・・・・・・半導体基板、２・・・・・・拡散領域、
４・・・Ｎ配線パターン、３・・・・・・第１の絶縁層
、１３・・・・・・開口部、５・・・・・・金属突起電
極、６・・・・・・第２の絶縁層、１６・・・・・・開
口部、７″・・・・・・バリアメタル層。
図、第２図はその要部平面概略パターン図、第３図ａ−
ｄは本発明の一ー実施例の半導体装置の製造工程断面図
、第４図は該実施例の平面図である。 １・・・・・・半導体基板、２・・・・・・拡散領域、
４・・・Ｎ配線パターン、３・・・・・・第１の絶縁層
、１３・・・・・・開口部、５・・・・・・金属突起電
極、６・・・・・・第２の絶縁層、１６・・・・・・開
口部、７″・・・・・・バリアメタル層。
Claims (1)
- １ 半導体基板に選択的に形成された電極引出用不純物
領域と、上記基板表面に形成され、上記不純物領域上に
第１の開口部を有する第１の絶縁層と、上記第１の絶縁
層ならびに第１の開口部上に形成され、上記第１の開口
部にて上記不純物領域と接した第１の電極配線と、上記
第１の絶縁膜ならびに第１の電極配線上に形成され、上
記第１の電極配線上に第２の開口部を有する第２の絶縁
層と、上記第１の電極配線のパターンをほぼ覆つて被着
形成されたバリアメタル層と、上記第２の開口部のバリ
アメタル層上に形成された金属突起電極とを備えたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53147448A JPS6050334B2 (ja) | 1978-11-28 | 1978-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53147448A JPS6050334B2 (ja) | 1978-11-28 | 1978-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5574159A JPS5574159A (en) | 1980-06-04 |
| JPS6050334B2 true JPS6050334B2 (ja) | 1985-11-08 |
Family
ID=15430570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53147448A Expired JPS6050334B2 (ja) | 1978-11-28 | 1978-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050334B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5868949A (ja) * | 1981-10-20 | 1983-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3678239B2 (ja) | 2003-06-30 | 2005-08-03 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
1978
- 1978-11-28 JP JP53147448A patent/JPS6050334B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5574159A (en) | 1980-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845050A (en) | Method of making mo/tiw or w/tiw ohmic contacts to silicon | |
| JPS6190445A (ja) | 半導体装置 | |
| JPS6364057B2 (ja) | ||
| JPS6050334B2 (ja) | 半導体装置 | |
| US4871617A (en) | Ohmic contacts and interconnects to silicon and method of making same | |
| JPH0864801A (ja) | 炭化けい素半導体素子およびその製造方法 | |
| JP4824896B2 (ja) | 半導体デバイスに電気接続を形成する方法 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH02177346A (ja) | アルミナ絶縁膜 | |
| JPS58102556A (ja) | 半導体装置 | |
| JPS6125217B2 (ja) | ||
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS59229866A (ja) | 半導体装置 | |
| JPS6133257B2 (ja) | ||
| JPS61193468A (ja) | 半導体装置の製造方法 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01231318A (ja) | 半導体装置の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPS62155539A (ja) | 半導体装置 |