JPS6050836A - 交流スイツチ回路 - Google Patents
交流スイツチ回路Info
- Publication number
- JPS6050836A JPS6050836A JP15939583A JP15939583A JPS6050836A JP S6050836 A JPS6050836 A JP S6050836A JP 15939583 A JP15939583 A JP 15939583A JP 15939583 A JP15939583 A JP 15939583A JP S6050836 A JPS6050836 A JP S6050836A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- circuit
- output
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims description 7
- 239000000047 product Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、交流電源の位相を検知し、予め設定された位
相でリレースイッチを動作させる交流スイッチ回路に関
する。
相でリレースイッチを動作させる交流スイッチ回路に関
する。
背景技術
従来は、使用リレーを特に高速リレーでなくても良かっ
た。しかし、この場合2つのリレーを順次動作させる制
御システムからして、2つのリレーコイル電流が同時に
流れる時が出て来る。その為、使用電源としては、2つ
のリレーコイル電流が流れても十分な容量を有するもの
が必要であった。
た。しかし、この場合2つのリレーを順次動作させる制
御システムからして、2つのリレーコイル電流が同時に
流れる時が出て来る。その為、使用電源としては、2つ
のリレーコイル電流が流れても十分な容量を有するもの
が必要であった。
また、リレー制御回路では、リレー動作時間と負荷電源
周波数とリレー投入速度可能な範囲を考慮して、タイミ
ング設定を行なわなければならず、回路が複雑になって
いた。つまり、従来例の場合、ゼロクロス検知を行なっ
てから、リレーが規定の範囲で投入遮断する様、リレー
駆動信号を、ゼロクロス点からズラして発生させる必要
があった。
周波数とリレー投入速度可能な範囲を考慮して、タイミ
ング設定を行なわなければならず、回路が複雑になって
いた。つまり、従来例の場合、ゼロクロス検知を行なっ
てから、リレーが規定の範囲で投入遮断する様、リレー
駆動信号を、ゼロクロス点からズラして発生させる必要
があった。
目 的
本発明の1]的11:、前述の技術的課題を解決し、交
流電源の半周期以下の動作時間を有する高速のリレーを
使用することにより、回路構成を簡単にする交流スイッ
チ回路を提供することである。
流電源の半周期以下の動作時間を有する高速のリレーを
使用することにより、回路構成を簡単にする交流スイッ
チ回路を提供することである。
実施例
第1図は、本発明の一実施例の電気回路図であり、第1
a図kLさらに詳細々電気回路図である。
a図kLさらに詳細々電気回路図である。
第2図のタイミングチャートを参照して、第1図の電気
+1al路の動作を説明する。定電圧回路29は、電源
電圧vCCにより一定の電圧VDDを作成し、各回路に
その電圧V I) Dを与える。シュミット回路30お
よびディレィ回路32は、電源電圧■CCがオンすると
きのみ動作し、定常状態ではともにそれらの出力は、ハ
イレベルである。インタフェイス回路37に第2図(1
)に示す入力信号Siが与えられると、NANDゲート
38からは同様な信号Aが送出する。ディレィ回路39
は、コンデンサの充放電を利用して第2図(3)に示す
ように信号Aより時間t2だけ遅らせて信号Bを送出す
る。
+1al路の動作を説明する。定電圧回路29は、電源
電圧vCCにより一定の電圧VDDを作成し、各回路に
その電圧V I) Dを与える。シュミット回路30お
よびディレィ回路32は、電源電圧■CCがオンすると
きのみ動作し、定常状態ではともにそれらの出力は、ハ
イレベルである。インタフェイス回路37に第2図(1
)に示す入力信号Siが与えられると、NANDゲート
38からは同様な信号Aが送出する。ディレィ回路39
は、コンデンサの充放電を利用して第2図(3)に示す
ように信号Aより時間t2だけ遅らせて信号Bを送出す
る。
このディレィ回路39は、入力信号Stのようなチャタ
−を有する信号が与えられた場合でも誤動作しないよう
に設けられており、時間t2以内のチャタ−を有する入
力信号に対してはチャタ−を除去した信号にして送出す
る。ディレィ回路39からの信号Bは、NOTORゲー
ト45してANDゲート41の一方の入力端に与えられ
る。ANDゲート41の他方の入力端には、ANDゲー
ト36の出力端が接続される。ANDゲート36は、シ
ュミット回路30の出力とディレィ回路32の出力との
AND動作を行ない、ANDゲート41の他方の入力端
に出力信号を与える。ANDゲート41からは、第2図
(4)の信号Cが送出される。
−を有する信号が与えられた場合でも誤動作しないよう
に設けられており、時間t2以内のチャタ−を有する入
力信号に対してはチャタ−を除去した信号にして送出す
る。ディレィ回路39からの信号Bは、NOTORゲー
ト45してANDゲート41の一方の入力端に与えられ
る。ANDゲート41の他方の入力端には、ANDゲー
ト36の出力端が接続される。ANDゲート36は、シ
ュミット回路30の出力とディレィ回路32の出力との
AND動作を行ない、ANDゲート41の他方の入力端
に出力信号を与える。ANDゲート41からは、第2図
(4)の信号Cが送出される。
ディレィ回路42は、負荷1が交流電源EOに接続され
ている状態であるかないかを判断するだめの時間t3を
設定している。ディレィ回路42からは、第2図(5)
の信号りが送出する。つまり、ディレィ回路42は、時
間t3の間にゼロクロス検知回路9からの出力である第
2図(11)に示す信号Iがあるかないかを検知するこ
とによって、現在負荷が接続されている状態か否かを判
断している。
ている状態であるかないかを判断するだめの時間t3を
設定している。ディレィ回路42からは、第2図(5)
の信号りが送出する。つまり、ディレィ回路42は、時
間t3の間にゼロクロス検知回路9からの出力である第
2図(11)に示す信号Iがあるかないかを検知するこ
とによって、現在負荷が接続されている状態か否かを判
断している。
このディレィ回路42の出力は、ディレィ回路43に与
えられると共に、偶数個のNOTORゲート45X−O
Rゲート45とから構成される信号の立上がりと立下が
りとでクロックパルスを発生させる回路へ与えられる。
えられると共に、偶数個のNOTORゲート45X−O
Rゲート45とから構成される信号の立上がりと立下が
りとでクロックパルスを発生させる回路へ与えられる。
EX−ORゲート45の出力は、第2図(8)に示すパ
ルス信号Gになるこのパルス信号Gけ、ディレィ回路4
2の出力と、ゼロクロス検知回路9の出力とから得られ
るゼロクロス検知パルス信号との整合により、無負荷で
あると判1析されたときに、ANDゲート18およびN
ORゲート19を介してワンショット回路21を動作さ
せる。
ルス信号Gになるこのパルス信号Gけ、ディレィ回路4
2の出力と、ゼロクロス検知回路9の出力とから得られ
るゼロクロス検知パルス信号との整合により、無負荷で
あると判1析されたときに、ANDゲート18およびN
ORゲート19を介してワンショット回路21を動作さ
せる。
ディレィ回路43からの信号Eは、無負荷時のパルス信
号Gによりワンショット回路21が動作したときにも、
リレースイッチal、a2が動作するようにディレィ時
間t4の間のみワンショット回路21.22の出力をリ
レードライバー回路63.64に印加させるようにして
いる。ディレィ回路42.43の出力との排他的論理和
により、EX−ORゲート46からは時間幅t3+t4
を有する第2図(7)の信号Fを送出する。この信号F
と、ゼロクロス検知回路9からの第2図(11)の信号
■とが奇数段のNOTゲート11とA N I)ゲート
13とから成る信号の立上がりでパルス信号を発生させ
る回路の出力の第2図u3の信号Jと、第2図(4)の
信号Cの反転信号と、ワンショット回路22の出力の反
転信号との論理積により、ワンショット回路21を動作
させる第2図(19の信号Mを得る。この信号Mは、A
NDゲート15から送出し、負荷電流iLの立上がり時
のゼロ点で同期した信号である。ワンショット回路21
.22の各入力端は、負方向のパルス信号で動作する回
路構成となっているため、NORゲート19.20の各
出力端に接続される。
号Gによりワンショット回路21が動作したときにも、
リレースイッチal、a2が動作するようにディレィ時
間t4の間のみワンショット回路21.22の出力をリ
レードライバー回路63.64に印加させるようにして
いる。ディレィ回路42.43の出力との排他的論理和
により、EX−ORゲート46からは時間幅t3+t4
を有する第2図(7)の信号Fを送出する。この信号F
と、ゼロクロス検知回路9からの第2図(11)の信号
■とが奇数段のNOTゲート11とA N I)ゲート
13とから成る信号の立上がりでパルス信号を発生させ
る回路の出力の第2図u3の信号Jと、第2図(4)の
信号Cの反転信号と、ワンショット回路22の出力の反
転信号との論理積により、ワンショット回路21を動作
させる第2図(19の信号Mを得る。この信号Mは、A
NDゲート15から送出し、負荷電流iLの立上がり時
のゼロ点で同期した信号である。ワンショット回路21
.22の各入力端は、負方向のパルス信号で動作する回
路構成となっているため、NORゲート19.20の各
出力端に接続される。
ワンショット回路21は、リレー動作時間以−ヒでかつ
交流電源EOの半周期より長い時間幅を有する第2固止
の信号Qを発生させろうゼロクロス検知回路9の信号I
がノイズカット回路10を介して奇数段のNOTゲート
11とNORゲート12とから成る信号の立下りでパル
ス信号を発生させる回路に与えられ、NORゲート12
の出力の第2図(131の信号にとEX−ORゲート4
6の出力の信号FとANDゲート41の出力の信号Cの
反転信号とワンショット回路22の出力の信号Qとの論
理積により、ワンショット回路22を動作させる信号N
をANI)ゲート16から得る。ANDゲート16から
の信号Nけ、NORゲート20を介してワンショット回
路22に与えられる。この信号Nけ、負荷電流の立下が
り時のゼロ点と同期した信号である。ワンショット回路
22は、リレー動作時111以上のパルス幅を有する第
2図(喝の信号Rを発生させる。
交流電源EOの半周期より長い時間幅を有する第2固止
の信号Qを発生させろうゼロクロス検知回路9の信号I
がノイズカット回路10を介して奇数段のNOTゲート
11とNORゲート12とから成る信号の立下りでパル
ス信号を発生させる回路に与えられ、NORゲート12
の出力の第2図(131の信号にとEX−ORゲート4
6の出力の信号FとANDゲート41の出力の信号Cの
反転信号とワンショット回路22の出力の信号Qとの論
理積により、ワンショット回路22を動作させる信号N
をANI)ゲート16から得る。ANDゲート16から
の信号Nけ、NORゲート20を介してワンショット回
路22に与えられる。この信号Nけ、負荷電流の立下が
り時のゼロ点と同期した信号である。ワンショット回路
22は、リレー動作時111以上のパルス幅を有する第
2図(喝の信号Rを発生させる。
A N I)ゲート14〜17は、ANDゲート41の
信号C(1)NOTORゲート46転された信号がある
か否かによって、リレーをオフさせるか否かを判断し、
かつワンショット回路220反伝信号かそれともワンシ
ョット回路21の出力信号かにより、ワンショット回路
21に与える信号かワンショット回路22に辱える信号
かを判断している。
信号C(1)NOTORゲート46転された信号がある
か否かによって、リレーをオフさせるか否かを判断し、
かつワンショット回路220反伝信号かそれともワンシ
ョット回路21の出力信号かにより、ワンショット回路
21に与える信号かワンショット回路22に辱える信号
かを判断している。
これらのAN’l)ゲート14〜17により、電力付勢
時にはリレースイッチa1をダイオード2の遮断時に続
いて、リレースイッチa2をダイオード2の導通時にオ
ンさせ、電力消勢時にはリレースイッチa2をダイオー
ド2の導通時に続いて、リレースイッチa1をダイオー
ド2の遮断時にオフさせるように順番付けがなされる。
時にはリレースイッチa1をダイオード2の遮断時に続
いて、リレースイッチa2をダイオード2の導通時にオ
ンさせ、電力消勢時にはリレースイッチa2をダイオー
ド2の導通時に続いて、リレースイッチa1をダイオー
ド2の遮断時にオフさせるように順番付けがなされる。
ワンショット回路21の出力は、ワンショット回路22
の出力の反転信号を取ることにより、交流電源EOの半
周期分に相当する第2図(22)の信号Uとなる。この
信号Uは、ANDNOゲート1〜53えられる。
の出力の反転信号を取ることにより、交流電源EOの半
周期分に相当する第2図(22)の信号Uとなる。この
信号Uは、ANDNOゲート1〜53えられる。
ANDゲート51ば、ANDゲート49の出力と信号U
との論理積の出力をORゲート56を介してANDゲー
ト59に与える。ANDゲート59は、ORゲート56
の出力とEX−ORゲート46の出力とインタフェイス
回路37の出力との論理積によゆ、第2図+241の信
号A3をリレードライバ回路63に与える。リレードラ
イバ回路63は、この信号A3が与えられている間、リ
レーコイルにリレーがリセットする方向に1rc流を流
し、リレースイッチa2はダイオード2の導通時にオフ
する。
との論理積の出力をORゲート56を介してANDゲー
ト59に与える。ANDゲート59は、ORゲート56
の出力とEX−ORゲート46の出力とインタフェイス
回路37の出力との論理積によゆ、第2図+241の信
号A3をリレードライバ回路63に与える。リレードラ
イバ回路63は、この信号A3が与えられている間、リ
レーコイルにリレーがリセットする方向に1rc流を流
し、リレースイッチa2はダイオード2の導通時にオフ
する。
続いてワンショット回路22の信号Rは、ANDゲート
54およびANDゲート55に与えられる。ANDゲー
ト54は、ANDゲート49の出力と信号Rとの論理積
により、出力信号をANDゲー)61に与える。AND
ゲート49は、信号Cの反転信号とシュミット回路30
のノ)イレペルの出力との論理積をとる。ANDゲート
61は、ORゲート57を介するANDゲート54の出
力と、EX−ORゲート46の出力の信号Fと、インタ
フェイス37の出力との論理積をとり、第2図(261
の信号A5をリレードライバ回路64に与える。リレー
ドライバ回路22は、信号A5が与えられている間、リ
レーコイルにリレーがリセットするような向きの電流を
流し、リレースイッチa1はダイオード2の遮断時にオ
フされる。
54およびANDゲート55に与えられる。ANDゲー
ト54は、ANDゲート49の出力と信号Rとの論理積
により、出力信号をANDゲー)61に与える。AND
ゲート49は、信号Cの反転信号とシュミット回路30
のノ)イレペルの出力との論理積をとる。ANDゲート
61は、ORゲート57を介するANDゲート54の出
力と、EX−ORゲート46の出力の信号Fと、インタ
フェイス37の出力との論理積をとり、第2図(261
の信号A5をリレードライバ回路64に与える。リレー
ドライバ回路22は、信号A5が与えられている間、リ
レーコイルにリレーがリセットするような向きの電流を
流し、リレースイッチa1はダイオード2の遮断時にオ
フされる。
以上のようにして、リレースイッチal、a2は無アー
クで電力消勢する。リレードライバ回路63への入力信
号は、リレードライバ回路64へ)入力信号と々るワン
ショット回路22の出力の反転信号とワンショット回路
21の出力とのAND条件により、リレードライバ回路
“63とリレードライバ回路64とに同時に入力信号が
入ることはない。とのためリレースイッチa1を駆動さ
せるコイル電流とリレースイッチa2を駆動させるコイ
ル電流とが、同時に流れることもない。
クで電力消勢する。リレードライバ回路63への入力信
号は、リレードライバ回路64へ)入力信号と々るワン
ショット回路22の出力の反転信号とワンショット回路
21の出力とのAND条件により、リレードライバ回路
“63とリレードライバ回路64とに同時に入力信号が
入ることはない。とのためリレースイッチa1を駆動さ
せるコイル電流とリレースイッチa2を駆動させるコイ
ル電流とが、同時に流れることもない。
次に電力付勢時の動作を説明するつ′インタフェイス回
路37に与えられる入力信゛号Siが71イレペルから
ローレベルになると、ディレィ回路39にはANDゲー
ト38を介してハイレベルからローレベルになる信号A
が与えられる。この信号Aは、ディレィ回路39で時間
t2だけ遅延された後、ハイレベルからローレベルとな
って、ティレイ回路39の出力の第2図(3)の信号B
となる。ディレィ回路42.43は、前述の電力消勢時
において説明したのと同様にして、パルス幅t3+t4
の信号Fを送出する。ANDゲート14は、EX−OR
ゲート46の信号FとNORゲート12の信号にとAN
Dゲートの信号Cとワンショット回路22の信号Rの反
転信号との論理積をとり、ワンショット回路21を動作
させる信号りを送出する。この信号しは、交流電源EO
の立下がり時のゼロ点と同期している。ANDゲート1
7は、A N f)ゲート41の信号CとANDゲート
13の信号Jとlfl X −ORゲートの信号Fとワ
ンショット回路21の信号Qとの論理積により、ワンシ
ョット回路22を動作させる信号0を送出する。この信
号0は、交流電源EOの立上がり時のゼロ点と同期して
いる。
路37に与えられる入力信゛号Siが71イレペルから
ローレベルになると、ディレィ回路39にはANDゲー
ト38を介してハイレベルからローレベルになる信号A
が与えられる。この信号Aは、ディレィ回路39で時間
t2だけ遅延された後、ハイレベルからローレベルとな
って、ティレイ回路39の出力の第2図(3)の信号B
となる。ディレィ回路42.43は、前述の電力消勢時
において説明したのと同様にして、パルス幅t3+t4
の信号Fを送出する。ANDゲート14は、EX−OR
ゲート46の信号FとNORゲート12の信号にとAN
Dゲートの信号Cとワンショット回路22の信号Rの反
転信号との論理積をとり、ワンショット回路21を動作
させる信号りを送出する。この信号しは、交流電源EO
の立下がり時のゼロ点と同期している。ANDゲート1
7は、A N f)ゲート41の信号CとANDゲート
13の信号Jとlfl X −ORゲートの信号Fとワ
ンショット回路21の信号Qとの論理積により、ワンシ
ョット回路22を動作させる信号0を送出する。この信
号0は、交流電源EOの立上がり時のゼロ点と同期して
いる。
ワンショット回路21の出力は、ワンショット回路22
の出力の反転信号との論理積をANDゲー28で取ね、
さらにA N I)ゲート41の信号Cとシュミット回
路30の常時ハイレベルの信号との論理積を取ったAN
Dゲート48の出力と、Ex −o rtゲート46の
信号Fと、入力信号Stの反転信号との論理積をAND
ゲート60で取り、リレードライバ回路64に与えられ
る。リレードライブ回路64し1、ANDゲート60の
出力信号を受信している間、リレースイッチa1をセッ
トしようとする電流がリレーコイルに流れ、リレースイ
ッチa1をダイオード2の遮断状態のときオンさせる。
の出力の反転信号との論理積をANDゲー28で取ね、
さらにA N I)ゲート41の信号Cとシュミット回
路30の常時ハイレベルの信号との論理積を取ったAN
Dゲート48の出力と、Ex −o rtゲート46の
信号Fと、入力信号Stの反転信号との論理積をAND
ゲート60で取り、リレードライバ回路64に与えられ
る。リレードライブ回路64し1、ANDゲート60の
出力信号を受信している間、リレースイッチa1をセッ
トしようとする電流がリレーコイルに流れ、リレースイ
ッチa1をダイオード2の遮断状態のときオンさせる。
ワンショット回路22の出力は、ANDゲート41の信
号Cとシュミット回路3oの常時ハイレベルの信号との
論理積を取ったANDゲート48の出力と、さらにEX
−ORゲート46の信号Fと入力信号Stの反転信号と
の論理積をANDゲート58で取り、リレードライバ回
路63に与えられる。リレードライバ回路63は、AN
Dゲート58の出力信号を受信している間、リレースイ
ッチa2をセットするようにリレーコイルに電流を流し
、リレースイッチa2をダイオード2の導通状態の時オ
ンさせる。
号Cとシュミット回路3oの常時ハイレベルの信号との
論理積を取ったANDゲート48の出力と、さらにEX
−ORゲート46の信号Fと入力信号Stの反転信号と
の論理積をANDゲート58で取り、リレードライバ回
路63に与えられる。リレードライバ回路63は、AN
Dゲート58の出力信号を受信している間、リレースイ
ッチa2をセットするようにリレーコイルに電流を流し
、リレースイッチa2をダイオード2の導通状態の時オ
ンさせる。
以上のようにして、リレースイッチal 、 a2を動
作させることにより、無アークで負荷1の電力付勢がで
きる。
作させることにより、無アークで負荷1の電力付勢がで
きる。
効果
以上のように本発明によれば、高速リレーを用いること
により、従来、複雑であった、タイミング制御を簡単に
し、回路構成が簡単になる。その為、IC化を図る場合
の外付は部品(コンデンサ)の数が大巾に減少するとと
もにコンデンサ接続用のビン数も減少する。
により、従来、複雑であった、タイミング制御を簡単に
し、回路構成が簡単になる。その為、IC化を図る場合
の外付は部品(コンデンサ)の数が大巾に減少するとと
もにコンデンサ接続用のビン数も減少する。
第1図it本発明の一実施例の電気回路図、第1a図は
第1図の詳細な電気回路図、第2図は第1図の回路の基
本動作を説明するだめのタイミングチャートである。 EO・・・交流電隙、1・・・負荷、2・・・ダイオー
ド、4・・・コア、5・・・1次巻線、6・・・2次巻
線、7・・・3次巻線、al・・・第1リレースイツチ
、a2・・・第2リレースイツチ 代理人 弁理士 西教圭一部 特開昭GO−50836(9) 手続補1EWF (万代) 昭和58年12月2111 特許庁長官殿 10.1へ 1、事件の表示 特願昭58 154) 395 2、発明の名称 交;庇スイッチ回路 3、補正をする者 事件との関係 出願入 名 称 (5t+3) 松下電工株式会ネ14、代理人 1f 所 ノ(阪市西区西本町1丁口13番:33;号
新興I)′r:ビル昭和58年11月290(発送ト
1) ″−〜−以]− 手 続 補 正 書 特許庁長官 殿 1、事件の表示 特願昭58−159395 2、発明の名称 交流スイッチ回路 3、補正をする者 事件との関係 出願人 住所 名 称 (583) 松下電工株式会社代表者 4、代理人 住 所 大阪市西区西本町1丁目13番38号新興産ビ
ル国際TET、EX 0525−5985 IMTAP
T J国際T;’AX GI&G11(06)538−
0247自発補正 (1) 6、補正の対象 明細書の発明の詳細な説明の欄および図面7、補正の内
容 (1)明細書第3頁第16行目においてl’−NAND
ゲート38」とあるを、r ANDゲート38」に訂正
する。 (2)明細書第5頁第18行目〜第19行目において「
ディレィ回路42.43の出力との」とあるを、「ディ
レィ回路43の出力とANDゲート41の出力との」に
訂正する。 (3)明細書第7頁第4行目において「ワンショット囲
路22」とあるを、「ワンショット回路21」に訂正す
る。 (4)明細書第8頁第8行目において「反転信号を取る
」とあるを、「反転信号とのANDを取る」に訂正する
。 (6)明細書第9頁第13行目において「リレードライ
バ回路22」とあるを、「リレードライバ回路64」に
訂正する。 (6)明細書第10頁第19行目において「ANDゲー
トの信号C」とあるを、1−ANDゲート41の信号C
」に訂正する。 (7)明細書第11頁第11行目〜第12行目において
「ゲート28」とあるを、「ゲート27」に訂正する。 (8)第1図、第1a図(+i 〜第1a図(4)を別
紙のとおりに訂正する。 以上 217一 特開昭60−50836(18)
第1図の詳細な電気回路図、第2図は第1図の回路の基
本動作を説明するだめのタイミングチャートである。 EO・・・交流電隙、1・・・負荷、2・・・ダイオー
ド、4・・・コア、5・・・1次巻線、6・・・2次巻
線、7・・・3次巻線、al・・・第1リレースイツチ
、a2・・・第2リレースイツチ 代理人 弁理士 西教圭一部 特開昭GO−50836(9) 手続補1EWF (万代) 昭和58年12月2111 特許庁長官殿 10.1へ 1、事件の表示 特願昭58 154) 395 2、発明の名称 交;庇スイッチ回路 3、補正をする者 事件との関係 出願入 名 称 (5t+3) 松下電工株式会ネ14、代理人 1f 所 ノ(阪市西区西本町1丁口13番:33;号
新興I)′r:ビル昭和58年11月290(発送ト
1) ″−〜−以]− 手 続 補 正 書 特許庁長官 殿 1、事件の表示 特願昭58−159395 2、発明の名称 交流スイッチ回路 3、補正をする者 事件との関係 出願人 住所 名 称 (583) 松下電工株式会社代表者 4、代理人 住 所 大阪市西区西本町1丁目13番38号新興産ビ
ル国際TET、EX 0525−5985 IMTAP
T J国際T;’AX GI&G11(06)538−
0247自発補正 (1) 6、補正の対象 明細書の発明の詳細な説明の欄および図面7、補正の内
容 (1)明細書第3頁第16行目においてl’−NAND
ゲート38」とあるを、r ANDゲート38」に訂正
する。 (2)明細書第5頁第18行目〜第19行目において「
ディレィ回路42.43の出力との」とあるを、「ディ
レィ回路43の出力とANDゲート41の出力との」に
訂正する。 (3)明細書第7頁第4行目において「ワンショット囲
路22」とあるを、「ワンショット回路21」に訂正す
る。 (4)明細書第8頁第8行目において「反転信号を取る
」とあるを、「反転信号とのANDを取る」に訂正する
。 (6)明細書第9頁第13行目において「リレードライ
バ回路22」とあるを、「リレードライバ回路64」に
訂正する。 (6)明細書第10頁第19行目において「ANDゲー
トの信号C」とあるを、1−ANDゲート41の信号C
」に訂正する。 (7)明細書第11頁第11行目〜第12行目において
「ゲート28」とあるを、「ゲート27」に訂正する。 (8)第1図、第1a図(+i 〜第1a図(4)を別
紙のとおりに訂正する。 以上 217一 特開昭60−50836(18)
Claims (1)
- 【特許請求の範囲】 交流電源と負荷とコアに巻回された1次巻線との直列回
路に、第1リレースイツチとダイオードとを含む直列回
路と、第2リレースイツチと、前記コアに巻回された2
次巻線とを含む直列回路とを並列に接続し、負荷の電力
付勢に先立って、前記コアに巻回された3次巻線からの
出力に基づいて、ダイオードの遮断時に第1リレースイ
ツチを導通し、その後、ダイオードの導通時に第2リレ
ースイツチを導通し、負荷の電力消勢時には、ダイオー
ドの導通時に第2リレースイツチを遮断し、次にダイオ
ードの遮断時に第1リレースイツチを速断する交流スイ
ッチ回路において、 前記第1リレースイツチおよび第2リレースイツチは交
流電源の半周期以下の動作時間を有することを特徴とす
る交流スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15939583A JPS6050836A (ja) | 1983-08-31 | 1983-08-31 | 交流スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15939583A JPS6050836A (ja) | 1983-08-31 | 1983-08-31 | 交流スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6050836A true JPS6050836A (ja) | 1985-03-20 |
Family
ID=15692841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15939583A Pending JPS6050836A (ja) | 1983-08-31 | 1983-08-31 | 交流スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050836A (ja) |
-
1983
- 1983-08-31 JP JP15939583A patent/JPS6050836A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100367641C (zh) | 电源装置 | |
| JPH04364359A (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| JPS6050836A (ja) | 交流スイツチ回路 | |
| JP2019503157A (ja) | ブラシレス直流モータの保護回路と制御装置 | |
| JPS6050835A (ja) | 交流スイツチ回路 | |
| JP5380937B2 (ja) | 電圧駆動型半導体素子の駆動回路 | |
| JP4570580B2 (ja) | 誘導加熱調理器 | |
| US3619759A (en) | Inverter device | |
| DE3686586D1 (de) | Induktionsmotorantrieb mit vorgeschaltetem kondensator. | |
| JPH10175070A5 (ja) | ||
| JPS6050834A (ja) | 交流スイツチ回路 | |
| JPS61160127A (ja) | ホット電子作用を回避するための不飽和プルアップトランジスタを備えた多相クロックバッファモジュール | |
| JP2663535B2 (ja) | アーク加工用電源装置 | |
| CN1106567A (zh) | 电磁开关的驱动电路 | |
| JPH0614418Y2 (ja) | 電圧切替装置 | |
| JP2569632Y2 (ja) | 同期信号発生回路 | |
| JP3756844B2 (ja) | スイッチング電源装置 | |
| KR970008822B1 (ko) | 모터 결선 자동전환기 | |
| TW202337123A (zh) | 電力轉換系統 | |
| JPS6227629B2 (ja) | ||
| JP2005340127A (ja) | 誘導加熱装置 | |
| JPS5812223A (ja) | スイツチ回路 | |
| JPS6311909Y2 (ja) | ||
| JPH0576184A (ja) | スイツチング電源制御回路 | |
| JPS6034783U (ja) | ア−ク加工用直流電源 |