JPS6050835A - 交流スイツチ回路 - Google Patents

交流スイツチ回路

Info

Publication number
JPS6050835A
JPS6050835A JP15939483A JP15939483A JPS6050835A JP S6050835 A JPS6050835 A JP S6050835A JP 15939483 A JP15939483 A JP 15939483A JP 15939483 A JP15939483 A JP 15939483A JP S6050835 A JPS6050835 A JP S6050835A
Authority
JP
Japan
Prior art keywords
signal
gate
circuit
output
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15939483A
Other languages
English (en)
Inventor
正人 小林
福園 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP15939483A priority Critical patent/JPS6050835A/ja
Publication of JPS6050835A publication Critical patent/JPS6050835A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Relay Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、交流電源の位相を検知し、予め設定された位
相でリレースイッチを動作させる交流スイッチ回路に関
する。
背景技術 従来からの交流スイッチ回路の時間設定部には、単安定
マルチを使用している為、ノイズに弱い。
リレードライバーへの入力は、ワンショット出方が選択
された後直接入カされていた為、ワンショットが誤動作
すると、リレーコイル電流が同一状態を維持する方向に
流れた。これにより、リレー消費電力がリレー安定状態
(SETorRESET)においても大となり、ラッチ
ングリレーを用いている特徴(リレー安定状態では消費
m力)が失なわれる。
目 的 本発明の目的は為上述の技術的課題を解決し、ノイズに
より影響の受けない回路を具備し、ノイズ耐量の向上を
図ることができる交流スイッチ回路を提供することであ
る。
実施例 第1図は本発明の一実施例の電気回路図であり、第1a
図はさらに詳細な電気回路図である。第2図のタイミン
グチャートを参照して、第1図の電気回路の動作を説明
する。定電圧回路29は、電源電圧Vcc により一定
の電圧VDD を作成し、各回路にその電圧VDD を
与える。シュミット回路30およびディレィ回路32は
、電源電圧Vccがオンするときのみ動作し、宇常状態
ではともにそれらの出力はハイ[・ベルである。インタ
フェイス回路37に第2ffl(1)に示す入力信号S
iが与えられると、NANrlゲート38からは同様な
信号Aが送出する。ディレィ回路39は、コンデンサの
充放電を利用して第2図(3)に示すように信号Aより
時間t2だけ遅らせて信号Bを送出する。このディレィ
回路39は、入力信号Siのようなチャタ−を有する信
号が与えられた場合でも誤動作しないように設けられて
おり、時間t2以内のチャタ−を有する入力信号に対し
てはチャタ−を除去した信号にして送出する。ディレィ
回路39か−らの信号Bは、NOTORゲート45して
ANDゲート41の一方の入力端に与えられる。AND
ゲート41の他方の入力端には、ANDゲート36の出
力端が接続される。ANDゲート36は、シュミット回
路30の出力とディレィ回路32の出力とのAND動作
を行ない、ANDゲー)41の他方の入力端に出力信号
を与える。ANDゲート41からは、第2[ff1(4
)の信号Cが送出される。
ディレィ回路42は、負荷1が交流電源EOに接続され
ている状態であるかないかを判断するための時間t3を
設定している。ディレィ回路42からは、第2図(5)
の信号りが送出する。つまりディレィ回路42は、時間
t3の間にゼロクロス検知回路9からの出力である第2
図0υに示す信号■があるかないかを検知することによ
って、現在負荷が接続されている状態か否かを判断して
いる。
このディレィ回路42の出力は、ディレィ回路43に与
えられると共に、偶数個のNOTORゲート45X−O
Rゲート45とから構成される信号の立上がりと立下が
りとでクロックパルスを発生させる回路へ与えられる。
EX−ORゲート45の出力は、第2図(8)に示すパ
ルス信号Gになる。
このパルス信号Gは、ディレィ回路42の出力と、ゼロ
クロス検知回路9の出力とから得られるゼロクロス検知
パルス信号との整合により、無負荷であると判断された
ときに、ANDゲート18およヒN ORゲート19を
介してワンショット回路21を動作させる。
ディレィ回路43からの信号Eは、無負荷時のパルス信
号Gによりワンショット回路21が動作したときにも、
リレースイッチal、a2が動作するようにディレィ時
間t4の間のみワンショット回路21.22の出力をリ
レードライバー回路63.64に印加させるようにして
いる。ディレィ回路42.43の出力との排他的論理和
により、EX−ORゲート46からは時間幅t 3+t
 4を有する第2図(7)の信号Fを送出する。この信
号Fと、ゼロクロス検知回路9からの第2図0υの信号
Iとが奇数段のNOTゲート11とANDゲート13と
から成る信号の立上がりでパルス信号を発生させる回路
の出力の第2図θつの信号Jと、第2図(4)の信号C
の反転信号と、ワンショット回路22の出力の反転信号
との論理積により、ワンショット回路21を動作させる
第2図00の信号Mを得る。この信号Mは、ANDゲー
ト15から送出し、負荷電流iLの立上がり時のゼロ点
で同期した信号である。ワンショット回路21.22の
各入力端は、負方向のパルス信号で動作する回路構成と
なっているため、NORゲー)19.20の各出力端に
接続される。
ワンショット回路21は、リレー動作時間以上でかつ交
流電源EOの半周期より長い時間幅を有する第2図a枠
の信号Qを発生させる。ゼロクロス検知回路9の信号I
がノイズカット回路10を介して奇数段のNOTゲート
11とNORゲート12とから成る信号の立下がりでパ
ルス信号を発生させる回路に与えられ、NORゲート1
2の出力の第2図(至)の信号にとEX−ORゲート4
6の出力の信号F、!:ANDゲート41の出力の信号
Cの反転信号とワンショット回路22の出力の信号Qと
の論理積により、ワンショット回路22を動作させる信
号NをANDゲート16から得る。A、 NDゲート1
6からの信閃Nは、NORゲート20を介してワンショ
ット回路22に与えられる。この信号Nは、負荷重1流
の立下がり時のゼロ点と同1υjした信号である。1′
7ンシヨツト回路32は、リレー動作時間以上のパルス
幅を有する第2図0[相]の信号Rを発生させる。
ANDゲート14〜17は、ANDゲート41の信号C
のNOTORゲート46転された信号があるか否かによ
って、リレーをオフさせるか否かを判断し、かつワンシ
ョット回路22の反転信号かそれともワンショット回路
21の出力信号かにより、ワンショット回路21に与え
る信号かワンショット回路22に与える信号かを判断し
ている。
これらのA N T)ゲート14〜17により、電力付
勢時にはリレースイッチa1をダイオード2の遮断時に
続いて、リレースイッチa2をダイオード2の導通時に
オンさせ、電力消勢時にはりレースイツヂa2をダイオ
ード2の導通時に続いて、リレースイッチa1をダイオ
ード2の遮断時にオフさせるように順番付けがなされる
。ワンショット回路21の出力は、ワンショット回路2
2の出力の反転信号を取ることにより、交流電源EOの
半周期分に相当する第2図(ハ)の信号Uとなる。この
信号Uは、ANDゲート51〜53に与えられる。
ANDゲート51は、ANDゲート49の出力と信号U
との論理積の出力をORゲート56を介してANDゲー
ト59に与える。ANDゲート59は、ORゲート56
の出力とEX−ORゲート46の出力とインタフェイス
回路37の出力との論理積により、第2図(ハ)の信号
A3をリレードライバ回路63に与える。リレードライ
バ回路63は、この信号A3が与えられている間、リレ
ーコイルにリレーがリセットする方向に電流を流し、リ
レースイッチa2はダイオード2の導通時にオフする。
続いてワンショット回路22の信号Rは、ANDゲート
54およびANDゲート55に与えられる。ANDゲー
ト54は、ANDゲート49の出力と信号Rとの論理積
により、出力信号をANDゲート61に与える。A N
 1)ゲート49は、信号Cの反転信号とシュミット回
路30のハイレベルの出力との論理積をとる。ANDゲ
ート61は、ORゲート57を介するANDゲート54
の出力と、EX−ORゲート46の出力の信号Fと、イ
ンタフェイス37の出力との論理積をとり、第2図(ハ
)の信号A5をリレードライバ回路64に与える。リレ
ードライバ回路22は、信号A5が与えられている間、
リレーコイルにリレーがリセットするような向きの電流
を流し、リレースイッチa1けダイオード2の遮断時に
オフされる。
以上のようにして、リレースイッチ11.a2は無アー
クで電力消勢する。リレードライバ回路63への入力信
号は、リレードライバ回路64への人力信号となるワン
ショット回路22の出力の反転信号とワンショット回路
21の出力とのAND条件により、リレードライバ回路
63とリレードライバ回路64とに同時に入力信号が入
ることはない。このためすし・−スイッチa1を駆動さ
せるコイル電流とリレースイッチa2を駆動させるフィ
ル雷1流とが、同時に流れることもない。
次に電力付勢時の動作を説明する。インタフェイス回路
37に与えられる入力信号Siがハイレベルからローレ
ベルになると、ディレィ回路39にはANDゲート38
を介してハイレベルからローレベルになる信号Aが与え
られる。この信号Aは、ディレィ回路39で時間t2だ
け遅延された後、ハイレベルからローレベルとなって、
ディレィ回路39の出力の第2図(3)の信号Bとなる
。ディレィ回路42.43は、前述の電力消勢時におい
て説明したのと同様にして、パルス幅t 3+t 4の
信号Fを送出する。ANDゲート14は、Ex−ORゲ
ート46の信号FとNORゲー)12の信号にとAND
ゲートの信号Cとワンショット回路22の信号Rの反転
信号との論理積をとり、ワンショット回路21を動作さ
せる信号りを送出する。この信号りは、交流電源EOの
立下がり時のゼロ点と同期している。ANDゲート17
は、ANDゲート41の信号CとANDゲート13の信
号JとEX−ORゲートの信号Fとワンショット回路2
1の信号Qとの論理積により、ワンショット回路22を
動作させる信号Oを送出する。この信号0は、交流電源
EOの立上がり時のゼロ点と同期している。
ワンショット回路21の出力は、ワンショット回路22
の出力の反転信号との論理積をANDゲート28で取り
、さらにANDゲート41の信号Cとシュミット回路3
0の常時ハイレベルの信号との論理積を取ったANDゲ
ート48の出力と、EX−ORゲート46の信号Fと、
入力信号Siの反転信号との論理積をANDゲート60
で取り、リレードライバ回路64に与えられる。リレー
ドライバ回路64は、ANDゲート60の出力信号を受
信している間、リレースイッチa1をセットしようとす
る電流がリレーコイルに流れ、リレースイッチa1をダ
イオード2の遮断状態のときオンさせる。ワンショット
回路22の出力は、ANDゲート41の信号Cとシュミ
ット回路30の常時ハイレベルの信号との論理積を取っ
たANDゲート48の出力と、さらにEX−ORゲート
46の信号Fと入力信号Siの反転信号との論理積をA
NDゲート58で取り、リレードライバ回路63に与え
られる。リレードライバ回路63は、ANDゲート58
の出力信号を受信している間、リレースイッチa2をセ
ットするようにリレーフィルに電流を流し、リレースイ
ッチa2をダイオード2の導通状態の時オンさせる。
以上のようにして、リレースイッチal、a2を動作さ
せることにより、無アークで負荷1の電力付勢ができる
効果 以上のように本発明によれば、ノイズカットおよびチャ
タ−キャンセルを行なうディレィ回路を具備することに
よって、ノイズ耐量が向上し、またリレーの励磁を一回
で済ませて、電力消費を少なくすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の電気回路図、第1a図は第
1図の詳細な電気回路図、第2図は第1図の回路の基本
動作を説明するためのタイミングチャートである。 EO・・・交流電源、1・・・負荷、2・・・ダイオー
ド、4・・・コア、5・・・1次巻線、6・・・2次巻
線、7・・・3次巻線、32.39・・・ディレィ回路
、al・・・第1リレースイツチ、a2・・・第2リレ
ースイッチ代理人 弁理士 西教圭一部 ′4横昭60−50835(9) 手 続 補 正 書 特許庁長官 殿 1、事件の表示 特願昭58−159394 2、発明の名称 父流スイッチ回路 3、補正をする者 事件との関係 出願人 住所 名 称(583) 松下電工株式会社 代表者 4、代理人 住 所 大阪市西区西本町1丁目13番88号新興産ビ
ル国際置EX 0525−5985 IMTAPT J
6、補正の対象 明細書の発明の詳細な説明のイ蘭および図面7、補正の
内容 (1)明細書第2頁第14行目において「消費電力」と
あるを、「消費電力が無い」に訂正する。 (2)明細書第3頁第12行目において「NANDゲー
ト38」とあるを、「ANDゲート38」に訂正する。 (3)明細書第5頁第14行目〜第15行目において「
ディレィ回路42.43の出力との」とあるヲ、「ディ
レィ回路43の出力とANDゲート41の出力との」に
訂正する。 (4)明細書第6頁第2()行目において[ワンショッ
ト回路22」とあるを、[ワンショット回路21]に訂
正する。 (5)明細書第8貞第4行目において「反転信号を取る
ことにより」とあるを、「反転信号とのANDを取るこ
とにより」に訂正する。 (6)明細書第8頁第1(9行目において「ANDゲー
ト55に与えられ」とあるを、[AN・Dゲート55.
50に与えられ」に訂正する。 (7)明利hf第1 +l貞第15行目において「AN
Dゲートの信号C」とあるを、[ANDゲー)41のイ
@−!OJに訂IFする。 (8)明+tJH4第11貞第8行目においてr−ト2
8で取り」とある7、「−)27で取り」に訂正する。 (9)第1図を別紙のとおりに訂正する。 (10)図面第1a図ill 〜第1aImi41を別
紙のとおりに訂正する。 以上 g)開−GO−50835(1B)

Claims (1)

  1. 【特許請求の範囲】 交流電源と負荷とコアに巻回された1次巻線との直列回
    路に、第1リレースイツチとダイオードとを含む直列回
    路と、第2リレースイツチと、前記コアに巻回された2
    次巻線とを含む直列回路とを並列に接続し、負荷の電力
    付勢に先立って、前記コアに巻回された3次巻線からの
    出力に基づいて、ダイオードの遮断時に第1リレースイ
    ツチを導通し、その後、ダイオードの導通時に第2リレ
    ースイツチを導通し、負荷の電力消勢時には、ダイオー
    ドの導通時に第2リレースイツチを遮断し、次にダイオ
    ードの遮断時に第1リレースイツチを遮断する交流スイ
    ッチ回路において、 ノイズカットおよびチャタ−キャンセルを行なうディレ
    ィ回路を有することを特徴とする交流スイッチ回路。
JP15939483A 1983-08-31 1983-08-31 交流スイツチ回路 Pending JPS6050835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15939483A JPS6050835A (ja) 1983-08-31 1983-08-31 交流スイツチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15939483A JPS6050835A (ja) 1983-08-31 1983-08-31 交流スイツチ回路

Publications (1)

Publication Number Publication Date
JPS6050835A true JPS6050835A (ja) 1985-03-20

Family

ID=15692820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15939483A Pending JPS6050835A (ja) 1983-08-31 1983-08-31 交流スイツチ回路

Country Status (1)

Country Link
JP (1) JPS6050835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230866A (ja) * 1986-03-31 1987-10-09 Mitsubishi Cable Ind Ltd 光ファイバ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230866A (ja) * 1986-03-31 1987-10-09 Mitsubishi Cable Ind Ltd 光ファイバ

Similar Documents

Publication Publication Date Title
JPS5917831A (ja) 複数の電気機器の電源およびスイツチ用装置
JPS6050835A (ja) 交流スイツチ回路
JPH02239719A (ja) タイマ回路
JPS6050836A (ja) 交流スイツチ回路
JPH05211432A (ja) データ出力回路および半導体集積回路
DE3686586D1 (de) Induktionsmotorantrieb mit vorgeschaltetem kondensator.
JPS5843436Y2 (ja) 駆動回路
JPS5914223A (ja) 交流スイツチ回路
JPS6050834A (ja) 交流スイツチ回路
JP2569632Y2 (ja) 同期信号発生回路
JPS6076807A (ja) クロツク整形回路
JPS6139823A (ja) 突入電流防止回路
JPS62233815A (ja) 電源回路
JPH0229117A (ja) リセット回路
JPH0237242Y2 (ja)
JPS5914222A (ja) 交流スイツチ回路
JPS6122697A (ja) 電気機器の制御装置
JPS5858824A (ja) 突入電流防止回路
JPH07108089B2 (ja) 電源制御回路
JPS60101829A (ja) リレ−駆動装置
JPS60100326A (ja) 交流スイツチ回路
JPS5831717B2 (ja) 誘導加熱調理器
JPH0576184A (ja) スイツチング電源制御回路
JPS58143629A (ja) イニシヤライズ回路
JPH0161206B2 (ja)