JPS6050949A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6050949A
JPS6050949A JP58159876A JP15987683A JPS6050949A JP S6050949 A JPS6050949 A JP S6050949A JP 58159876 A JP58159876 A JP 58159876A JP 15987683 A JP15987683 A JP 15987683A JP S6050949 A JPS6050949 A JP S6050949A
Authority
JP
Japan
Prior art keywords
hole
wiring
pad
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58159876A
Other languages
English (en)
Other versions
JPH0544185B2 (ja
Inventor
Masahiro Yamada
正弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP58159876A priority Critical patent/JPS6050949A/ja
Publication of JPS6050949A publication Critical patent/JPS6050949A/ja
Publication of JPH0544185B2 publication Critical patent/JPH0544185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明に、多層配線を行なう半導体装置に関する最近、
半導体装置の多層配線化が進み、バイポーラ素子で６．
２層配線が席識化し、６層４Ｌ＜は４層配線の物も開発
されてきている。又ＭＯ８型素子も半導体素子の高集積
化、高速化Ｑて加え、ゲートアレー等に代表されるマス
タースライスエＣをコンヒユーター自動配紛で作り易ぐ
するためＶご、２層配線は実用化さ才している。さらに
、この分野に於いでも３虐以上の多層１ヒＶｊ進むもの
と思われる。ところが、多層配線化する時に、入出力信
号必るいは厄源ラインの外部との接紅じ部であるパッド
と各配線層をとのように接続するかが問題になる。第一
一の従来しＯとしてＡ２６層配線を行なった場合を例に
示す。半導体基板上に形成した絶縁膜１０１上ｆ（、第
一配線層１０２全形成し、第一層間絶縁膜１０５を介し
、第二配線層１０４が形Ｓ、てれ、さらに、第二鳩聞納
履１０５を介したのち、第三配線層１０６がル成さｔし
ている。
ここで、外部への１ｄ号の増９出しを、第王配線鳩をも
って行っているので、電極パッド１０８をもッテ形成ｔ
　ル。１ｉ１０７ｉ−ｉパツンベーンヨン膜テある。こ
のように形成２れ１と電極パットで（・ユ、次のような
問題点がある。
（１）第三配線層の膜厚がボンディングするのに充分な
強反があるか。つまり、この配線層がＡＭの場合、膜厚
として約１μｍの厚みが必要となる。
（１１）ハツト部での段差が大きいので断線の不安があ
る。
そこで、かかる欠点をとりのぞく方法として本発明を第
２図に示す。牛尋体基板上に、絶縁膜２０１を形成し、
第一配線層２０２を形成し、次に第一層間絶縁膜２０６
を形成後、電極パッド部に、第一配線層と導通がとれる
ようにスルーホールを形成する。次に第二配線層２０４
を形成し、さらに、第二層間絶豚膜２０５を形成後、１
ａ１じく電極パッド部上に、第二配線層２０４と導通が
とれるようスルホール２を形成し、第三配線ノ緬２０６
を形成する。この二回のスルーホールをｉｇ−ｊること
により第一、第二及び第三配線層が電極・くラド部で、
三層構造に疫りしかも、電気的に接続されているので、
ボンディング強度上必要となる膜厚に、上記三層配線の
膜厚の総和が淀−嘔ねていればよい。よって、各層の配
線ｊ曹の膜厚に、ホ′ンディング強度を、考慮すること
なく最適イし出来る。
しかも、第２図の、例で、この電極ノくラドが電源用で
あり第一層配線及び第三層配線に、大電流が流れるよう
な場合に於いても、電流ノくスが、１列になるため、マ
イグレーション等による配線断線は、回避出来る。
％１２０７ｆ−ｊ、ファイナルノ：ツンベーンヨン膜で
アル。又、スルーホール１、スルホールラド開ロサイス
全、順次小さくすることにより、電極バンド部での、配
線層の力・くレージを改善小米る。
【図面の簡単な説明】
第１因が、従来法の三層配線素子の）ζラド部を示す図
。 第２Ｍが、本発明の三層配線素子のパッド部を示す図。 以上 出願人　株式会社　諏訪精工舎 代理人　弁理士　最上　務 笛１図 第２図

Claims (3)

    【特許請求の範囲】
  1. （１）少なくとも２層以上の金属配線を行なう半導体装
    置に於いて、電極パッドが、金属配線層の全ての金属配
    線層からなり、かつ、該金属配線層から電極パッド間が
    電気的に接続されていることを特徴とする半導体装置。
  2. （２）上記各金属配線のうち、少なくとも一層以上に金
    属硅化物層を用いることを特徴とする特許請求の範囲第
    １項記載の半導体装置。
  3. （３）上記電極パッド部に於ける各金属層との接続開口
    部コンタクトホールを、各工程ごと前工程のコンタクト
    ホールの内側になるよう小さく形成することを特徴とす
    る特許請求の範囲第１項記載の半導体装置。
JP58159876A 1983-08-30 1983-08-30 半導体装置 Granted JPS6050949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58159876A JPS6050949A (ja) 1983-08-30 1983-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58159876A JPS6050949A (ja) 1983-08-30 1983-08-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS6050949A true JPS6050949A (ja) 1985-03-22
JPH0544185B2 JPH0544185B2 (ja) 1993-07-05

Family

ID=15703130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58159876A Granted JPS6050949A (ja) 1983-08-30 1983-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS6050949A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252433A (ja) * 1987-04-08 1988-10-19 Fuji Electric Co Ltd 半導体装置の製造方法
JPH025473A (ja) * 1988-06-23 1990-01-10 Toshiba Corp 固体撮像装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227389A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Semiconductor device containing multi-layer wiring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227389A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Semiconductor device containing multi-layer wiring

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252433A (ja) * 1987-04-08 1988-10-19 Fuji Electric Co Ltd 半導体装置の製造方法
JPH025473A (ja) * 1988-06-23 1990-01-10 Toshiba Corp 固体撮像装置の製造方法

Also Published As

Publication number Publication date
JPH0544185B2 (ja) 1993-07-05

Similar Documents

Publication Publication Date Title
US5016082A (en) Integrated circuit interconnect design
JPS6050949A (ja) 半導体装置
JP3169254B2 (ja) 多層配線基板
JP2738145B2 (ja) 半導体装置
JPS6057649A (ja) 半導体装置の製造方法
JPH10270491A5 (ja)
JPS63157439A (ja) スル−ホ−ル内の多層配線構造
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPS62147746A (ja) 集積回路構造
JPH01264239A (ja) 半導体装置の製造方法
JPS57201050A (en) Multilayer wiring structure
JPS5832440A (ja) 混成集積回路装置
JPS6066465A (ja) 半導体装置
JPS60227444A (ja) 半導体装置
JPH02183536A (ja) 半導体装置
JPS606098B2 (ja) 半導体集積回路
JPS61188946A (ja) 多層配線半導体集積回路
JPS5886735A (ja) 多層構造半導体装置
JPH06125012A (ja) 半導体装置の配線構造
JPH01211953A (ja) 半導体集積回路
JP2005129969A (ja) 多層接続方法及び半導体集積回路
JPH11121614A (ja) 多層接続方法及び半導体集積回路
JPS5890741A (ja) 半導体装置
JPS6189641A (ja) 混成集積回路の製造方法
JPS63304645A (ja) 半導体集積回路