JPS6051804B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS6051804B2 JPS6051804B2 JP5070877A JP5070877A JPS6051804B2 JP S6051804 B2 JPS6051804 B2 JP S6051804B2 JP 5070877 A JP5070877 A JP 5070877A JP 5070877 A JP5070877 A JP 5070877A JP S6051804 B2 JPS6051804 B2 JP S6051804B2
- Authority
- JP
- Japan
- Prior art keywords
- stage transistor
- emitter
- circuit
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオーディオ用前置増幅器のイコライザ回路にお
ける、妨害信号の除去を改善した回路に関するものであ
る。
ける、妨害信号の除去を改善した回路に関するものであ
る。
従来のイコライザ回路を第１図に示す。
第１図において入力信号は入力端子１より容量Ａ ［３
・、・ＩＪ−＾ −、ι・ Λ を、・・、一・一率、
一『、に−ｎ警 一 、ノ 、０５・−；−れｌ−−ノ
′、゛、、−・、に印加される。
・、・ＩＪ−＾ −、ι・ Λ を、・・、一・一率、
一『、に−ｎ警 一 、ノ 、０５・−；−れｌ−−ノ
′、゛、、−・、に印加される。
ここでトランジスタ６のベースは容量４、抵抗５によつ
て接地され、エミッタは抵抗７を介して正の電源１４に
接続され、またコレクタは負荷抵抗８を介して負の電源
１５に接続され、第１の増幅回路を構成し、その出力は
トランジスタ１０と負荷抵抗９で構成された第２の増幅
回路のベースに接続されている。第２の増幅回路の出力
はトランジスタ１１、抵抗１２で構成されたエミッタホ
ロワ回路に供給され、トランジスタ１１のエミッタは容
量１３を介して出力端子２２に接続されている。
て接地され、エミッタは抵抗７を介して正の電源１４に
接続され、またコレクタは負荷抵抗８を介して負の電源
１５に接続され、第１の増幅回路を構成し、その出力は
トランジスタ１０と負荷抵抗９で構成された第２の増幅
回路のベースに接続されている。第２の増幅回路の出力
はトランジスタ１１、抵抗１２で構成されたエミッタホ
ロワ回路に供給され、トランジスタ１１のエミッタは容
量１３を介して出力端子２２に接続されている。
トランジスタ１１の出力は容量１８、１９、抵抗２０、
２１および抵抗１６、容量１７で構成されたＲＩＡＡ特
性を決定する帰還回路によつてトランジスタ６のエミツ
タヘ帰還がかけられている。
２１および抵抗１６、容量１７で構成されたＲＩＡＡ特
性を決定する帰還回路によつてトランジスタ６のエミツ
タヘ帰還がかけられている。
このようなイコライザ回路で信号対雑音比（以後Ｓ／Ｎ
と呼ふ）を改善するためには初段トランジスタ６に低雑
音素子を用いるのは当然のことであるが発振防止等の目
的て挿入されているベースＪ抵抗３の熱雑音を小さくす
る必要がある。しかし入力端子１にトランシーバ−、ア
マチュア無線、ポケットベル等の不要な高い周波数の妨
害信号が供給されると抵抗３の値が小さい場合ベース抵
抗３と容量４で構成される低域漏波器の力ワットオフ周
波数が高くなり不要信号は減衰されずに初段トランジス
タ６に供給されこの初段トランジスタのＰ−Ｎ接合でピ
ーク検波し、増幅されて出力端子２２に出力されてしま
う。従来は抵抗３が大きいため並列容量４とで構成され
る低域漏波器のカットオフ周波数が低かつたため、この
種の妨害に対しては許容されるレベルであつた。
と呼ふ）を改善するためには初段トランジスタ６に低雑
音素子を用いるのは当然のことであるが発振防止等の目
的て挿入されているベースＪ抵抗３の熱雑音を小さくす
る必要がある。しかし入力端子１にトランシーバ−、ア
マチュア無線、ポケットベル等の不要な高い周波数の妨
害信号が供給されると抵抗３の値が小さい場合ベース抵
抗３と容量４で構成される低域漏波器の力ワットオフ周
波数が高くなり不要信号は減衰されずに初段トランジス
タ６に供給されこの初段トランジスタのＰ−Ｎ接合でピ
ーク検波し、増幅されて出力端子２２に出力されてしま
う。従来は抵抗３が大きいため並列容量４とで構成され
る低域漏波器のカットオフ周波数が低かつたため、この
種の妨害に対しては許容されるレベルであつた。
しかし従来回路からＳ／Ｎを改善しようとすると抵抗３
の値を小さくせねばならず不要信号除去率が悪くなる問
題を生ずる。
の値を小さくせねばならず不要信号除去率が悪くなる問
題を生ずる。
本発明は初段トランジスタのエミッタとＲＩＡＡ特性を
決定する帰還回路との間にインダクタンスを入れ、高周
波妨害信号に対しては高インピーダンスとし、初段トラ
ンジスタの増幅度を非常に小さくして不要信号を減衰さ
せ、また入力にインダクタンスを入れることにより、Ｓ
／Ｎを劣化させることなくインダクタンスと、入力の並
列容量とで低域漏波器を構成し、不要妨害信号を減衰さ
せる増幅回路を得るものである。
決定する帰還回路との間にインダクタンスを入れ、高周
波妨害信号に対しては高インピーダンスとし、初段トラ
ンジスタの増幅度を非常に小さくして不要信号を減衰さ
せ、また入力にインダクタンスを入れることにより、Ｓ
／Ｎを劣化させることなくインダクタンスと、入力の並
列容量とで低域漏波器を構成し、不要妨害信号を減衰さ
せる増幅回路を得るものである。
以下本発明になる増幅回路を図に示す実施例によつて説
明する。
明する。
本発明の実施例を第２図、第３図、第４図、第５図に示
す。
す。
第２図において、入力信号は入力端子１より容量２、抵
抗３を介して初段トランジスタ６のベースへ印加される
。ここでトランジスタ６はそのベースが容量牡抵抗５に
よつて接地され、エミッタは抵抗７を介して正の電源１
４に接続され、コレクタは負荷抵抗８を介して負の電源
１５に接続されて第１の増幅回路を構成し、その出力は
トランジスタ１０と負荷抵抗９で構成され．た第２の増
幅回路のベースに供給されている。第２の増幅回路の出
力はトランジスタ１１、抵抗１２で構成されたエミッタ
ホロワ回路に供給され、トランジスタ１１のエミッタは
容量１３を介して出力端子２２に接続されている。トラ
ンジスタ１１の出力は容量１８，１９、抵抗２０，２１
および抵抗１６、容量１７で構成されたＲＩＡＡ特性を
決定する帰還回路とこれに直列に接続されたインダクタ
ンス２３を通してトランジスタ６のエミッタへ供給され
負帰還をかけている。第２図におい・ては入力端子１に
不要な高周波妨害信号が入力されると、従来回路で述べ
た様に高Ｓ／Ｎ化のためベース抵抗３の値は小さいため
ベース抵抗３、容量４で構成される低域漏波器では不要
信号は減衰されずに初段トランジスタ６に入力される。
しかし、初段トランジスタ６のエミッタにはインダクタ
ンス２３が入つているためトランジスタ６の利得は高い
周波数に対しては、インダクタンス２３のインピーダン
スが非常に大きくなり極端に減衰し、不要な高周波妨害
信号は増幅されず出力端子２２に表われる不要出力は減
少する。第３図はトランジスタ６に入力される妨害信号
レベルを下げる目的で第２図の抵抗３の代りにイ）ンダ
クタンス２５を入れたものである。この回路において入
力端子１に入つた不要な高周波妨害信号はインダクタン
ス２５と容量４とで構成される低域漏波器で減衰されて
トランジスタ６に入力される。
抗３を介して初段トランジスタ６のベースへ印加される
。ここでトランジスタ６はそのベースが容量牡抵抗５に
よつて接地され、エミッタは抵抗７を介して正の電源１
４に接続され、コレクタは負荷抵抗８を介して負の電源
１５に接続されて第１の増幅回路を構成し、その出力は
トランジスタ１０と負荷抵抗９で構成され．た第２の増
幅回路のベースに供給されている。第２の増幅回路の出
力はトランジスタ１１、抵抗１２で構成されたエミッタ
ホロワ回路に供給され、トランジスタ１１のエミッタは
容量１３を介して出力端子２２に接続されている。トラ
ンジスタ１１の出力は容量１８，１９、抵抗２０，２１
および抵抗１６、容量１７で構成されたＲＩＡＡ特性を
決定する帰還回路とこれに直列に接続されたインダクタ
ンス２３を通してトランジスタ６のエミッタへ供給され
負帰還をかけている。第２図におい・ては入力端子１に
不要な高周波妨害信号が入力されると、従来回路で述べ
た様に高Ｓ／Ｎ化のためベース抵抗３の値は小さいため
ベース抵抗３、容量４で構成される低域漏波器では不要
信号は減衰されずに初段トランジスタ６に入力される。
しかし、初段トランジスタ６のエミッタにはインダクタ
ンス２３が入つているためトランジスタ６の利得は高い
周波数に対しては、インダクタンス２３のインピーダン
スが非常に大きくなり極端に減衰し、不要な高周波妨害
信号は増幅されず出力端子２２に表われる不要出力は減
少する。第３図はトランジスタ６に入力される妨害信号
レベルを下げる目的で第２図の抵抗３の代りにイ）ンダ
クタンス２５を入れたものである。この回路において入
力端子１に入つた不要な高周波妨害信号はインダクタン
ス２５と容量４とで構成される低域漏波器で減衰されて
トランジスタ６に入力される。
その上第２図の実施例で説明したようにトランジスタ６
のエミッタにはインダクタンス２３が入つているため、
高い周波数の増幅度は極端に減少する。このように高い
周波数の妨害信号に対して２重の対策を施したものであ
る。しかし上述の第２図、第３図に示す実施例では、入
力端子１を短絡した場合、インダクタンスと入力容量で
共振回路を構成し、インダクタンスの性能指数Ｑが高い
場合には発振する問題が生じる。第４図、第５図の実施
例はかかる問題を解決したものである。第４図、第５図
はそれぞれ第２図、第３図の実施例と構成、動作および
効果は同一であるが異なる点はインダクタンス２３，２
５に並列に当該妨害周波数帯においてインダクタンスの
効果を失なわない程度の値の抵抗２４，２６をそれぞれ
付加し、該インダクタンス２３，２５の性能指数Ｑをダ
ンプ化て安定度を増した回路である。本発明の説明に際
してはトランジスタを用いた３段構成の増幅器で行なつ
たがＦＥＴ等でもよく、又増幅器の段数に制約されない
ことは言うまでもない。
のエミッタにはインダクタンス２３が入つているため、
高い周波数の増幅度は極端に減少する。このように高い
周波数の妨害信号に対して２重の対策を施したものであ
る。しかし上述の第２図、第３図に示す実施例では、入
力端子１を短絡した場合、インダクタンスと入力容量で
共振回路を構成し、インダクタンスの性能指数Ｑが高い
場合には発振する問題が生じる。第４図、第５図の実施
例はかかる問題を解決したものである。第４図、第５図
はそれぞれ第２図、第３図の実施例と構成、動作および
効果は同一であるが異なる点はインダクタンス２３，２
５に並列に当該妨害周波数帯においてインダクタンスの
効果を失なわない程度の値の抵抗２４，２６をそれぞれ
付加し、該インダクタンス２３，２５の性能指数Ｑをダ
ンプ化て安定度を増した回路である。本発明の説明に際
してはトランジスタを用いた３段構成の増幅器で行なつ
たがＦＥＴ等でもよく、又増幅器の段数に制約されない
ことは言うまでもない。
本発明の効果を第６図に示す。
第６図は周波数１０ＭＨｚ、変調度３０％変調周波数１
ＫＨｚ（７），ＡＭ信号を不要妨害信号として入力端子
１に入力した時の出力端子２２に現われる検波出力レベ
ルを測定したもので曲線３０は従来の増幅回路の特性、
曲線３１は本発明になる増幅回路の特性である。測定結
果かられかる様に従来のものに比べて本発明による増幅
回路では約２０ｃ１Ｂ以上改善され非常に効果が大きい
ことがわかる。
ＫＨｚ（７），ＡＭ信号を不要妨害信号として入力端子
１に入力した時の出力端子２２に現われる検波出力レベ
ルを測定したもので曲線３０は従来の増幅回路の特性、
曲線３１は本発明になる増幅回路の特性である。測定結
果かられかる様に従来のものに比べて本発明による増幅
回路では約２０ｃ１Ｂ以上改善され非常に効果が大きい
ことがわかる。
第１図は従来の増幅回路の回路図、第２図、第３図、第
４図、第５図は本発明の増幅回路の回路図、第６図は本
発明による増幅回路の入出力特性図である。 １・・・入力端子、６・・・初段トランジスタ、２０，
２１・・・帰還抵抗、１９，１８・・・帰還容量、２３
・インダクタンス。
４図、第５図は本発明の増幅回路の回路図、第６図は本
発明による増幅回路の入出力特性図である。 １・・・入力端子、６・・・初段トランジスタ、２０，
２１・・・帰還抵抗、１９，１８・・・帰還容量、２３
・インダクタンス。
Claims (1)
- １ ベースに入力信号が供給され、コレクタから出力信
号が取出されるエミッタ接地型の初段トランジスタと、
前記初段トランジスタに縦続接続されたエミツタホロア
型の終段トランジスタと、前記終段トランジスタのエミ
ッタから前記初段トランジスタのエミッタにＲＩＡＡ特
性を呈する帰還回路を通して負帰還信号を供給する負帰
還回路とを備えた増幅回路において、前記初段トランジ
スタのベースと入力端子との間に直列に接続された抵抗
の値をその熱雑音が無視できる大きさとし、前記負帰還
回路と前記初段トランジスタのエミッタとの間に前記負
帰還回路の振幅周波数特性が及ほす周波数帯域の信号に
対しては無視できるインピーダンスを持ち前記周波数帯
域より高い周波数の信号に対しては大きなインピーダン
スを持つインダクタンスを接続することを特徴とするイ
コライザー増幅回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070877A JPS6051804B2 (ja) | 1977-05-04 | 1977-05-04 | 増幅回路 |
| US05/900,592 US4139825A (en) | 1977-05-04 | 1978-04-27 | Audio frequency amplifier |
| CA302,473A CA1086385A (en) | 1977-05-04 | 1978-05-02 | Audio frequency amplifiers |
| GB17286/78A GB1603777A (en) | 1977-05-04 | 1978-05-02 | Audio frequency amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5070877A JPS6051804B2 (ja) | 1977-05-04 | 1977-05-04 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53136463A JPS53136463A (en) | 1978-11-29 |
| JPS6051804B2 true JPS6051804B2 (ja) | 1985-11-15 |
Family
ID=12866390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5070877A Expired JPS6051804B2 (ja) | 1977-05-04 | 1977-05-04 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051804B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0257503U (ja) * | 1988-10-19 | 1990-04-25 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653495B2 (ja) * | 1988-10-03 | 1997-09-17 | 株式会社東芝 | 帰還制御増幅回路 |
-
1977
- 1977-05-04 JP JP5070877A patent/JPS6051804B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0257503U (ja) * | 1988-10-19 | 1990-04-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53136463A (en) | 1978-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393353A (en) | Negative feedback amplifying circuit having voltage negative feedback and current negative feedback circuits | |
| US7233780B2 (en) | Method and apparatus for performing DC offset cancellation in a receiver | |
| JPH0728180B2 (ja) | 増幅器 | |
| EP0595561B1 (en) | Amplifiers | |
| JP2532056B2 (ja) | 信号レベル感応形適応帯域幅増幅器 | |
| JPS6051804B2 (ja) | 増幅回路 | |
| CN114928335A (zh) | 一种低噪声音频放大器及设备 | |
| JPH06188643A (ja) | 高周波低雑音増幅器 | |
| US4253119A (en) | Interface system for surface wave integratable filter | |
| JP3024714B2 (ja) | リミッタ増幅器 | |
| KR830000845B1 (ko) | 증폭회로 | |
| JPS6040014Y2 (ja) | 増幅器 | |
| RU2858280C2 (ru) | Способ согласования каскадируемых регенеративных усилителей и формирования их характеристик | |
| JPS6051805B2 (ja) | イコライザ回路 | |
| JPS6340903Y2 (ja) | ||
| US4139825A (en) | Audio frequency amplifier | |
| JPH0129855Y2 (ja) | ||
| JPS60109313A (ja) | 中間周波処理用半導体集積回路 | |
| JP2500288Y2 (ja) | Ａｍラジオ受信機 | |
| JPS6347085Y2 (ja) | ||
| JPH11298268A (ja) | 利得可変型増幅器 | |
| JPS6214764Y2 (ja) | ||
| JP2640552B2 (ja) | 音声信号出力装置 | |
| JP3300301B2 (ja) | 低域通過フィルタ | |
| JPH0728781Y2 (ja) | 映像処理回路 |