JPS605225B2 - 半導体装置の電極構造 - Google Patents
半導体装置の電極構造Info
- Publication number
- JPS605225B2 JPS605225B2 JP52126848A JP12684877A JPS605225B2 JP S605225 B2 JPS605225 B2 JP S605225B2 JP 52126848 A JP52126848 A JP 52126848A JP 12684877 A JP12684877 A JP 12684877A JP S605225 B2 JPS605225 B2 JP S605225B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- film
- close contact
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置特に半導体装置の電極部分の改良
に関している。
に関している。
従来、例えばシリコンゲートを有するＰチャンネルＭＯ
ＳＦＥＴ等を含むＩＣ、ＬＳＩ等においては、その電極
構造として第１図に示す構造が採用されていた。
ＳＦＥＴ等を含むＩＣ、ＬＳＩ等においては、その電極
構造として第１図に示す構造が採用されていた。
すなわち、Ｓｉ基板１の表面に設けられた通常リンガラ
ス（ＰｈｏｓｈｏＳｉｌｉｃａｔｅＧｌａｓｓ、ＰＳＧ
と略称される）から成る保護（パッシべ−ション）腰２
上にＡＩパッド３が形成される。
ス（ＰｈｏｓｈｏＳｉｌｉｃａｔｅＧｌａｓｓ、ＰＳＧ
と略称される）から成る保護（パッシべ−ション）腰２
上にＡＩパッド３が形成される。
この祉パッド３は図示されていないが、保護膜２上に設
けられているＡＩ配線層に接続されている。このＡＩパ
ッド及び上述のＡＩ配線層を保護するためにＰＳＧ層４
及びポリィミド系樹脂（ＰＩＱと略称される）膜５が設
けられる。このＰＳＧ層４とＰＩＱ膜５の二重膜はＡＩ
パッド３上で孔が開けられＮパッド３の中央部を露出す
る。露出したＡＩパッド３に通常ＮｉＣｒ層６、Ｐｄ層
７から成る二重層を密着させ、更にこの二重層上にＡｕ
メッキ層８が設けられる。Ａｕメッキ層は、バンプで、
Ａｕメッキ層直下の金属簿層６、７はアンダー・バンプ
・メタル（ＵＢＭ）層と呼ばれる。ボンディング・ワイ
ヤ又はキャリアテープ等の引出線は、Ａｕバンプ８に熱
圧着されることになる。
けられているＡＩ配線層に接続されている。このＡＩパ
ッド及び上述のＡＩ配線層を保護するためにＰＳＧ層４
及びポリィミド系樹脂（ＰＩＱと略称される）膜５が設
けられる。このＰＳＧ層４とＰＩＱ膜５の二重膜はＡＩ
パッド３上で孔が開けられＮパッド３の中央部を露出す
る。露出したＡＩパッド３に通常ＮｉＣｒ層６、Ｐｄ層
７から成る二重層を密着させ、更にこの二重層上にＡｕ
メッキ層８が設けられる。Ａｕメッキ層は、バンプで、
Ａｕメッキ層直下の金属簿層６、７はアンダー・バンプ
・メタル（ＵＢＭ）層と呼ばれる。ボンディング・ワイ
ヤ又はキャリアテープ等の引出線は、Ａｕバンプ８に熱
圧着されることになる。
この様な構造の電極を有するＩＣ、ＬＳＩ等の半導体装
置を大量生産する際に、Ａしぐッドの不良、保護膜の不
良等の事故がいまいま発生し、製造歩留を低下させる。
置を大量生産する際に、Ａしぐッドの不良、保護膜の不
良等の事故がいまいま発生し、製造歩留を低下させる。
本発明者は、係る不良事故の原因を調べた結果、次の結
論を得た。アンダー・バンプ・メタル層とＰＩＱ層との
密着性が悪いために、エッチ時間が規定よりほんのわず
かオーバーしてもエッチ液が幻パッドまで浸透しＡＩパ
ッドを腐蝕する。
論を得た。アンダー・バンプ・メタル層とＰＩＱ層との
密着性が悪いために、エッチ時間が規定よりほんのわず
かオーバーしてもエッチ液が幻パッドまで浸透しＡＩパ
ッドを腐蝕する。
更に第１図に示した構造から明らかな様に、ＰＳＧ層４
の下にはＡＩパッド３が置かれており、この様な構造の
バンプ８に引出リードをボンディング（熱圧着）すれば
、上方からかなりの圧力が加えられるためＡＩパッド３
と重なっている領域はガラス膜の割れが発生する。そこ
で、本発明の目的は、ＡＩパッドの腐蝕やガラス保護膜
の割れ等が生じない信頼性の高い電極構造を有する半導
体装置を提案するにある。
の下にはＡＩパッド３が置かれており、この様な構造の
バンプ８に引出リードをボンディング（熱圧着）すれば
、上方からかなりの圧力が加えられるためＡＩパッド３
と重なっている領域はガラス膜の割れが発生する。そこ
で、本発明の目的は、ＡＩパッドの腐蝕やガラス保護膜
の割れ等が生じない信頼性の高い電極構造を有する半導
体装置を提案するにある。
本発明は、上述した不良事故の原因に着目し、アンダー
・バンプ・メタル層をガラス性保護膜「例えばＳｉ０２
、ＰＳＧ等とポリィミド系樹脂（ＰＩＱ）保護膜との間
に介在する構造とし、更に「大きい外部圧力が加わるＡ
Ｉパッドには割れやすいガラス性保護膜を重ねない構造
とする点に特徴を有するものである。すなわち、本発明
による電極構造は、半導体基板表面上に保護膜を介して
設けられたＡＩパッドと、このＡＩパッドとは重ならず
、その周囲を図績するように形成されたガラス性保護層
と、中央部が上記ＡＩパッド上面に密着すると共に周辺
部が上記ガラス保護層に密着するように形成されたアン
ダー・バンプ金属層と、この金属層の中央部を露出し且
つその周辺部及び上記ガラス層上面を被うように形成さ
れたポリィミド系樹脂膜と、上記露出したアンダー・バ
ンプ金属層の中央部に密着して形成された金属メッキ層
とから成るものである。
・バンプ・メタル層をガラス性保護膜「例えばＳｉ０２
、ＰＳＧ等とポリィミド系樹脂（ＰＩＱ）保護膜との間
に介在する構造とし、更に「大きい外部圧力が加わるＡ
Ｉパッドには割れやすいガラス性保護膜を重ねない構造
とする点に特徴を有するものである。すなわち、本発明
による電極構造は、半導体基板表面上に保護膜を介して
設けられたＡＩパッドと、このＡＩパッドとは重ならず
、その周囲を図績するように形成されたガラス性保護層
と、中央部が上記ＡＩパッド上面に密着すると共に周辺
部が上記ガラス保護層に密着するように形成されたアン
ダー・バンプ金属層と、この金属層の中央部を露出し且
つその周辺部及び上記ガラス層上面を被うように形成さ
れたポリィミド系樹脂膜と、上記露出したアンダー・バ
ンプ金属層の中央部に密着して形成された金属メッキ層
とから成るものである。
以下、本発明の一実施例を説明する。
第２図は、本発明に係わる半導体装置の特に改良された
電極部分の断面図である。
電極部分の断面図である。
図中、第１図と同一符号は同一部分を示す。Ｓｉ基板１
の表面に設けられたパッシベーション膜（Ｓｉ０２及び
／又はＰＳＧ）２の所定個所に、多結晶Ｓｉ層９を蒸着
及びホトェッチ加工ににより設ける。
の表面に設けられたパッシベーション膜（Ｓｉ０２及び
／又はＰＳＧ）２の所定個所に、多結晶Ｓｉ層９を蒸着
及びホトェッチ加工ににより設ける。
これは、Ｎパッドとの段差を少なくするためのものであ
る。次にＰＳＧ膜１０をＣＶＤ法で、所望厚さ被着し、
その表面にＡＩパッド３を形成する。しかる後、ＡＩパ
ッド３の周辺を園績する如く、ＰＳＧ保護層４を形成す
る。
る。次にＰＳＧ膜１０をＣＶＤ法で、所望厚さ被着し、
その表面にＡＩパッド３を形成する。しかる後、ＡＩパ
ッド３の周辺を園績する如く、ＰＳＧ保護層４を形成す
る。
このＰＳＧ保護層４は、ＡＩ配線層の保護層として作用
する。この保護層の形成後、蒸着及びホトレジ加工によ
り、ＮｊＣｒ層６、Ｐｄ層７から成る二重層を、アンダ
ー・バンプ・メタル（ＵＢＭ）として設ける。このＵＢ
Ｍ層の中央部は、ＡＩパツド‘こ密着し、周辺は、ＰＳ
Ｇ層４に密着している。このＵＢＭ層上を、ＰＩＱ膜５
で被い、選択エッチ（プラズマエッチ法等による）によ
り、ＵＢＭ層の中央部を露出する。次いで、この露出し
たＵＢＭ層の中央部上にＡｕをメッキし、Ａｕバンプ８
を設ける。
する。この保護層の形成後、蒸着及びホトレジ加工によ
り、ＮｊＣｒ層６、Ｐｄ層７から成る二重層を、アンダ
ー・バンプ・メタル（ＵＢＭ）として設ける。このＵＢ
Ｍ層の中央部は、ＡＩパツド‘こ密着し、周辺は、ＰＳ
Ｇ層４に密着している。このＵＢＭ層上を、ＰＩＱ膜５
で被い、選択エッチ（プラズマエッチ法等による）によ
り、ＵＢＭ層の中央部を露出する。次いで、この露出し
たＵＢＭ層の中央部上にＡｕをメッキし、Ａｕバンプ８
を設ける。
この様に形成された第２図の電極構造は、１瓜Ｍ層６，
７周辺がＰＩＱ膜５でなく、ＰＳＧ層４に接着している
ため、ＵＢＭ層とＰＳＧ層４との密着性が強く、従来の
欠点であるエッチング液の浸み込みによるＡＩパッド３
の腐蝕現象は生じない。
７周辺がＰＩＱ膜５でなく、ＰＳＧ層４に接着している
ため、ＵＢＭ層とＰＳＧ層４との密着性が強く、従来の
欠点であるエッチング液の浸み込みによるＡＩパッド３
の腐蝕現象は生じない。
又、第２図から明らかな様に、ＡＩパッド３上には、割
れやすいガラス性保護膜はなく、引出リードをＡｕバン
プ８にボンデイングしても、ガラス性保護層４の割れる
事故は生じない。
れやすいガラス性保護膜はなく、引出リードをＡｕバン
プ８にボンデイングしても、ガラス性保護層４の割れる
事故は生じない。
第３図は、第２図のＵＢＭ層上にＡｕメッキ層を形成す
る場合の一方法を説明する図である。
る場合の一方法を説明する図である。
図は、半導体基板の上面図で１２は一枚のＳｊウェハに
形成されたＩＣ又はＬＳＩのチップ領域を示し、その周
囲には１ ３で示すバンプ形成前のＵＢＭ層がある。す
べてのＵＢＭ層１３はＵＢＭと同じ金属から成る配線層
１４で電気的に相互接続される。配線層１４は、ＰＩＱ
膜５によって被われるが、ＵＢＭ層１３の表面は、Ａｕ
メッキするために露出される。配線層１４の一端を電源
に接続し、Ｓｉ基板をＡｕメッキ液にさらすことにより
、ＵＢＭ層１３上にＡｕメッキ層８が形成される。そし
て最後に基板をＩＣ又はＬＳＩチップに細分割すること
により、配線層１４を除き、各バンプを電気的にアィソ
レーションする。この様な方法によれば、一度に全バン
プが形成され、極めて能率的である。その上、配線層！
４がＰＩＱ膜５で被われているため、配線層１４表面に
Ａｕメッキ層８が部分的に付着する不都合も生じない。
形成されたＩＣ又はＬＳＩのチップ領域を示し、その周
囲には１ ３で示すバンプ形成前のＵＢＭ層がある。す
べてのＵＢＭ層１３はＵＢＭと同じ金属から成る配線層
１４で電気的に相互接続される。配線層１４は、ＰＩＱ
膜５によって被われるが、ＵＢＭ層１３の表面は、Ａｕ
メッキするために露出される。配線層１４の一端を電源
に接続し、Ｓｉ基板をＡｕメッキ液にさらすことにより
、ＵＢＭ層１３上にＡｕメッキ層８が形成される。そし
て最後に基板をＩＣ又はＬＳＩチップに細分割すること
により、配線層１４を除き、各バンプを電気的にアィソ
レーションする。この様な方法によれば、一度に全バン
プが形成され、極めて能率的である。その上、配線層！
４がＰＩＱ膜５で被われているため、配線層１４表面に
Ａｕメッキ層８が部分的に付着する不都合も生じない。
第１図は従来の半導体装置の電極部分の断面図、第２図
は本発明の電極部分の断面図、第３図はＡｕバンプを形
成する過程を説明するための半導体ゥェハの上面図であ
る。 １・・・・・・Ｓｉ基板、２……保護（パッシベーショ
ン）膜、３・・…・ＡＩパッド、４・・・・・・ＰＳＧ
層、５・・・…ＰＩＱ膜、６……ＮｊＣｒ薄層、７……
Ｐｄ薄層、８…・・・Ａｕメッキ層（バンプ）、９……
多結晶Ｓｉ層、１０・・・・・・ＰＳＧ膜、１ ２・・
・・・・ＩＣチップ領域、１ ３・・・・・・ＵＢＭ層
、１４・…・・金属配線層。 ※′図※２図 菊３図
は本発明の電極部分の断面図、第３図はＡｕバンプを形
成する過程を説明するための半導体ゥェハの上面図であ
る。 １・・・・・・Ｓｉ基板、２……保護（パッシベーショ
ン）膜、３・・…・ＡＩパッド、４・・・・・・ＰＳＧ
層、５・・・…ＰＩＱ膜、６……ＮｊＣｒ薄層、７……
Ｐｄ薄層、８…・・・Ａｕメッキ層（バンプ）、９……
多結晶Ｓｉ層、１０・・・・・・ＰＳＧ膜、１ ２・・
・・・・ＩＣチップ領域、１ ３・・・・・・ＵＢＭ層
、１４・…・・金属配線層。 ※′図※２図 菊３図
Claims (1)
- １ 半導体基板の所定個所に、保護膜を介して設けられ
たＡｌパツドと、上記Ａｌパツドとは重ならず、その周
囲を囲繞する如く半導体基板上に設けられたガラス層と
、中央部が上記Ａｌパツドの上面に密着すると共に周辺
部が上記ガラス層に密着するように形成された金属薄層
と、上記金属薄層の中央部を露出し、且つその周辺部及
び上記ガラス層上面を被うように形成されたポリイミド
系樹脂膜と、上記露出した金属薄層の中央部に密着して
形成された金属メツキ層とから成ることを特徴とする半
導体装置の電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52126848A JPS605225B2 (ja) | 1977-10-24 | 1977-10-24 | 半導体装置の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52126848A JPS605225B2 (ja) | 1977-10-24 | 1977-10-24 | 半導体装置の電極構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5460559A JPS5460559A (en) | 1979-05-16 |
| JPS605225B2 true JPS605225B2 (ja) | 1985-02-08 |
Family
ID=14945349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52126848A Expired JPS605225B2 (ja) | 1977-10-24 | 1977-10-24 | 半導体装置の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605225B2 (ja) |
-
1977
- 1977-10-24 JP JP52126848A patent/JPS605225B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5460559A (en) | 1979-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6607941B2 (en) | Process and structure improvements to shellcase style packaging technology | |
| US6323542B1 (en) | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument | |
| US4723197A (en) | Bonding pad interconnection structure | |
| US5587336A (en) | Bump formation on yielded semiconductor dies | |
| US4761386A (en) | Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| JP3672297B2 (ja) | 半導体装置の製造方法 | |
| US7678706B2 (en) | Method of manufacturing a semiconductor device | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JPS605225B2 (ja) | 半導体装置の電極構造 | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6322464B2 (ja) | ||
| JPH10209154A (ja) | 半導体装置 | |
| JP4740536B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07201865A (ja) | バンプを備えた半導体装置 | |
| JP3967293B2 (ja) | 半導体装置 | |
| JPH079907B2 (ja) | 半導体装置 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JP2005039170A (ja) | 半導体装置及びその製造方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001094043A (ja) | 半導体チップ | |
| JPS63273337A (ja) | 半導体装置の製造方法 | |
| JPH01233741A (ja) | 半導体装置の製造方法 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 |