JPS6052507B2

JPS6052507B2 - Ｐｃｍ信号復調装置

Info

Publication number: JPS6052507B2
Application number: JP11291477A
Authority: JP
Inventors: 健太郎小高; 章伊賀
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1977-09-20
Filing date: 1977-09-20
Publication date: 1985-11-19
Also published as: JPS5446018A

Description

【発明の詳細な説明】本発明はオーディオ信号信号をＰＣＭ変調することに
より得られるＰＣＭ信号を例えばテレビ信号と同様の信
号形態に変換してＶＴＲ（ビデオテープレコーダ）によ
り記録再生するような装置に使用して好適なＰＣＭ信号
復調装置に関する。

ＰＣＭ信号をテレビ信号と同様の信号形態に変換すれ
ば、ＶＴＲ）ビデオデスク等のテレビ信号記録再生装置
に対してアダプタの構成とされたＰＣＭ変調装置及びＰ
ＣＭ復調装置を付加することにより、上述のテレビ信号
記録再生装置をそのままＰＣＭ信号記録再生装置とする
ことができる利点がある。ところで、このようなＰＣＭ
信号記録再生装置においては、一般に装置の始動時等で
はモータの起動特性などにより安定に記録媒体が走行し
ないので、装置の動作が安定になるまでは、復調された
オーディオ信号にミユーテイングをかけて、不快な異音
が発生することを防止する必要がある。また、長いドロ
ップアウトや雑音などが発生したときに、これによる異
音が発生しないようにミユーテイングをかける必要があ
る。本発明は上述の点を考慮してＰＣＭ変調装置及び
ＰＣＭ復調装置をアダプタとする場合に使用して好適な
るＰＣＭ復調装置を提供せんとするものである。

本発明は異音が発生ずる前に確実にミユーテイング動作
に入る（以下これをミユーテイングオンと称する）もの
で、また、装置の起動時のように再生信号が不安定な状
態においてミユーテイングオン或いはオフが繰り返され
ることを回避するようにしたものてある。以下、本発
明の一実施例について説明するに、第１図はそのＰＣＭ
エンコーダを示し、第２図はそのＰＣＭデコーダを示し
、第１図及び第２図において、１はＶＴＲを示す。

このＶＴＲＩはその記録信号入力端子１１から与えられ
るテレビ信号を記録系を介して一対の回転磁気ヘツドに
供給し、テレビ信号の１フイールドを磁気テープに傾斜
したトラツクとして記録するものである。また、ＶＴＲ
ｌの再生信号出力端子１０には、磁気テープより再生さ
れた信号が再生系を介することにより形成されたテレビ
信号が取り出される。このＶＴＲｌは一般に固定ヘツド
方式に比べて伝送帯域が広い特長を有しており、このＶ
ＴＲｌによりテレビ信号と信号形態が同一とされたＰＣ
Ｍ信号を記録再生するものである。ＰＣＭエンコーダ及
びＰＣＭデコーダはＶＴＲｌに対するアダプタ構成とさ
れ、ＶＴＲｌに対してこのアダプタを装填したときには
、ＰＣＭ信号記録再生装置を実現することができる。即
ち２Ｌ及び２Ｒは夫々ステレオオーデイオ信号の左方信
号及び右方信号が供給される端子である。

これら左方信号及び右方信号は夫々増幅器３Ｌ及び３Ｒ
１ローパスフイルタ４Ｌ及び４Ｒ１サンプリングホール
ド回路５Ｌ及び５ＲＡＤ変換器６Ｌ及び６Ｒを介される
ことによりＰＣＭ変調される。この油変換器６Ｌ及び６
Ｒのデジタル出力は並列コードであるので、並列直列変
換器７により直列形式とされ、時間軸圧縮回路８に供給
される。時間軸圧縮回路８はテレビ信号における垂直ブ
ランキング期間に略々相当するデータ欠如期間を形成す
るものて、時間軸圧縮回路８を構成するＲＡＭの書込み
クロツク周波数より読出しクロツク周波数を高くするこ
とにより時間軸を圧縮できる。この場合、ＲＡＭは書込
み及び読出しが非，同期で行なわれるように制御される
。時間軸圧縮回路８の出力は誤り検出コード例えばＣＲ
Ｃコードを付加するためのＣＲＣエンコーダ９に供給さ
れる。

ＣＲＣエンコーダ９の出力はデータ同期信号付加回路１
０に供給される。このデ．ータ同期信号付加回路１０て
は、データ欠如期間の後の最初のタイミングを示すため
のデータ同期信号Ｐｄが付加される。更に、同期信号混
合回路１１にてテレビ信号における垂直同期信号及び水
平同期信号に相当する同期信号（これらの同期信・号も
垂直同期信号及び水平同期信号と呼ふ）が加えられる。
この同期信号混合回路１１の出力がＶＴＲｌの記録信号
入力端子１１に供給される。１２は書込側のタイミング
を制御するためのパルス発生回路を示し、１３は読出側
のタイミングを制御するためのパルス発生回路を示し、
これらのパルス発生回路１２及び１３には基準クロツク
発振器１４からのクロツクパルスが供給される。

そしてパルス発生回路１２から、サンプリングホールド
回路５Ｌ及び５Ｒに対するサンプリングパルスと、ＡＤ
変換器６Ｌ及び６Ｒに対するクロツクパルスと、並列直
列変換器７に対するクロツクパルスと、時間軸圧縮回路
８に対する書込みクロノツクパルス及び書込み制御パル
スとが発生する。サンプリングパルスの周波数は例えば
４４．１〔ＫＨｚ〕とされ、１．４１１２〔ＫＨｚ〕の
クロツクパルスによつて１サンプル値が１ワード２６ビ
ツトのＰＣＭ信号に変換され、時間軸圧縮回路８のＲＡ
Ｍに書込まれる。またパルス発生回路１３から、時間軸
圧縮回路８に対する読出しクロツクパルス及び読出し制
御パルスと、ＣＲＣエンコーダ９に対する制御パルスと
、同期信号混合回路１１に供給される複合同期信号とが
発生する。時間軸圧縮回路８では書込み制御パルスによ
り書込みクロツクパルスがゲートされて連続的にデータ
が書込まれ、この書込み動作が開始されてからやや遅れ
て読出し制御パルスにより読出しクロツクパルス（例え
ば１．７６４〔ＭＨｚ〕）がゲートされて読出し動作が
行なわれ、所定時間後に読出し制御パルスによりＲＡＭ
に対する読出しクロツクパルスの供給が停止され、これ
によつて読出し動作が休止し、所定のデータ欠如期間の
後に再び読出し動作が開始されるようにして時間軸圧縮
がなされる。１５はデータ同期信号発生回路てあり、１
フイールド期間の最初にデータが挿入される水平期間の
前の水平期間に相当するタイミングでデータ同期信号Ｐ
ｄを発生するようになされている。

データ同期信号Ｐｄは、時間軸圧縮回路８に対する読出
しクロツクパルスから形成され、例えば゜“１゛と゜“
０゛が交互に繰り返される。（１０１０１０・・・・・
・）のものである。このときのデータ同期信号Ｐｄの周
波数は（１．７６４〔ＭＨＺ））弓の８８２〔ＫＨＺ〕
となる。データ同期信号Ｐｄを゜゛１丁゛と゜゜００゛
が交互に繰り返される（１１００１１００１１００・・
・・・・）としても良く、この場合のデータ同期信号の
Ｐｄの周波数は４４１〔ＫＨｚ〕となる。かかるデータ
同期信号Ｐｄを形成するために、パルス発生回路１３か
らのデ一夕同期信号を所定のタイミングで発生させるた
めの複合同期信号占、データ同期信号自体を形成するた
めの読出しクロツクパルスとがデータ同期信号発生回路
１５に供給される。第３図は記録されるＰＣＭ信号の奇
数フイールド期間（即ち２６３Ｈ１但しＨは水平周期）
を示すもので、テレビ信号と同様に垂直同期信号Ｄ１等
化パルスＥＱｌ及びＥＱ２を含む？の垂直ブランキング
期間と、その前の胆の期間及びその後の？の期間との計
１８Ｈのデータ欠如期間１ＲＧが設けられ、残りの２４
５Ｈの期間において水平同期信号冊で規定される１Ｈの
期間毎にＰＣＭ信号の３ワード及びＣＲＣコードが挿入
される。

そしてデータ欠如期間１ＲＧの後の偶数フイールドのデ
ータが始まる直前の１Ｈの期間にデータ同期信号Ｐｄが
挿入される。この１Ｈの期間に挿入される信号は第４図
に拡大して示すように、８ビツト相当のパルス幅の水平
同期信号ＨＤ及びその後の８ビツト相当のパルス幅のバ
ツクポーチを含む期間１ＢＧの後から、各ワードが２６
ビツトのコードが３ワード挿入され、その後に１６ビツ
トのＣＲＣコードが挿入されてなるもので、１Ｈの期間
は１１２ビツト相当の期間となる。この１ワードは夫々
１３ビツトの左右のオーデイオ信号が直列に配されたも
ので、第４図では簡単のため゜゜１゛ど゜０゛が交互の
場合を表わす。また第５図Ａ及びＢに示すようにデータ
欠如期間１ＲＧは、奇数フイールドと偶数フイールドで
テレビ信号と同様にνＨのずれをもたらせており、奇数
フイールドにおけるデータ欠如期間１ＲＧが１８Ｈてあ
れは、偶数フイールドにおけるそれは１７１］てあり、
両者を平均して１７．５１｛となるようにされている。
次に第２図を参照してＴＲｌの再生出力端子１０に現れ
る再生ＰＣＭ信号の復調について説明するに、第３図第
４図並びに第５図Ａ及びＢと同様の波形のＰＣＭ信号が
同期信号分離回路２１に供給される。

同期信号分離回路２１で分離された垂直同期信号ＶＤは
後述するクロツクパルス発生回路３３に供給されると共
に複合同期信号以外のデータがデータ抜取り回路２２及
び同調回路３４に供給される。データ抜取り回路２２の
出力はＣＲＣデコーダ２３に供給される。ＣＲＣデコー
ダ２３は１Ｈの期間に挿入されている３ワード分の情報
ビツト（計７８ビツト）に誤りが生じているか否かを判
別するもので、その判別結果である１ビツトの判別ビツ
トが各１ワードに付加された形で時間軸伸長回路２４の
ＲＡＭに書き込まれる。時間軸伸長回路２４は時間軸を
伸長してデータ欠如期間１ＲＧを除き、時間軸変動分が
除去された連続データを得るためのものである。この場
合、読出しアドレスを制御することにより判別ビツトが
各ワードの最初のビツトとして読出され、この判別ビツ
トがゲート回路２５にて分離される。そして直列並列変
換器２６により、１ワード２６ビツトが左方信号に相当
する１３ビツトの並列コードと右方信号に相当する１３
ビツトの並列コードとに変換され、夫々ＤＡ変換器２７
Ｌ及び２７Ｒに供給される。このＤＡ変換器２７Ｌ及び
２７Ｒの出力は、誤つた１ワードのデータをその前後の
正しい１ワードのデータの平均値におき代える平均値補
間回路２８Ｌ及び２８Ｒと、ミユーテイング回路２９Ｌ
及び２９Ｒと、ローパスフイルタ３０Ｌ及び３０Ｒとを
夫々介して増幅器３１Ｌ及び３１Ｒに供給される。そし
て増幅器３１Ｌ及び３１Ｒの出力端子３２Ｌ及び３２Ｒ
に復調された左右のオーデイオ信号が現れる。上述の再
生された垂直同期信号ＶＤの供給されるクロツクパルス
発生回路３３は、カツトオフ周波数の頗る低い特性ＰＬ
Ｌ回路の構成とされており、再生信号中に含まれるドリ
フトと称される頗る低い周波数例えば０．３〔Ｈｚ〕以
下の時間軸変動に追従した例えば１４．１１２〔ＭＨｚ
〕のクロツクパルスを発生する。

このクロツクパルスを一定周波数のものとしても良いが
、ドリフト迄も補正するとなると時間軸伸長回路２４を
構成するＲＡＭの容量が大きくなる不都合があり、また
復調オーデイオ信号中にドリフトが含まれていても聴感
上は大きな影響がないので上述のようにしている。つま
りクロツクパルス発生回路３３からのクロツクパルスは
読出側のタイミングを制御するパルス発生回路３５に供
給され、時間軸伸長回路２４に対する読出しクロツクパ
ルス及び読出し制御パルス゛と、直列並列変換器２６に
対するクロツクパルスと、ＤＡ変換器２７Ｌ及び２７Ｒ
に対するクロツクパルスとが形成される。一方、書込側
のタイミングを制御するパルス発生回路３６からは、デ
ータ抜取り回路２２に対するゲートパルスと、ＣＲＣデ
コーダ２３に対する制御パルスと、時間軸伸長回路２４
に対する書込みクロツクパルス及び書込み制御パルスと
が形成される。

この書込側のパルス発生回路３６にはクロツクパルス発
生回路３３からのクロツクパルスが供給されるが、書込
側の制御パルスは再生信号中のジツタと称される比較的
高い周波数の時間軸変動に対しても追従（同期）してい
なければならないので、同期信号分離回路２１からの垂
直同期信号ＶＤ及び水平同期信号ＨＤがパルス発生回路
３６に供給される。更に、同期信号分離回路２１からの
水平同期信号冊及び垂直同期信号Ｄと同調回路３４から
のデータ同期信号Ｐｄに対応する同期パルスがデータ同
期回路３７に供給され、その出力がパルス発生回路３６
に供給される。また読出側のパルス発生回路３５にはゲ
ート回路２５にて分離された判別ビツトが供給され、前
述のように時間軸伸長回路２４から読出されるワードが
誤つているときには次の正しいワードを読出すような読
出しアドレスの制御がなされる。

そして判別ビツトが誤り補正制御回路３８に供給され、
これによつて平均値補間回路２８Ｌ及び２８Ｒが制御さ
れ、誤つたワードがその前後の正しいワードの平均値の
値におき代えられる補正がなされる。このような誤り補
正を行なうために、ＴＲｌにおいて生じるドロツプアウ
ト等によるバースト誤りを分散させるべく、ＰＣＭエン
コーダにおいてワード単位のインターリーフ（順序の並
びかえ）を行ない、ＰＣＭデコーダにおいてワード単位
のディンターリーブ（順序を元に戻す）を行なうように
されている。時間軸伸長回路２４における時間軸の伸長
は、ＰＣＭエンコーダの時間軸圧縮とは逆に書込みクロ
ツクパルスの周波数（１．７６４〔ＭＨｚ））より読出
しクロツクパルスの周波数を低く（１．４１１２Ｍ．Ｈ
ｚ））することによつて実現される。

そしてこの書込み動作はデータ欠如期暉ＲＧにおいては
なされないから、第５図Ａに示す奇数フイールドのデー
タ欠如期間１ＲＧにおいて“゜０゛となる書込みゲート
パルスにより書込みクロツクパルスがゲートされるよう
になされている。この書込みゲートパルスはデータ抜取
り回路２２に対するゲートパルスともなるものである。
３９は後述するミユーテイング制御回路である。

ミユーテイング制御回路３９にはＣＲＣデコーダ２３か
らのＣＲＣ検出出力ＰＯとクロツクパルス発生回路３３
を構成するＰＬＬ回路の状態を示すロツク検出出力Ｐｌ
とが供給され、誤りが生じていることを示すＣＲＣ検出
出力ＰＯが所定個数以上発生すると、ミユーテイング回
路２９Ｌ及び２９Ｒをミユーテイングオンとするミユー
テイング信号Ｐｍが発生し、誤りが生じていることを示
すＣＲＣ検出出力ＰＯが消失して然もクロツクパルス発
生ノ回路３３のＰＬＬ回路がロツク状態にあるときにミ
ユーテイング回路２９Ｌ及び２９Ｒをミユーテイングオ
フとするミユーテイング信号Ｐｍを発生するようにされ
ている。このミユーテイング信号Ｐｍはデータ同期回路
３７にも供給される。更に本発明の一実施例について詳
述するに、本例におけるインターリーフ及びデインター
リーブは１フイールド期間で完結するようにされており
、この期間内のデータ（２４５×３＝７３５ワード）を
８個のプロツクに分割し、この１プロツクを単”位とし
て行なわれている。即ち８プロツクのうちの７プロツク
の各々の長さは９２ワードとされ、残り１プロツクの長
さは９１ワードとされる。第６図Ａはこの１プロツク（
９２ワード）のＰＣＭ信号を示すもので、第６図におけ
る数字は各１ワードを示す。まず、インターリーフは第
６図Ａに示す本来の順序でもつて時間軸圧縮回路８のＲ
ＡＭにＰＣＭ信号を書込んでおいて、このＰＣＭ信号を
読出すときのワードアドレスを制御することにより、最
初に奇数番目の４６ワードを読出し、次に偶数番目の４
６ワードを読出すようにしてなされる。従つてＴＲｌに
より記録再生されるＰＣＭ信号の順序は第６図Ｂに示す
ものとされる。なお、ＣＲＣコードは１番目、３番目、
５番目というように３ワード毎に付加されるが、第６図
では簡単のため省略されている。また、デインターリー
ブは時間軸伸長回路２４のＲＡＭの書込みワードアドレ
スを制御することによりなされる。つまり、第１番目に
供給されるＰＣＭ信号は１番地に書込まれ、第２番目に
供給されるＰＣＭ信号は３番地に書込まれるというよう
になされる。従つて時間軸伸長回路２４のＲＡＭの１番
地から順次２番地、３番地とワードアドレスを指定して
ＰＣＭ信号を読出すことにより、時間軸伸長回路２４の
出力に現れるＰＣＭ信号は第６図Ｃに示す元の順序に戻
される。今、第６図Ｂに示すように７番目、９番目及び
１１番目の連続した３ワードが誤つているとすると、デ
インターリーブされた結果は、第６図Ｃに示すように誤
りがある各ワードの前後に正しいワードが位置する配列
となり、前述のようにこの誤りがあるワードを前後の正
しいワードでもつて平均値補間することが可能となる。

従つてこの平均値補間にとつて許容できるバースト誤り
の長さは、１プロツク内の４６ワード以下（時間にして
約１５Ｈ以下）である。第７図はミユーテイング制御回
路３９の一例を示すもので、併せてクロツクパルス発生
回路３３も示されている。

クロツクパルス発生回路３３は同期信号分離回路２１か
ら垂直同期信号Ｄが供給される入力端子４１と、１４．
１１２〔ＭＨｚ〕のクロツクパルスが得られる出力端子
４２とを有し、これら入出力間に位相比較回路４３、ロ
ーパスフイルタ４牡ＶＣＯ（電圧制御形可変周波数発振
器）４５、分周器４６及び４７が設けられたＰＬＬ回路
の構成である。出力クロツクパルスは分周器４６で±に
分周され、更にこの８．８２〔ＫＨｚ）の１６００パ
ルスが分周器４７で七しに分周されることによつて６０
〔Ｈｚ〕とされ、位相比較回路４３にて垂直同期信号Ｖ
Ｄと位相比較される。かかるＰＬＬ回路がロツク状態に
あるか否かを検出するために、分周器４６の出力がカウ
ンタ４８に供給され、このカウンタ４８の出力がＤフリ
ツプフロツプ４９に供給される。

カウンタ４８は垂直同期信号ＶＤによつてクリアされ、
分周器４６の出力が１４７個計数されたときのみにその
出力が“゜１゛となるものである。従つてＰＬＬ回路が
ロツク状態にあれば、ある垂直同期信号ＶＤによつてカ
ウンタ４８がクリアされて、次の垂直同期信号ＶＤによ
りクリアされる迄に分周器４６の出力が１４７個計数さ
れるので、垂直同期信号ＶＤによりクリアされる時は、
カウンタ４８の出力ぱ“１゛となる。またＰＬＬ回路が
ロツク状態にないと、カウンタ４８は１４７以外の数を
計数しているために、その出力は“゜０゛となつている
。このカウンタ４８の出力を垂直同期信号ＶＤをクロツ
ク入力とするＤフリツプフロツプ４９により取り出し、
その出力百をＰＬＬ回路のロツク状態に対応したロツク
検出出力Ｐ１として用いる。またミユーテイング制御回
路３９はＣＲＣ検出出力ＰＯが供給される入力端子５０
と、１Ｈの周期のクロツクパルスＣｐが供給されるクロ
ツク入力端子５１と、ミユーテイング信号出力端子５２
とを備えている。

ＣＲＣデコーダ２３から発生するＣＲＣ検出出力ＰＯは
第４図に示す１Ｈ内の３ワードのＰＣＭ信号に誤りが含
まれているときに、この３ワードのＰＣＭ信号の直後の
期間１Ｙ！Ｃ）内において第８図Ａに示すように゜“１
゛となるもので、誤りがないと判定されたときには“゜
１゛とならないものである。

第８図Ａは？の期間連続して誤りがあると判定されて３
個のＣＲＣ検出出力ＰＯが発生した場合である。またク
ロツクパルスＣｐは第８図Ｂに示すように１Ｈ毎の期間
１ＢＧの略々中間位相で発生するものであり、かかるク
ロツクパルスＣｐは同期信号分離回路２１にて分離され
た水平同期信号冊から形成することができる。このクロ
ツクパルスＣｐはアンドゲート５３によりＣＲＣ検出出
力ＰＯが“゜１゛のときのみカウンタ５６に入力され、
またこのカウンタ５６はアンドゲート５４及びインバー
タ５５によりＣＲＣ検出出力ＰＯが６６０゛のときにク
ロツクパルスＣｐでクリアされる。カウンタ５６は托進
カウンタで、アンドゲート５３を介して連続してＰ個の
クロツクパルスが供給されたときに、゛゜１゛のキヤリ
一出力が発生する。つまり、本例では前述のようなイン
ターリノーブ及びデインターリーブを行なうことにより
連続した１５Ｈに亘る誤りに対しても補正（平均値補間
）を可能としているから、１５個のＣＲＣ検出出力ＰＯ
が発生したときは、補正可能な範囲の限界になつている
ことを意味し、このことを検出してミユーテイングを行
なうようにしている。かかるカウンタ５６の出力がオア
ゲート５７を介して２ビツトのカウンタ５８のクリア入
力とされる。

カウンタ５８の２ビツトの出力はナンドゲート５９に供
給され、ナンドゲート５９の出力がフミユーテイング信
号Ｐｍとして出力端子５２に導れる。また、ミユーテイ
ング信号Ｐｍと垂直同期信号ＶＤがアンドゲート６０に
供給され、アンドゲート６０の出力がカウンタ５８のク
ロツク入力とされる。またミユーテイング信号Ｐｍと前
述のクロツク検出出力Ｐ１がアンドゲート６１に供給さ
れ、このアンドゲート６１の出力がオアゲート５７を介
してカウンタ５８のクリア入力とされる。以上の構成の
ミユーテイング制御回路３９からのミユーテイング信号
Ｐｍが６４０″のときには、ミユーテイング回路２９Ｌ
及び２９Ｒは第２図に示すようにミユーテイングオフと
され、ミユーテイング信号Ｐｍが４“１゛のときには、
ミユーテイング回路２９Ｌ及び２９Ｒはミユーテイング
オンとされて出力端子３２Ｌ及び３２Ｒに復調オーデイ
オ信号が現れるのが阻止されるまず、ＶＴＲｌが安定な
動作を行なつており、ロツク検出出力Ｐ１が゜“０゛の
状態において、ＣＲＣ検出出力ＰＯが托個発生したとす
ると、カウンタ５６の出力が゜゜１゛となり、カウンタ
５８がクリアされ、ミユーテイング信号Ｐｍが“゜１゛
となつてミユーテイングオンとなる。

本例では、時間軸伸長回路２４の入力側で誤りを検出し
ているから、異音が発生する前に確実にミユーテイング
をかけることができる。従つて、ＰＣＭ復調されたオー
デイオ信号をミユーテイングするミユーテイング回路２
９Ｌ及び２９Ｒを設けるのに代えて、時間軸伸長回路２
４の読出し動作を禁止するミユーテイング手段や、読出
されたＰＣＭ信号を無効とするミユーテイング手段を用
いることもできる。このミユーテイングオンの後に、連
続した１５Ｈの誤りが発生せずにカウンタ５６の出力が
“゜０゛になつていると、カウンタ５８はアンドゲート
６０を介して供給される垂直同期信号ＶＤを計数．し、
これを３個計数すると、カウンタ５８の２ビツトの出力
は共に゜“ｒ′となり、ミユーテイング信号Ｐｍぱ゜０
゛となり、ミユーテイングオフとなる。

垂直同期信号Ｄを３個計数してからミユーテイングオフ
とするのは、時間軸伸長回路２４の入力側で誤りを検出
しているので、誤つたＰＣＭ信号が完全に出力される迄
に若干の時間を要するためである。従つて通常のミユー
テイング時間は、カウンタ５６の出力が“゜０゛となつ
てから、３個の垂直同期信号ＶＤが供給される迄の頗１
る短時間のものである。また、ＴＲｌの起動時などでそ
の動作が不安定で従つて再生ＰＣＭ信号が不安定なとき
は、垂直同期信号Ｄを分離できないことが多く、カウン
タ５８に対してクロツク入力は加わらず、また、垂直同
期信号Ｄが分離されても、ＴＲの動作が不安定で垂直同
期信号ＶＤがその周期が正規の同期と異なる場合、これ
を３個数える間にロツク検出出力Ｐ１が“゜１゛となつ
たり、或いはカウンタ５６の出力が゜６ｒ゛となるので
、カウンタ５８はクリアされることになる。

ＴＲｌが安定に動作しているときには、一般にドロツプ
アウトなどによつて連続して１５｝１以上の誤りが生じ
た場合に）ミユーテイングオンしてその後ミユーテイン
グオフしても、この直後に再び１５Ｈ以上の誤りが生じ
てミユーテイングオンとなるようなことはない。しかし
、ＶＴＲｌの起動時などでは、ＴＲｌのサーボ系によつ
て動作が安定化する迄には、かかるミユーテイングのオ
ン・オフが発生するおそれがあるために、ロツク検出出
力Ｐ１を用いてミユーテイングオフに移行するようにし
ている。上述の説明から明かなように、本発明に依れば
補正しきれない誤りを含むＰＣＭ信号によつて異”音が
発生することを防止できる。

また、ＶＴＲｌの起動時のように再生信号が不安定なと
きに、ミユーテイングのオン・オフが繰り返されて耳障
りな異音が発生ずるのを防止することができる。従つて
ミユーデイング動作が行なわれる時間を必要最少限のも
のとすることができる。仮に、ＶＴＲｌが起動されてか
らサーボ系により動作が安定する迄の時間に対応してミ
ユーテイング動作が行なわれる時間を定めると、通常の
再生動作において補正ができなくなるような場合に必要
以上に長い時間のミユーテイング動作が行なわれてしま
う問題点が生じてしまう。更に、本発明はＰＣＭ信号復
調装置をアダプタ構成とする場合に適用して有効である
。つまり、アダプタ構成とするときは、ＴＲ等の記録再
生装置とは、記録又は再生信号のみが入出力されるので
、一般のＶＴＲにおいて用いられているような操作釦が
押されたことを検知して装置の始動時等でミユーテイン
グをかけるようなことができないのである。なお、ＰＣ
Ｍ信号の誤り検出及び誤り補正は上述実施例におけるよ
うにＣＲＣコードにより誤りを検出して平均値補間する
ものに限られず、同一のＰＣＭ信号を二重記録して誤り
のないＰＣＭ信号を用いる方法や、誤り訂正コードによ
つて誤り自体を訂正する方法等でも良い。

【図面の簡単な説明】

第１図は本発明の一実施例におけるＰＣＭエンコーダの
プロツク図、第２図はそのＰＣＭデコーダのプロツク図
、第３図、第４図、第５図及び第６図は本発明の一実施
例の説明に用いる波形図、第７図は本発明の一実施例の
要部のプロツク図、第８図はその説明に用いる波形図で
ある。１はＴＲｌ５Ｌ，５Ｒはサンプリングホールド回路、６
Ｌ，６ＲはＡＤ変換器、８は時間軸圧縮回路、９はＣＲ
Ｃエンコーダ、２１は同期信号分離回路、２３はＣＲＣ
デコーダ、２４は時間軸伸長回路、２７Ｌ，２７ＲはＤ
Ａ変換器、２９Ｌ，２９Ｒはミユーテイング回路、３９
はミユーテイング制御回路である。

Claims

【特許請求の範囲】

１オーディオ信号がＰＣＭ変調されてなるＰＣＭ信号
と、このＰＣＭ信号の所定の長さ毎に付加された同期信
号とからなる再生（又は受信）信号が供給され、この再
生（又は受信）信号から上記同期信号を分離すると共に
上記再生（又は受信）信号のうちで誤りがあり且つ補正
不可能なＰＣＭ信号に対して復調オーディオ信号に異音
が発生するのを実質的に阻止するようにしたＰＣＭ信号
復調装置において、上記分離された同期信号を位相同期
回路に供給し、この位相同期回路によりＰＣＭ復調のた
めのタイミング信号を形成すると共に、上記分離された
同期信号と上記タイミング信号との位相同期検出回路及
び誤り検出回路を設け、該位相同期検出回路と該誤り検
出回路の出力により上記ＰＣＭ信号の補正又は訂正が不
可能な状態で上記分離された同期信号及びタイミング信
号が位相同期していない状態において上記阻止動作を行
い、上記ＰＣＭ信号の補正又は訂正が可能な状態で且つ
上記分離された同期信号及びタイミング信号が位相同期
している状態において上記阻止動作を解除するようにし
たＰＣＭ信号復調装置。