JPS6053036A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6053036A JPS6053036A JP58162159A JP16215983A JPS6053036A JP S6053036 A JPS6053036 A JP S6053036A JP 58162159 A JP58162159 A JP 58162159A JP 16215983 A JP16215983 A JP 16215983A JP S6053036 A JPS6053036 A JP S6053036A
- Authority
- JP
- Japan
- Prior art keywords
- alloying
- silicon wafer
- semiconductor element
- thermal expansion
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、シリコンウェハの一方の主表面に金属板を
載置して合金する半導体素子の製造方法に関するもので
、その目的は合金時にシリコンウェハと金属板に適当な
外圧を加えた状！八：にすることによりシリコンウェハ
と金属板どの熱膨張のハ゛・により発生する半導体素子
のソリを減りし、上だ、半ｚ島体素子内部に発生する残
留応力を小さく−！ることＫある。
載置して合金する半導体素子の製造方法に関するもので
、その目的は合金時にシリコンウェハと金属板に適当な
外圧を加えた状！八：にすることによりシリコンウェハ
と金属板どの熱膨張のハ゛・により発生する半導体素子
のソリを減りし、上だ、半ｚ島体素子内部に発生する残
留応力を小さく−！ることＫある。
第１図は従来の合金方法の一例をル免１男するための断
面図であり、第２図は第１図の従来の合金方法によって
合金された半導体素子を示す断面図である。これらの図
で、１はシリコンウニノ＼、２（ま−ウ材、３は前記シ
リコンウェー・１をロウ材２でｐつ付けする金属板、４
は合金治具、５ｉま重りを示す。−例として金属板３と
してモリブデン板を使用した場合を説明すると、第１図
に示すようにシリコンウニｌ〜１に接する重り５σ）自
力ｌ平面、また、モリブデン板３に接する合金治具４の
面も平面なので合金時にシリコンウェー１．モリフ′テ
ン板３には重り５による圧縮力のみカー働し・てし・ろ
だけである。このような状態で、例えｉｆ ７００°Ｃ
でロウ材２を溶かして合金すると、熱膨張係数カーシリ
コンウエノヘ１よりモリブデン板３の方カー太き℃・た
め、合金後、常温まで冷却するとモリフ′テン板３には
収縮しようとする力か働くため第２図に７ｔすようにシ
リコンウニノー １１１１１１を凸にする反りｈ−発生
する。半導体素子は７００°Ｃもの品温では使用しない
ためシリコンウェハ１に発生した内Ｒ１ｉ ｌａ；力は
残留応力として残る。
面図であり、第２図は第１図の従来の合金方法によって
合金された半導体素子を示す断面図である。これらの図
で、１はシリコンウニノ＼、２（ま−ウ材、３は前記シ
リコンウェー・１をロウ材２でｐつ付けする金属板、４
は合金治具、５ｉま重りを示す。−例として金属板３と
してモリブデン板を使用した場合を説明すると、第１図
に示すようにシリコンウニｌ〜１に接する重り５σ）自
力ｌ平面、また、モリブデン板３に接する合金治具４の
面も平面なので合金時にシリコンウェー１．モリフ′テ
ン板３には重り５による圧縮力のみカー働し・てし・ろ
だけである。このような状態で、例えｉｆ ７００°Ｃ
でロウ材２を溶かして合金すると、熱膨張係数カーシリ
コンウエノヘ１よりモリブデン板３の方カー太き℃・た
め、合金後、常温まで冷却するとモリフ′テン板３には
収縮しようとする力か働くため第２図に７ｔすようにシ
リコンウニノー １１１１１１を凸にする反りｈ−発生
する。半導体素子は７００°Ｃもの品温では使用しない
ためシリコンウェハ１に発生した内Ｒ１ｉ ｌａ；力は
残留応力として残る。
第２図に示すこのような残留応力や変形は外部からの熱
的２機械的衝撃に対してシリコンνｒｕれを起こす大き
な原因となっていて、特に大口径素子において起こりや
すく問題となっ−Ｃいた。
的２機械的衝撃に対してシリコンνｒｕれを起こす大き
な原因となっていて、特に大口径素子において起こりや
すく問題となっ−Ｃいた。
この発明は、上記欠点を除去するためになされたもので
、合金する金属板とシリコンウェハの熱膨張係数の差を
考慮し熱膨張係数の小さい側をあらかじめ凹面に形成し
て合金するようにし、半導体素子の残留応力や変形を低
減するようにしたものである。
、合金する金属板とシリコンウェハの熱膨張係数の差を
考慮し熱膨張係数の小さい側をあらかじめ凹面に形成し
て合金するようにし、半導体素子の残留応力や変形を低
減するようにしたものである。
第３図はこの発明の一実施例の合金方法を説明するため
の断面図である。この図で、６は表面を凹１ｔｉｉとし
た凹面合金治具、７は前記凹面合金治具６の凹面に対応
した凸面が形成された凸面合金治具、８は締め付は台、
９は締め付はボルトを示す。
の断面図である。この図で、６は表面を凹１ｔｉｉとし
た凹面合金治具、７は前記凹面合金治具６の凹面に対応
した凸面が形成された凸面合金治具、８は締め付は台、
９は締め付はボルトを示す。
第３図に示すように、凹面台金治具６．凸面合金治具１
の各々モリ７′テン板３．シリコンウェハ１に接する面
を球面に加工し、その曲率は第２図の反りの場合の曲率
に等しくなるようにする。そして、シリコンウェハ１側
、すなわち熱膨張係数が小さい側が凹面になるようにセ
ットし、締め付はボルト９でシリコンウェハ１．モリブ
テン３が各々凸面合金治具１．凹面合金治具６に密着す
るまで締め付ける。この第３図の状態では、第１図の場
合と比較してシリコンウニ・・１のｐつ材２１１＋Ｈの
主面がより引っ張られた状態になり、モリブデン板３の
ロウ材２１１１１１の主面がより圧縮された状態になる
。このような状態で、７００°Ｃに温度を上げロウ材２
を溶かして合金後冷却して常温になった後、締め付はボ
ルト９をはずして半導体素子を取り出すと、この場合は
モリブデン板３とシリコンウェハ１の熱膨張の差に相当
する分だけ合金時に髪形しであるので、第４図に示すよ
うに半導体素子の変形や残留応力を大幅に減少すること
ができ、反りの極めて少なし・半導体素子が得られろ。
の各々モリ７′テン板３．シリコンウェハ１に接する面
を球面に加工し、その曲率は第２図の反りの場合の曲率
に等しくなるようにする。そして、シリコンウェハ１側
、すなわち熱膨張係数が小さい側が凹面になるようにセ
ットし、締め付はボルト９でシリコンウェハ１．モリブ
テン３が各々凸面合金治具１．凹面合金治具６に密着す
るまで締め付ける。この第３図の状態では、第１図の場
合と比較してシリコンウニ・・１のｐつ材２１１＋Ｈの
主面がより引っ張られた状態になり、モリブデン板３の
ロウ材２１１１１１の主面がより圧縮された状態になる
。このような状態で、７００°Ｃに温度を上げロウ材２
を溶かして合金後冷却して常温になった後、締め付はボ
ルト９をはずして半導体素子を取り出すと、この場合は
モリブデン板３とシリコンウェハ１の熱膨張の差に相当
する分だけ合金時に髪形しであるので、第４図に示すよ
うに半導体素子の変形や残留応力を大幅に減少すること
ができ、反りの極めて少なし・半導体素子が得られろ。
実験例によるとシリコンウェハ１として直径が３Ｊ配φ
、厚みが３５０μｍ、金属板３として直径が３１１廁φ
、厚みが１．０ｍｍのモリブデン板、ロウ材２として３
１咽、厚みが５０μｍのアルミ箔を使用した場合、第１
図に示すように従来の合金方法では半導体素子の反りが
７０〜８０μＩｎであったものが、第３図釦示す合金方
法では曲率半径を１６００ｍにとると合金後の半導体素
子の反りが１０μｍ程度に大幅に改善された。
、厚みが３５０μｍ、金属板３として直径が３１１廁φ
、厚みが１．０ｍｍのモリブデン板、ロウ材２として３
１咽、厚みが５０μｍのアルミ箔を使用した場合、第１
図に示すように従来の合金方法では半導体素子の反りが
７０〜８０μＩｎであったものが、第３図釦示す合金方
法では曲率半径を１６００ｍにとると合金後の半導体素
子の反りが１０μｍ程度に大幅に改善された。
以上説明したように、この発明によれは、半導体素子の
残留応力や変形を低減することができるため、外部から
の熱的２機械的衝撃に強い半導体ふ子をつくることがで
きる利点がある。
残留応力や変形を低減することができるため、外部から
の熱的２機械的衝撃に強い半導体ふ子をつくることがで
きる利点がある。
第１図は従来の合金方法による半導体素子の合金時の状
態を示す断面図、第２図は従来の合金方法による半導体
素子の合金後の状態を示す断面図、第３図はこの発明の
一実施例を示す半導体素子の合金時の状態を示す断面図
、第４図はこの発明の合金方法による半導体素子の合金
後の状態を示す断面図である。 図中、１はシリコンウニ／・、２はロウ材、３は金属板
、６は凹面合金治具、７は凸面合金治具、８は締め付は
台、９は締め付はボルトである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （ほか２名）
態を示す断面図、第２図は従来の合金方法による半導体
素子の合金後の状態を示す断面図、第３図はこの発明の
一実施例を示す半導体素子の合金時の状態を示す断面図
、第４図はこの発明の合金方法による半導体素子の合金
後の状態を示す断面図である。 図中、１はシリコンウニ／・、２はロウ材、３は金属板
、６は凹面合金治具、７は凸面合金治具、８は締め付は
台、９は締め付はボルトである。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （ほか２名）
Claims (1)
- 金属板上にシリコンウェハの一方の主表面をロウ材を介
して載置して合金する半導体素子の製造方法において、
前記金属板とシリコンウェハの熱膨張係数の差により合
金時の温度と半導体素子の使用時の温度差で素子が変形
する分だけ熱膨張係数が小さい側を凹面となるように変
形した状態で合金することを特徴とする半導体メ・−子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162159A JPS6053036A (ja) | 1983-09-02 | 1983-09-02 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162159A JPS6053036A (ja) | 1983-09-02 | 1983-09-02 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053036A true JPS6053036A (ja) | 1985-03-26 |
Family
ID=15749149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58162159A Pending JPS6053036A (ja) | 1983-09-02 | 1983-09-02 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053036A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492866A (en) * | 1992-07-31 | 1996-02-20 | Nec Corporation | Process for correcting warped surface of plastic encapsulated semiconductor device |
| CN103295937A (zh) * | 2013-05-21 | 2013-09-11 | 北京京东方光电科技有限公司 | 芯片的绑定设备和方法 |
| CN105118789A (zh) * | 2015-07-21 | 2015-12-02 | 宁波芯科电力半导体有限公司 | 一种晶闸管芯片的低温结合方法 |
| CN112123938A (zh) * | 2019-06-24 | 2020-12-25 | 东芝泰格有限公司 | 喷墨头和喷墨打印机 |
-
1983
- 1983-09-02 JP JP58162159A patent/JPS6053036A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492866A (en) * | 1992-07-31 | 1996-02-20 | Nec Corporation | Process for correcting warped surface of plastic encapsulated semiconductor device |
| CN103295937A (zh) * | 2013-05-21 | 2013-09-11 | 北京京东方光电科技有限公司 | 芯片的绑定设备和方法 |
| US20160254246A1 (en) * | 2013-05-21 | 2016-09-01 | Boe Technology Group Co., Ltd. | Apparatus and method for bonding chips |
| CN105118789A (zh) * | 2015-07-21 | 2015-12-02 | 宁波芯科电力半导体有限公司 | 一种晶闸管芯片的低温结合方法 |
| CN112123938A (zh) * | 2019-06-24 | 2020-12-25 | 东芝泰格有限公司 | 喷墨头和喷墨打印机 |
| CN112123938B (zh) * | 2019-06-24 | 2022-06-17 | 东芝泰格有限公司 | 喷墨头和喷墨打印机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4832253A (en) | Method for manufacturing a laminar bond and apparatus for conducting the method | |
| KR890003013A (ko) | 반도체 장치용 부품간의 접속 구조물 | |
| JP3922538B2 (ja) | セラミックス回路基板の製造方法 | |
| JPS6053036A (ja) | 半導体素子の製造方法 | |
| JPS63243679A (ja) | ウラン溶解用るつぼ | |
| JP3938079B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP6613144B2 (ja) | 絶縁基板の製造方法 | |
| JP4124589B2 (ja) | ウエハー保持装置 | |
| WO2020262015A1 (ja) | 金属－セラミックス接合基板およびその製造方法 | |
| JP7422608B2 (ja) | 金属－セラミックス接合基板およびその製造方法 | |
| JPH0451583A (ja) | 金属板接合セラミックス基板 | |
| JPS60235430A (ja) | 半導体装置 | |
| JP2011210745A (ja) | パワーモジュール用基板及びその製造方法 | |
| JP3281331B2 (ja) | 耐熱衝撃性に優れたセラミックス−金属接合基板 | |
| JPH069907B2 (ja) | 黒鉛と金属からなる複合材の製造方法 | |
| JPH05167205A (ja) | 耐熱衝撃性に優れたセラミックス−金属接合基板 | |
| US5068156A (en) | Semiconductor package | |
| JP2965965B2 (ja) | 耐熱衝撃性に優れたセラミックス−金属接合基板 | |
| JPS58102532A (ja) | 半導体装置 | |
| JP2001140064A (ja) | スパッタリング用ターゲット接合体及びその製造方法 | |
| JPS6049637A (ja) | 半導体基板のマウント方法 | |
| JPH01120886A (ja) | セラミツク基板 | |
| JPS62202732A (ja) | 黒鉛と銅または銅合金からなる複合材 | |
| JPH0653374A (ja) | 電子回路装置 | |
| JP2764685B2 (ja) | 半導体装置とその製造方法 |