JPS605375Y2 - 輝発性メモリの電源装置 - Google Patents

Description

【考案の詳細な説明】 本案は、揮発性メモリを有する電子機器の電源オフ時に
おいて、メモリの記憶内容を喪失しないようにするため
のいわゆるバックアップ電源装置の改良に関する。

一般にこの種のバックアップ電源装置には電池が備えら
れ、電子機器がオフ状態になされて常用電源からの直流
電力供給が途絶えたとき、この電池によって揮発性メモ
リに直流電力供給を行ない、このメモリに記憶された内
容を維持するように構成されている。

また、この種の揮発性メモリは直流電力が最初に供給さ
れるとき、その記憶内容は混乱している。

このため、この最初に供給される直流電力の立上りを基
にパルスを作戊腰このパルスでメモリの記憶内容をクリ
アするリセットパルスとして上記メモリに与えている。

したがって、この種の装置には通常、このようなパルス
を作成しメモリに与えるパルス発生回路が備えられてい
る。

このパルス発生回路は供給される直流電力の立上り時に
おける電圧の過渡特性を利用して、所定の波高値をもつ
パルスを作成するもので、一般に微分回路等によって形
成されている。

一方、上述のバックアップ用の電池はその供給電圧が使
用しているうちに除々に低下する。

この供給電圧の低下は、ある値以下になると揮発性メモ
リの記憶を維持することができなくなる。

その結果、このような状態で電子機器の電源がオフ状態
になされると、メモリの記憶内容は喪失され混乱した状
態となる。

そして、再び電子機器の電源がオン状態になされると、
常用電源から供給される直流電力の立上りを基に上述の
パルス発生回路によってリセットパルスが作成されメモ
リに与えられる。

しかしながら、このときパルス発生回路には上述のよう
に直流電力が供給されている。

この電池から供給される直流電力はその供給電圧がメモ
リの記憶内容を維持するためには不十分なものの、パル
ス発生回路を形成する微分回路に含まれたコンデンサに
は、低下した供給電圧のレベルを維持するような電荷を
蓄積させている。

その結果、パルス発生回路では上述のように常用電源か
ら供給される直流電力の立上りを基にリセットパルスを
作成する際、電圧の過渡特性の範囲が挾まり、上記リセ
ットパルスとして十分な波高値をもつパルスを作成でき
なくなる。

したがって、メモリはバックアップ用の電池の供給電圧
が低下すると、電子機器の電源再投入時においてその記
憶内容がクリアされず、混乱した状態となってしまつ。

本案はかかる点に鑑みてなされたもので、以下本案を実
施例図面に添って説明する。

第１図は本案実施例装置の回路図で、１は常用電源、２
はバックアップ用の電池、３はパルス発生回路である。

４は本案要部の一方を構成する第１のスイッチング回路
、５は本案要部の他方を構成する第２のスイッチング回
路である。

６は本案装置が適用される電子機器（図示せず）の電源
をオン、オフさせるための電源スィッチで、今ここでは
常用電源１をオン、オフさせるものとして示しである。

また、揮発性メモリ（図示せず）の記憶を維持するため
に必要な所定の電圧値として、ここでは一般にＴＴＬレ
ベルと称される５Ｖの例に添って説明する。

したがって、メモリが記憶を維持できない電圧レベルは
ここでは３■以下として説明する。

常用電源１より出力される５Ｖの供給電力はダイオード
７、抵抗８を介して線路９を経て端子１０に出力される
。

この端子１０は図示しない揮発性メモリに接続され、線
路９より供給される直流電力をこのメモリに与えている
。

また、線路９に接続されている１１は出力電圧を安定化
するためのツェナーダイオードである。

そして、線路９には上述のパルス発生回路３が接続され
、端子１３よりリセットパルスを送出する。

したがって、端子１３は図示しないメモリのクリア端子
に接続されている。

パルス発生回路３はアンドゲート３１とコンデンサ３２
と抵抗３３とで形成される周知のもので構成される。

このコンデンサ３２と抵抗３３はすでに述べた微分回路
を形成する。

したがって、端子１３から出力されるリセットパルスは
アワゲート３１の入力１，２がともにＨｉｇｈレベル（
以下単にＨ９９と称す）となったときに発生する。

すなわち、電源スィッチ６が閉成されて常用電源１がオ
ン状態にされることによって、線路９に５■の直流電力
が現われると、パルス発生回路３のコンデンサ３２が充
電完了するまでの間の、アンドゲート３１の入力２はＨ
“となる。

このときアンドゲート３１の入力１は線路９に直流電力
が現われることによって直ちに“Ｈｔｔとなるから、ア
ンドゲート３１の出力にはＨ゛のリセットパルスが現わ
れる。

一方、バックアップ用の電池２から出力される直流電力
は常時、第２のスイッチング回路５に端子５１を介して
供給される。

第２のスイッチング回路５は逆流防止用のダイオード５
２、スイッチング用のトランジスタ５３、温度保償用の
ダイオード５４、抵抗５５，５６，５７，５８、および
直流帰環用の帰環抵抗５９によって構成される。

トランジスタ５３は端子５１より供給される直流電力と
、もしも常用電源１がオン状態であったならば端子６０
より供給される直流電力とによって電力供給を受ける。

この場合、電池２が充電可能なものであれば、ダイオー
ド５２、抵抗５５を介して常用電源１より充電電流が供
給される。

トランジスタ５３は、抵抗５６．５８、ダイオード５４
の内部抵抗による直列合成抵抗値と、抵抗５８、ダイオ
ード５４の内部抵抗の直列合成抵抗値との分圧比によっ
てバイアスが与えられる。

このバイアスは、電池２より供給される直流電力の供給
電圧がここでは４Ｖ以上あるときにトランジスタ５３を
オン状態に動作させるように設定されている。

また、トランジスタ５３のベースには帰環抵抗５９が接
続され、線路９に現われるメモリへの供給電圧がここで
は３Ｖ以下に低下したときトランジスタ５３をオフ状態
に動作させるようにその値が設定されている。

すなわち、抵抗５９はトランジスタ５３に第２図に示す
ようなヒステリシス特性をもたせるために設けられ、そ
の値は抵抗５６に対して十分大なる値に設定される。

第２図に示すヒステリシス特性は、ここでは端子５１よ
り入力される供給電圧が３Ｖのときトランジスタ５３を
オフとし、４■のときオンとする場合を例示している。

このヒステリシス特性は、端子５１より入力される供給
電圧がメモリの記憶内容を維持することができなくなる
まで低下したとき、トランジスタ５３をオフとしかつこ
のオフ状態を維持させるために設定するものである。

すなわち、もしもヒステリシス特性を持たせなかったな
らば、トランジスタ５３は入力される供給電圧の低下に
よってオフとなっても、電池２がこのオフ状態中に若干
の電圧回路を行なうために再びオンとなり、またすぐに
オフになるという動作を繰返してしまからである。

したがって、上述のヒステリシス特性の設定値はこれら
のことを考慮して適宜変更されることは勿論である。

他方、第１のスイッチング回路４はダイオード４１、ト
ランジスタ４２、抵抗４３，４４より構成される。

トランジスタ４２はダイオード４１の内部抵抗および抵
抗４３と、抵抗４４と第２スイッチング回路５のトラン
ジスタ５３のコレクタ・エミッタ間抵抗とによってバイ
アスが与えられる。

このバイアス値は、スイッチ６が閉成され常用電源１が
オン状態となって端子６０より直流電力が供給されたと
き、トランジスタ４２をオフ状態とするように設定され
ている。

また、この常用電源１がオフ状態となったとき、トラン
ジスタ４２がオン状態となるように設定される。

以上のように第１、第２スイッチング回路４゜５および
ダイオード７、抵抗８、ツェナーダイオード１１によっ
て構成される本案電源装置は次のように動作する。

先ず、バックアップ用の電池２がメモリの記憶内容を維
持するのに足りる電圧値以上であったとすると、第２ス
イッチング回路５トランジスタ５３はオン状態に維持さ
れる。

このとき、電源スィッチ６によって常用電源１がオンま
たはオフ状態に制御されると、この制御動作に対応して
第１スイッチング回路４のトランジスタ４２がオフまた
はオン状態に動作される。

その結果、もしも常用電源１がオン状態であったならば
トランジスタ４２がオフとなって、メモリに端子１０を
経て電力供給をなす線路９には、常用電源１より出力さ
れた直流電力が現われる。

次に、バックアップ用の電池２がメモリの記憶内容を維
持できるような電圧値に低下すると、第２のスイッチン
グ回路５のトランジスタ５３はオフ状態に維持される。

したがって、第１スイッチング回路４のトランジスタ４
２は常用電源１がオフ状態となってもオンとはならず、
線路９には何ら直流電力は現われない。

また、常用電源１がオン状態となったときには、第２ス
イッチング回路５のトランジスタ５３はオンとなるが、
第１スイッチング回路４のトランジスタ４２はオフ状態
となるから、線路９には常用電源１より出力される直流
電力が現われる。

その結果、電池２の供給電圧がメモリの記憶内容を維持
するに足りる電圧値よりも低下した場合、線路９には常
用電源１がオフ状態にあっては何ら直流電力を出現させ
ず。

常用電源１がオン状態となったときに初めて出現する。

したがって、この場合の線路９にはＯ■より５Ｖに至る
直流電力が常用電源のオン、オフ状態に応じて出現する
こととなる。

このことは、すでに述べたパルス発生回路３が電池２の
電圧の低下時には常用電源１のオンと同時に確実にリセ
ットパルスを作成することとなる。

以上のように本案実施例装置によれば、メモリの記憶内
容を維持するに足りる電圧値以下にバックアップ用電池
電圧が低下したときには、メモリの記憶内容を常用電源
が再投入される都度クリアすることができるものである
。

【図面の簡単な説明】

第１図は本考案実施例装置の回路図、第２図は実施例装
置の要部特性図を示すものである。 １・・・・・・常用電源回路、２・・・・・・電池、３
・・・・・・パルス発生回路、４・・・・・・第１スイ
ッチング回路、５・・・・・・第２スイッチング回路、
６・・・・・・スイッチ。

Claims (1)

1. 【実用新案登録請求の範囲】 揮発性メモリを含む電子機器において、前記メモリが記
   憶内容を維持する所定の電圧値をもつ直流電力を供給す
   る常用電源回路と、 この常用電源回路からの前記メモリへの直流電力の供給
   を選択的に行なうスイッチと、 このスイッチの動作とは無関係に、前記所定の電圧値と
   同じ電圧値の直流電力を出力する電池と、 前記常用電源回路がオフ状態のとき前記直流電源回路の
   直流電力を少なくとも前記メモリに供給し、オン状態の
   ときには遮断するように前記直流電源回路より前記メモ
   リへ至る電力供給線路を接・断制御する第１のスイッチ
   ング回路と、前記直流電源回路の出力電圧が前記所定の
   電圧値以下に低下したとき前記第１のスイッチング回路
   を断状態に維持腰前記所定の電圧値より適宜高い電圧値
   のとき前記第１のスイッチング回路の断・接状態を前記
   常用電源回路のオン・オフ状態に応じて切替える第２の
   スイッチング回路と、前記メモリに供給される直流電力
   の立上りを基にパルスを作成し、このパルスを前記メモ
   リへリセットパルスとして与えるパルス発生回路とを備
   えた揮発性メモリの電源装置。