JPH0120808B2

JPH0120808B2 -

Info

Publication number: JPH0120808B2
Application number: JP56098018A
Authority: JP
Inventors: Takashi Kaneko; Masashi Shoji
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1981-06-24
Filing date: 1981-06-24
Publication date: 1989-04-18
Also published as: EP0068405A2; EP0068405B1; DE3268106D1; EP0068405B2; JPS57212825A; US4476427A; EP0068405A3

Description

【発明の詳細な説明】本発明は、パルス幅変調型のスイツチングレギ
ユレータ、増幅回路などのパルス幅変調回路方式
を用いたシステムにおいて、過電流からスイツチ
ング素子およびその周辺素子を保護する保護装置
に関するものである。

第１図および第２図は、この種の過電流保護手
段を備えた従来例の保護システムを示すブロツク
図である。第１図、第２図では、パルス幅変調回
路１の出力１ｃによりスイツチング素子、平滑回
路等の負荷を含む出力部２が制御され、出力部２
の過電流を過電流検出回路３で検出して出力部２
内のスイツチング素子等を保護するものである。
特に、第１図の場合は過電流検出回路３の出力３
ｂをパスル幅変調回路１へ供給し、その出力１ｃ
を遮断することで保護作用するものである。第２
図の場合は過電流検出回路３の出力３ｂをパルス
幅変調回路１と出力部２との間に挿入されたスイ
ツチ回路４へ供給し、その開成により出力１ｃの
供給を禁止するものである。従つて、第１図の場
合はパルス幅変調回路１の出力１ｃが直接に、第
２図の場合はスイツチ回路４を通じて、出力部２
の内部のスイツチング素子あるいはその前段のド
ライバ等をスイツチすることにより、電流を負荷
の平滑回路に供与し、その出力端子２ｂに出力電
圧を供給する。なお、第１図、第２図において、
パルス幅変調回路１の入力１ａと出力端子２ｂよ
りの帰環入力１ｂとを設けているが、システムが
スイツチングレギユレータなどの閉ループ制御型
のシステムであれば入力端子１ａは除外し、パル
ス幅変調型増幅回路であれば１ｂへの帰環入力は
必らずしも必要ではない。

これら第１図、第２図の従来方式では瞬時的な
過電流に対する出力部２のスイツチング素子等の
保護が行なわれる。しかしながら、負荷インピー
ダンスが極端に小さくなつて過電流が連続的に検
出されるような異常時には、出力部２におけるス
イツチング動作は継続され、出力部２への信号１
ｃの完全な遮断は行なわれずにスイツチング素子
等の劣化、破壊さらにはシステム全体の破壊に通
じる場合もある。

本発明の目的は、瞬時的な過電流に対する素子
等の保護に加えて、上述の異常時における素子の
破壊をも防止する保護システムを提供するもので
ある。

本発明の保護システムのブロツク図の例を第３
図に、および本保護システムを使用した場合の保
護動作のタイミング・チヤートを第４図、第５
図、第６図に示す。

第３図における本システムでは、パルス幅変調
回路１の出力１ｃは第１のスイツチ回路４を介し
て出力部２へ供給される。出力部２での過電流は
過電流検出回路３で検出され、その検出出力が第
１の双安定マルチバイブレータ１１のセツト入力
Ｓへ供給される。第１の双安定マルチバイブレー
タ１１の出力は第１のスイツチ回路４および第２
のスイツチ回路６へ供給されて、それらの開閉を
制御する。第２のスイツチ回路６は、定電流回路
５と抵抗７およびコンデンサ８の並列回路との間
に挿入されている。これらで充放電回路１５が構
成される。充放電回路１５の出力、即ちコンデン
サ８の出力電圧（以下、積分電圧という）は基準
電圧１２と電圧比較器１０で比較される。その比
較結果は第２の双安定マルチバイブレータ１４の
セツト入力Ｓへ供給される。双安定マルチバイブ
レータ１４の出力１４ｃは第１のスイツチ回路４
へ供給されてその開閉を制御する。第１および第
２の双安定マルチバイブレータ１１および１４は
リセツト入力Ｒを備えている。第１の双安定マル
チバイブレータのリセツト入力Ｒにはパルス幅変
調回路１の出力がインバータ９を介して入力さ
れ、第２のそれのリセツト入力Ｒには初期設定回
路１３の出力が供給される。

次に、パルス幅変調回路１からの出力パルス１
ｃがハイレベルのときに出力部２のスイツチング
素子が導通するものとして、第４図のタイミン
グ・チヤートにより瞬時的な過電流に対する第３
図の保護システムの動作を説明する。

今、パルス幅変調回路１の入力１ａに加えられ
る入力信号V_1aにより、その信号レベルに応じて
パルス幅変調されたパルスV_1cが出力１ｃに供給
される。このパルスV_1cは通常は閉じた状態にあ
る第１のスイツチ回路４を通じて出力部２の入力
２ａにパルスV_2aとして印加される。このパルス
V_2aがハイレベルのときに出力部２のスイツチン
グ素子が導通し、負荷に電流が供給されて出力部
２の出力２ｂには出力電圧V_2bが出力される。
尚、スイツチング素子は導通、遮断をくり返す
が、スイツチング素子に接続されたフイルターに
より負荷には直流電圧が供給される。ここで、出
力部２のスイツチング素子に過電流が過電流検出
回路３により検出されると、その出力３ｂにはパ
ルスV_3bが発生する。そこで、これを入力とする
第１の双安定マルチバイブレータ１１はセツトさ
れ、この出力１１ｃの信号が第１のスイツチ回路
４を開成する。このため、出力部２への信号路が
遮断される。その結果、端子２ａに加わるパルス
は、端子３ｂよりパルスV_3bが出力された時点で
ロウレベルとなり、端子１ｃからのパルスV_1cの
一部が欠けたパルスとなる。

次に、出力１ｃがロウレベルとなると、その信
号もしくはパルス幅変調回路１の内部でこの期間
に同期したパルスにより、第１の双安定マルチバ
イブレータ１１はリセツトされる。この結果、出
力１１ｃのパルスで第１のスイツチ回路４が再び
閉成される。以上の一連の動作により瞬時的な過
電流に対するスイツチング素子等の保護が行なわ
れる。

また、瞬時的な過電流が検出されて第１のスイ
ツチ回路４が開している期間中、同時に第１の双
安定マルチバイブレータ１１の出力１１ｃの信号
により充放電回路１５の第２のスイツチ回路６が
閉成される。このため、定電流回路５からの定電
流によりコンデンサ８が充電される。前記のごと
く第１の双安定マルチバイブレータ１１が再びリ
セツトされると、この出力１１ｃの信号で第２の
スイツチ回路６は開成される。従つて、コンデン
サ８の電荷は抵抗７を介して放電される。従つ
て、充放電回路１５の積分電圧波形は第４図の電
圧波形V_10aとなる。なお、これらの説明で、過電
流検出回路３はスイツチング素子が導通している
期間中に過電流検出をリアルタイムに行なうもの
である。

次に、過電流が連続的に検出されるごとき異常
時における完全な出力遮断の動作を、第５図の電
圧・電流波形を用いて説明する。前記のように過
電流検出により信号路が一時的に遮断されている
期間中に充放電回路１５は充電され、信号路が非
遮断時には放電される。放電時定数はパルス幅変
調回路１からの出力パルスV_1cの周期よりも長く
設定してある。従つて、負荷短絡時のごとく過電
流が連続的に検出される場合には、コンデンサ８
の充電電圧は除々に上昇する。この充放電によつ
て生じる積分電位波形V_10aは基準電圧１２の出力
V_10bで電圧比較器１０により比較される。従つ
て、積分電位V_10aが基準電圧１２の出力V_10bより
高電位となる時点で、電圧比較器１０の出力１０
ｃはハイレベルになる。この出力は第２の双安定
マルチバイブレータ１４へ供給されてこれをセツ
トする。そうすると、その出力１４ｃの信号で第
１のスイツチ回路４は開成される。この結果、パ
ルス幅変調回路１からの信号路が完全に遮断され
る。従つて、異常時における完全な出力遮断によ
りスイツチング素子等の劣化、破壊に対する保護
が行なわれる。上述から、第１のスイツチ回路４
は、第１もしくは第２の双安定マルチバイブレー
タ１１，１４の出力のうち、いずれか一方の信号
でも第１のスイツチ回路４と開成にする出力状態
にあればオープン状態となる。これは、第２のス
イツチ回路６の形成の回路、即ち一つの制御信号
によりその開閉が制御されるスイツチ回路を信号
路中に２つ直列に挿入し、これらの開、閉を行な
う制御信号に各々２つの双安定マルチバイブレー
タ１１，１４の出力信号を割りあてることによつ
ても実現可能である。

尚ここで、第４図および第５図を参照して述べ
たように、過電流が検出されて直ちに出力部２を
遮断状態にせずに、過電流検出状態が続くことに
より遮断状態にする理由は次による。すなわち、
出力部２のスイツチングトランジスタに流れる過
電流は、負荷短絡以外にも電流電圧の変動、負荷
側のノイズ信号等による疑似短絡状態等によつて
も生じる。これらの原因による過電流は、連続的
なものではなくて瞬時的なものである。従つて、
第４図に示したように、ある時点で過電流が検出
されても次の時点では検出されない。このため、
過電流が検出されて直ちに第２の双安定マルチバ
イブレータをセツトすると、回路的には正常な機
能であるにもかかわらず、負荷への電力供給が行
なわれなくなる。再び回路動作を正常に行なわせ
るには、初期設定回路１３により第２の双安定マ
ルチバイブレータ１４をリセツトしなければなら
ない。

一方、負荷短絡等では出力部２のスイツチング
トランジスタでの過電流が連続的に検出される。
従つて、この連続的な過電流検出状態を充放電回
路１５の積分電圧の上昇により判定し、そして第
１のスイツチ回路４を開成している。この結果、
出力部２の劣化、破壊さらにはシステム全体の破
壊が防止される。

なお、第２の双安定マルチバイブレータ１４の
リセツトは、初期設定回路１３により、電源投入
時およびこの初期設定回路１３の入力端子１３ａ
に信号が加えられた時に行なわれる。以上の説明
では、パルス幅変調回路１の出力１ｃのパルスが
ハイレベルの時にスイツチング素子が導通すると
いう仮定のもとに説明したが、パルスのロウレベ
ル時にスイツチする場合にも、単にインバータ回
路９を除いて出力１ｃを直接に第１の双安定マル
チバイブレータ１１のＲ入力に接続するだけで対
応できる。

次に、第６図をもとに、前述の充放電回路１５
における定電流回路５の電流値Ｉ、抵抗器７の抵
抗値Ｒそしてコンデンサ８の容量Ｃの絶対値と、
最初に過電流を検出してから、パルス幅変調回路
１の出力に対して連続的に過電流を検出し続けた
場合の出力の完全な遮断に至るまでの時間の関係
について述べる。今、過電流を検出し始めてから
Ｋ番目の検出によつて、充放電回路１５の出力で
ある積分電圧V_10aが第６図に表わされるとする。
すなわち、Ｋ番目の検出時の積分電圧をv_0,k-1、
過電流検出により充電される時間および電圧を
t₁、ｋ、v_1,k,そして放電される時間および電圧を
t₂、ｋ、v_0,kとする。まず、基準電圧１２からの
電圧V_RとＩ、Ｒの関係において、積分電圧が基
準電圧を越えるという条件より式を満たさなけ
ればならない。

Ｒ×ＩV_R …… ここで第６図において、Ｋ番目の検出における
積分電圧の波高値は式、式、式で与えられ
る。

v_1,1＝RI（１−e^-t_1,1／CR） …… v_1,k＝Ｒ・I.ｋ〓ⁱ⁼¹ ｛（１−e^-t_1,i／CR）・ｋ−１〓ｌ＝ｉ（Ｋ≠１）e^-t_2,l／CR｝ …… v_0,k＝v_1,k・e^-t_2,k／CR …… （ただし、式で_k-1 〓^l=1 ＝０（ｌ＞ｋ−１）と定義す
る。）今、簡単のため式、式を仮定する。

t_1,1＝t_1,2＝t_1,3＝……＝t_1,k＝ …… t_2,1＝t_2,2＝t_2,3＝……＝t_2,k＝ …… ここで、最初に過電流を検出してから、式で
示される積分電位の波高値が基準電位よりも高く
なり、出力の完全な遮断が行なわれるまでの時間
をT_OFFとし、T_OFFと瞬時的に出力が遮断されてい
る時間t_1,1のパルス周期Ｔに対する割合t_1,1／Ｔと
の関係を求めると第７図で示される。ここで
t_1,1／Ｔが大であることは、パルス幅変調回路１
の出力パルスによりスイツチング素子を導通して
から遮断するまでの期間において、スイツチング
素子がONされた時点から瞬時的な過電流が検出
されるまでの時間が短いことに対応するから、
t_1,1／Ｔが大であるほど異常である度合いが大き
いと言える。これより、第７図によれば、本保護
システムを使用することにより異常度が大である
ほど出力の完全な遮断までに要する時間T_OFFが短
くなるという実用上好ましい出力の完全な遮断が
行なわれる。次に、定電流値Ｉ、抵抗値Ｒ、コン
デンサ容量値Ｃ、基準電圧値V_Rなどの絶対値の
選定にあたつては、式の条件式を満足する関係
にあれば、第７図のT_OFF対t_1,1／Ｔの関係図等よ
り、所望の出力完全遮断時間T_OFFを有する保護シ
ステムを設計することは容易であり、これらの選
定についての自由度は非常に大きい。また、出力
完全遮断時間の温度特性としては、第３図におい
て、電圧比較器１０の入力に加わる積分電位と基
準電位との温度特性の相対的な調整により温度に
対して平担な、あるいは温度上昇とともに減少す
る等の特性を持たせる操作が従来の回路技術によ
り容易に実現可能である。

第３図において、充放電回路１５として破線で
囲まれた回路を示したが、他の実施例として第８
図を挙げる。第８図は演算増幅器１９、コンデン
サ１６、抵抗器１７，１８、定電圧回路２１より
なる広く使用されている積分器と、スイツチ回路
２０とを組み合わせた充放電回路２２である。そ
して、この充放電回路２２の出力を第３図の電圧
比較器１０の一方の入力１０ａに加え、第１の双
安定マルチバイブレータ１１の出１１ｃの信号で
スイツチ回路２０を駆動する。なお、第８図にお
いて抵抗器１７，１８の絶対値をR₁、R₂、コン
デンサ１６の絶対値をＣ、定電圧回路２１の出力
の絶対値を−Ｖとすると、、式の条件を付加
することで、第３図の破線で囲まれた充放電回路
１５の場合と同じ議論ができる。

R₁／R₂・Ｖ＞V_R …… R₁＝Ｒ …… ここで、前記過電流検出回路３と初期設定回路
１３との具体的回路例を第９図、第１０図に示
し、これらの動作について説明する。第９図で、
出力部２のスイツチング素子２３より負荷２４に
抵抗３３を通じて負荷電流が供給される際に、負
荷電流による抵抗３３における電圧降下がトラン
ジスタ３０を導通させるのに必要なベース・エミ
ツタ間電圧（V_BE(ON)）以上となつてスイツチング
素子に流れる電流が過電流として検出されると、
トランジスタ３０のコレクタ電流の一部が抵抗３
１を通じてトランジスタ２９のベース電流として
供給されてトランジスタ２９は導通する。同時に
トランジスタ２９のコレクタ電位が下降すること
よりトランジスタ２６も導通し、抵抗２７に電源
ライン２５より電流が供給されて過電流検出回路
出力端子３ｂは上昇する。一方、抵抗３３におけ
る電圧降下がトランジスタ３０のV_BE(ON)以下にな
ると、トランジスタ３０，２９および２６はすべ
て遮断状態となり、出力端子３ｂはローレベルで
ある。以上の一連の動作により出力端子３ｂに
は、過電流を検出すると、正のパルスが発生さ
れ、上述した所望の動作をする。なお、過電流検
出回路３は第９図以外の例として、トランスの１
次側をスイツチング素子の電流路に挿入し、スイ
ツチング素子に流れる電流をトランスの２次側で
検出し、この２次側の電流と２次側の電流路に挿
入された抵抗とによる電圧降下を設定された閾値
と比較することによつても容易に実現される。

次に、初期設定回路１３の動作を第１０図によ
り説明する。今、入力端子１３ａには電流が供給
されていないとする。電源ライン２５の電位を
V_cc、抵抗３４，３６の抵抗値をR₃₄、R₃₆、ダイ
オード４０，４１の各々両端間の電位差をV_Dと
し、トランジスタ３７がONするために必要なベ
ース・エミツタ間電圧をV_BE37(ON)とすれば、第２
の双安定マルチバイブレータ１４のリセツト入力
に接続された初期設定回路１３の出力の状態は、 2V_D−R₃₆／R₃₄＋R₃₆・V_cc≧V_BE37(ON) …… の時、トランジスタ３７がONして抵抗３８には
電源ライン２５より抵抗３９を通じトランジスタ
３７のエミツタ電流の一部がコレクタ電流として
供給されるからハイレベルとなる。逆に、式が
成立するときには、抵抗３８には電流が供給され
ずにロウレベルとなる。

2V_D−R₃₆／R₃₄＋R₃₆・V_cc＜V_BE37(ON) …… 今、簡単のため、 V_BE37(ON)＝V_D …… を仮定し、電源投入時において、電源ライン２５
の電位V_ccが０より除々に上昇し、最終値V_cc0に
達するとすれば、０V_cc（１＋R₃₄／R₃₆）V_R …… の時、初期設定回路１３の出力はハイレベルとな
り、（１＋R₃₄／R₃₆）・V_DV_ccV_cc0 …… の時、出力はロウレベルとなり、電源ライン２５
の立上りとともに、第２の双安定マルチバイブレ
ータ１４のリセツト入力Ｒには、パルスが印加さ
れて初期設定が行なわれる。さらに、電源ライン
２５に通常の電位V_cc0が与えられている時に、入
力端子１３ｄに外部より電流を供給すると、トラ
ンジスタ３５が導通して抵抗３６の両端間をイン
ピーダンスとする。このため、トランジスタ３７
のベース電位が下降してトランジスタ３７が導通
する。すなわち、入力端子１３ａに正のパルスを
印加することで、第２の双安定マルチバイブレー
タのリセツト入力Ｒにはパルス印加され、リセツ
トが行なわれる。また、第１０図ではダイオード
４０，４１を２個使用しているが、これは式を
満たすｎの範囲内の数のダイオードを直列に接続
して置換可能である。

０＜（１＋R₃₄／R₃₆）（nV_D−V_BE37(ON)）＜V_cc0…… 第１１図は第３図で示した第１のスイツチ回路
４の具体的回路構成を示す回路図である。第１お
よび第２の双安定マルチバイブレータの出力１１
ｃおよび１４ｃが共にロウレベルのとき、パルス
幅変調回路１からのハイレベル出力１ｃは抵抗５
０を介してトランジスタ５５のベースに供給さ
れ、このトランジスタ５５が導通する。このた
め、定電流源６１からの電流はトランジスタ５８
へ供給されずに遮断状態となる。従つて、電源
V_ccから抵抗５３を介してトランジスタ５９のベ
ースへ電流が供給されて導通し、出力２ａがハイ
レベルとなる。一方、ロウレベル出力１ｃにより
トランジスタ５５は遮断状態となるので、定電流
源６１からのトランジスタ５８への電流供給によ
り導通する。このため、トランジスタ５９は遮
断、トランジスタ６０は導通するので出力２ａは
ロウレベルとなる。このように、パルス幅変調回
路１からのパルス信号は、第１のスイツチ回路４
を介して出力部２へ伝達される。ここで、前述の
ように、出力部２での過電流が瞬時的又は連続的
に検出されると、第１および第２の双安定マルチ
バイブレータ１１又は１４の出力１１ｃ又は１４
ｃがハイレベルとなる。このため、トランジスタ
５６又は５７が導通し、トランジスタ５８が遮断
して出力２ａはハイレベルとなる。ここで注意し
なければならない事は、上述した動作説明とは逆
になつていることである。しかしながら、出力部
２ａのスイツチングトランジスタは、出力２ａが
ハイレベルのとき遮断するものとすれば上述の説
明と何ら変ることはない。

第１２図は充放電回路１５の具体的構成図であ
る。第１の双安定マルチバイブレータ１１の出力
１１ｃは第２のスイツチ回路６を構成する抵抗７
６を介してトランジスタ７４へ供給される。出力
１１ｃがハイレベルであれば、トランジスタ７４
が導通してトランジスタ７３も導通する。その結
果、トランジスタ７１，７２によるカレントミラ
ー回路構成の定電流源５の電流はコンデンサ８を
充電する。

以上のように、本発明の方式によれば、スイツ
チング素子等に流れる過電流に対する信号路の瞬
時的な遮断、および過電流検出の頻度や異常度の
度合いにより自動的に行なわれる信号路の完全な
遮断の２つの手段を兼ね備え、保護されるべきス
イツチング素子等の実用的な完全保護を行なう
事、さらに設計の自由度の大なる保護システムを
提供できる等実用上の利益は多大である。従つ
て、本発明はテレビ用電源のためのスイツチング
レギユレータに適用し得るものである。この場
合、入力端子１ａは必要でない。

【図面の簡単な説明】

第１図、第２図は従来例のブロツク図を示す。
第３図は本発明のブロツク図を示す。第４図、第
５図、第６図は本発明の方式を実施した場合の動
作のタイミング・チヤート図の例を示す。第７図
は出力が完全に遮断されるまでに要する時間につ
いての説明図、第８図は充放電回路の一例を示
す。第９図は過電流検出回路、第１０図は初期設
定回路の一回路例を示す。第１１図は第１のスイ
ツチ回路、第１２図は充放電回路の一回路例を示
す。１ａ，１ｂ，１ｃ，２ａ，２ｂ，３ｂ，１０
ａ，１０ｂ，１０ｃ，１３ａ，１４ｃ，Ｒ，Ｓ…
…端子、１……パルス幅変調回路、２……出力
部、３……過電流検出回路、４，６，２０……ス
イツチ回路、５……定電流回路、７，１７，１
８，２７，２８，３１，３２，３３，３４，３
６，３８，３９，５０〜５４，６２，７５，７６
……抵抗、８，１６……コンデンサ、９……イン
バータ回路、１０……電圧比較器、１１，１４…
…双安定マルチバイブレータ、１２……基準電
位、１３……初期設定回路、１９……演算増幅
器、２１……定電圧回路、１５，２２……充放電
回路、２３……スイツチング素子、２４……負
荷、２５……電源ライン、２６，２９，３０，３
５，３７，５５〜５９，７１〜７４……トランジ
スタ、４０，４１……ダイオード。

Claims

【特許請求の範囲】

１パルス信号により駆動されるスイツチング素
子と、このスイツチング素子に流れる過電流を検
出する過電流検出手段と、この検出手段からの過
電流検出出力に応答してその時点から前記パルス
信号が前記スイツチング素子を駆動し得ないレベ
ルをとるまでの期間前記パルス信号が前記スイツ
チング素子へ供給されることを禁止する手段と、
前記過電流検出手段が前記過電流検出出力を連続
的に発生することに応答して制御信号を発生しこ
の制御信号を保持する手段と、この手段からの前
記制御信号に応答して前記パルス信号が前記スイ
ツチング素子に供給されることを禁止する手段と
を具備することを特徴とする保護装置。