JPH0438170A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野： 本発明は、例えば、Ｐ　ＷＭ　（ｐｕｌｓｅ−ｗｉｄｔ
ｈ　ｍｏｄｕｌａｔｉｏｎ）方式のスイッチングレギュ
レータ制御用ＩＣに適用して好適なスイッチング電源回
路に関する。

［発明の概要コ 本発明は、例えば、Ｐ　ＷＭ　（ｐｕｌｓｅ−ｗｉｄｔ
ｈ　ｍｏｄｕｌａｔｉｏｎ）方式のスイッチングレギュ
レータ制御用ＩＣに適用して好適なスイッチング電源回
路において、主スイッチング素子に流れる電流の大きさ
を表す信号が供給されるとともに、この信号の値が基準
電圧以上の値になった場合に出力が反転する比較手段と
、この比較手段の出力状、態に応じて充放電制御される
コンデンサとを有し、上記信号の値が所定時間内に少な
くとも２回連続して上記比較手段の基準電圧以上の値に
なった際に、上記コンデンサの充放電時間に関連して動
作を停止するようにすることにより、当該スイッチング
電源回路の保護およびこのスイッチング電源回路に関連
して駆動される負荷回路の保護がなされるようにしたも
のである。

［従来の技術； 近時、電子機器等の小型・軽量化の要請から比較的高効
率のスイッチング電源回路が多用されている。この場合
、スイッチング電源回路には安全性等の観点から過電流
保護回路が備えられ、その回路形式としては、例えば、
主電流波形の一波形毎にピーク電流を制限するカレント
リミッタ方式が採用されている。

このカレントリミッタ方式が採用された過電流保護回路
を備える従来のスイッチング電源回路の構成を第４図に
、その動作にかかる波形を第５図に示す。第４図におい
て、（１）はＩＣ電源・０Ｎ１０ＦＦ回路で、端子（２
）から非安定電圧Ｖ。Ｃを供給して端子（３）および内
部回路部品に基準となる電圧Ｖ　Ｉｔ　Ｅ　ｐを出力す
るとともに、必要に応じて、その電圧ＶＲＥＦを○Ｎ１
０ＦＦするための回路が備えられている。（４）はエラ
ーアンプで、端子（５）、（６）から電圧信号Ｖ−と電
圧信号Ｖ＋を供給してエラー電圧をフィードバック用端
子（７）とＰＷＭ制御用のコンパレータ（８）の一方の
入力端子に出力する。このコンパレータ（８）の他方の
入力端子には発振回路（９）から三角波信号０３Ｃ３が
供給されて、そのコンパレータ（８）の出力信号ＣＭ　
Ｐｌはアンド回路（１０）の第１の入力端子に供給され
ている。

発振回路（９）には三角波信号０５Ｃ３の発振周波数を
決定するための時定数設定用の外付はコンデンサ（１３
）、外付は抵抗器（１４）、（１５）が端子（１６）、
（１７）、（１８）を介して接続されている。そして、
この発振回路（９）の出力信号である方形波信号０３Ｃ
１とリセット信号０３Ｃ２はそれぞれアンド回路（１０
）の第２の入力端子とフリップフロップ回路（１９）の
リセット端子Ｒに供給されている。このフリップフロッ
プ回路（１９）のセット端子Ｓには過電流保護用のコン
パレータ（２０）からインバータ（２１）を介してセッ
ト信号ＦＦＳが供給され、その出力信号ＦＦＱは前記ア
ンド回路（１０）の第３の入力端子に供給されている。

このアンド回路（１０）の出力信号ＯＵＴ、すなわち、
ＰＷＭ信号は端子（１１）を介して、そのドレインがス
イッチング電源用トランス（２２）の一端部に接続され
て主電流工、の断続制御を行うパワー　ＭＯＳ　　ＦＥ
Ｔ：　（以下、トランジスタという）　（２５＞のゲー
トに供給されている。

コンパレータ（２０）の基準入力端子には電圧源（５１
）から基準電圧Ｖ、が供給され、比較入力端子には主電
流■１　の大きさに比例する電圧信号Ｖ　１５が端子（
２３）を介して供給されている。この場合、電圧信号Ｖ
ＩＳは一端が接地された抵抗器（２４）の他端側に現れ
、この抵抗器（２４）には前記トランジスタ（２５）の
ソースが接続されて前記主電流１．　が供給されている
。

上記トランス（２２）の１次側端子（２６）側には、例
えば、ＡＣ電源（図示せず）が整流された直流電圧が供
給され、このトランス（２２）の２次側にはダイオード
（２７）とコンデンサ（２８）とからなる整流回路が接
続されこの整流回路の出力端子、言い換えれば、コンデ
ンサ（２８）に接続された端子（２９）、（３０）には
負荷抵抗器（３１）が接続されている。

次に、上記従来のスイッチング電源回路の動作について
説明する。第５図から理解されるように、時刻ｔｏ　ｚ
ｊ、闇においては、負荷抵抗器（３１）の値が一定値に
保持されているので、エラー電圧信号ＣＭＰ　１、出力
信号ＯＵＴのパルス幅は一定値に保持され、主電流１１
　の波形の振幅も一定値に保持されている。

次いで、時刻ｔ１〜ｔ２　間においては、負荷抵抗器（
３１）の値が徐徐に減少しているので、エラー電圧信号
ＣＭＰ　１、出力信号ＯＵＴのパルス幅が徐徐に増加し
、主電流１１　の波形の振幅も徐徐に大きくする。この
場合、時刻ｔ２　意思前においては、主電流１１　　の
波形の振幅に対応する電圧信号Ｖ１．の振幅がコンパレ
ータ（２０）の基準電圧Ｖ。

よりも小さいのでコンパレータ（２０）は反転すること
なく、したがって、セット信号ＦＦＳには何の変化も生
じない。

このようにして、時刻ｔ３点において、負荷抵抗器（３
１）の抵抗値の減少を原因としてトランジスタ（２５）
に流れる主電流工、の値にかかる電圧信号Ｖ１５の値が
基準電圧■、を超えると、セット信号ＦＦＳがローレベ
ルになるので、フリップフロップ回路（１９）はセット
され、このフリップ７０ップ回路（１９）の出力信号Ｆ
ＦＱがローレベルになることで、トランジスタ（２５）
はオフ状態になる。

したがって、電圧信号Ｖ、５の値は再び基準電圧電圧Ｖ
、よりも小さい値になり、セット信号ＦＦＳはハイレベ
ルになり、時刻ｔ４でリセット信号０３Ｃ２によってフ
リップフロップ回路（１９）はリセットされ、出力信号
ＦＦＱのレベルがハイレベルにされることでトランジス
タ（２５）に再び主電流工が流れることになる。この場
合、第４図に示す回路において、負荷抵抗器（３１）に
流れる出力電流ＩＬＯと負荷抵抗器（３１）の端子間に
現れる出力電圧Ｖ、。との関係は、第６図に示すように
、基準電圧Ｖ、にかかる電流値ＩＲから垂下する特性に
なるので、出力電力を所定値以下に抑制することができ
る。

このように、上記従来のスイッチング電源回路でも、時
刻ｔ２点以降において、主電流１１　の波形の一波形毎
にそのピーク電流を基準電圧Ｖ、に関連して制限するよ
うにしているので、スイッチングトランス（２２）、ト
ランジスタ（２５）等の発熱に起因する電源用回路部品
の信頼性の低下を比較的防止でき、過電流保護回路作用
を達成することができる。

口発明が解決しようとする課ｇ　Ｆ しかしながら、上記従来のスイッチング電源回路では、
実際の使用状態において、基準電圧ｖｓにかかる電流値
ＩＲを比較的大きく設定することも希ではなく、そのた
め、間欠的ながらも連続通電の状態にあるトランジスタ
（２５）等回路部品のプレイティング（ｄｅｒａｔ　ｉ
ｎｇ）　　に余裕がなくなり、しかも、スイッチング電
源自体に蓄熱効果が起こることから、電源回路部品の劣
化、電源ケース等モールド部品の変形等が発生するおそ
れがあるのでそれを防止するために温度ヒユーズ等を採
用しなければならないという問題があった。

本発明はかかる点に鑑みてなされたものであり、当該ス
イッチング電源回路の保護およびこのスイッチング電源
回路に関連して駆動される負荷回路を保護することので
きる優れたスイッチング電源回路を提供することを目的
とする。

［課題を解決するための手段］ 本発明スイッチング電源回路は、例えば、第１図に示す
ように、主スイッチング素子（２５）に流れる電流工、
の大きさを表す信号Ｖ＋Ｓが供給されるとともに、この
信号Ｖ＋Ｓの値が基準電圧７３以上の値になった場合に
出力が反転する比較手段（２０）と、この比較手段（２
０）の出力状態に応じて充放電制御されるコンデンサ（
３７）とを有し、上記信号Ｖ　Ｉ　Ｓの値が所定時間内
に少なくとも２回連続して上記比較手段（２０）の基準
電圧Ｖ８以上の値になった際に、上記コンデンサ（３７
）の充放電時間に関連して、当該スイッチング電源回路
の動作を停止するようにしたものである。

［作用コ したがって本発明によれば、上記信号ＶＩＳの値が所定
時間内に少なくとも２回連続して上記比較手段（２０）
の基準電圧７３以上の値になった際に、上記コンデンサ
（３７）の充放電時間に関連して動作を停止することが
できる。

１実施例］ 以下第１図を参照しながら本発明スイッチング電源回路
の一実施例について説明する。

この第１図において第４図に対応する部分には同一符号
を付して示す。第１図において、（３３）はＩＣ電源・
０Ｎ１０ＦＦ回路で、端子（２）から非安定電圧Ｖ。０
を供給して端子（３）および内部回路部品に基準となる
電圧ＶＩＥＦを出力するとともに、その電圧Ｖ　ＲＥ　
Ｆを０Ｎ１０ＦＦするたｔの回路が備えられている。こ
の場合、上記０Ｎ１０　Ｆ　Ｆするための回路には、ラ
ッチ回路が採用され、このラッチ回路は後述するように
、出力信号ＣＭＰ　３によって、この０Ｎ１０ＦＦ回路
がオフ状態にされたときに、その状態を保持するように
構成されるものであり、非安定電圧Ｖ。０が所定電圧以
下の電圧値になったときに、ラッチ状態が解除されるよ
うに設定されている。なお、ラッチ回路は必要に応じて
、省略してもよい。

（４）はエラーアンプで、端子（５）、（６）から電圧
信号Ｖ−と電圧信号Ｖ＋を供給してエラー電圧をフィー
ドバック用端子（７）とＰＷＭ制御用のコンパレータ（
８）の一方の入力端子に出力する。このコンパレータ（
８）の他方の入力端子には発振回路（９）から三角波信
号０３Ｃ３が供給されてその出力端子はアンド回路（１
０）の第１の入力端子に接続されている。

発振回路（９）には前記三角波信号０３Ｃ３の発振周波
数を決定するための時定数設定用の外付はコンデンサ（
１３）、外付は抵抗器（１４）、（１５）が端子（１６
）、（１７）、（１８）を介して接続されている。そし
て、この発振回路（９）の出力信号である方形波信号Ｏ
３ＣＩとリセット信号０３Ｃ２はそれぞれ前記アンド回
路（ｌＯ）の第２の入力端子とフリップフロップ回路（
１９）のリセット端子Ｒに供給されている。このフリッ
プフロップ回路（１９）のセット端子Ｓには主電流１１
　の−波形毎にピーク電流を監視して過電流の保護を行
うコンパレータ（２０）　（比較手段）からインバータ
（２１）を介してセット信号ＦＦＳが供給され、その出
力信号ＦＦＱは前記アンド回路（１０）の第３の入力端
子に供給されている。

さらに、このフリップフロップ回路（１９）の反転出力
信号ＦＦＱはスイッチ（３４）の開閉用信号として、こ
のスイッチ（３４）の開閉制御端子に供給されている。

このスイッチ（３４）の一方の端子は電圧ｖ、Ｆに関連
して充電用電流Ｉ。を供給する定電流源（３５）に接続
され、他方の端子は基準電圧ＶＬ　　にかかる電圧源（
５２）が反転入力端子に接続された新たなコンパレータ
（３６）の非反転入力端子に接続されるとともに、充放
電時間外部設定用の外付はコンデンサ（３７）、外付は
抵抗器（３８）に端子（３９）を介して接続されている
。

この場合、上記外付はコンデンサ（３７）等にかかる充
放電時間は、本実施例においては、上記主電流■１　の
−波形毎にピーク電流を監視して過電流の保護を行うコ
ンパレータ（２０）が連続して５回反転した場合にコン
デンサ（３７）の端子電圧ｖｃが上ｇ２新たなコンパレ
ータ（３６）の基準電圧Ｖ、を超えるように設定されて
いる。なお、５回に限らず、４回、１０回、１００回等
、少なくても所定時間（第２図時刻ｔ１３〜ｔｌａ時間
）内に２回連続してコンパレータ（２０）が反転したと
きに、言い換えれば、上記主電流１１　の大きさを表す
電圧信号ＶＩＳの値が所定時間内に少なくとも２回連続
して基準電圧Ｖ、を超えた際に、新たなコンパレータ（
３６）の基準電圧ＶＬ　を超えるように設定しておけば
よい。そしてこの新たなコンパレータ（３６）の出力信
号ＣＭＰ　３がＩＣ電源・ＯＮ／○ＦＦ回゛路（３３〉
を構成するラッチ回路に供給されるように構成されてい
る。

さらに、アンド回路（１０）の出力信号ＯＬ’Ｔ、すな
わち−ＰＷＭ信号はそのドレインがトランス（２２）の
一端部に接続されて主電流１１　の断続制御を行う主ス
イッチング素子としてのパワー　ＭＯＳＦＥＴ（以下、
トランジスタという）、（２５）のゲートに端子（１１
）を介して供給されている。

上記コンパレータ（２０）の入力端子Ｖ−には電圧１１
ｔ（５１）から基準電圧Ｖ、が供給され、入力端子Ｖ−
には前言己主電流■１　　の大きさに比例する電圧信号
ＶＩＳが端子（２３）を介して供給されている。この場
合、電圧信号ＶＩＳは一端が接地された抵抗器（２４）
の他端側に現れ、この抵抗器（２４）には前記トランジ
スタ（２５）のソースが接続されて前記主電流１１　　
が供給されている。

上記スイッチングトランス（２２）の１次側端子（２６
）側には、例えば、ＡＣ電源（図示せず）が整流された
直流電圧が供給され、このスイッチングトランス（２２
）の２次側にはダイオード（２７）とコンデンサ　（２
８）とからなる整流回路が接続されこの整流回路の出力
端子（２９）、（３０）には負荷抵抗器（３１）が接続
されている。

次に、上記本発明スイ、／チング電源回路の一実施例の
動作について第２図の波形を参照して説胡する。第２図
において、時刻ｔｔｏ〜ｔ１２間においては、第４図に
示した回路の時刻ｔ。−ｔ２　間における動作と同様の
動作する。すなわち、負荷抵抗器（３１）の値が一定値
に保持されているときには、エラー電圧信号ＣＭＰ　１
、出力信号ＯＵＴのバルス幅は一定値に保持され、主電
流１１　の波形の振幅も一定値にＸ保持されており、ま
た、負荷抵抗器（３１）の値が徐徐に減少するときには
、エラー電圧信号ＣＭＰＩ、出力信号ＯＵＴのパルス幅
が徐徐に増加し、主電流１１　の波形の振幅も徐徐に大
きくなるように動作する。この場合、時刻ｔ　ｆ　２点
以前においては、主電流■１　　の波形の振幅に対応す
る電圧信号ＶＩＨの振幅がコンパレータ（２０）の基準
電圧Ｖｓ　よりも小さいのでコンパレータ（２０）は反
転することなく、したがって、セット信号ＦＦＳには何
の変化も生じない。この状態においては、当該スイッチ
ング電源回路は安定に連続動作を行うことができる。

次に、時刻ｔ１３点において、負荷抵抗器（３１）の抵
抗値の減少を原因としてトランジスタ（２５）に流れる
主電流■１　の値にかかる電圧信号ＶＩＳの値が基準電
圧Ｖ、を超えると、セット信号ＦＦＳがローレベルにな
るので、フリップフロップ回路（１９）はセットされ、
このフリップフロップ回路（１９〉の出力信号ＦＦＱが
ローレベルになるので、トランジスタ（２５）はオフ状
態になる。したがって、電圧信号ＶＩＳの値は再び基準
電圧Ｖ、よりもも小さい値になり、セット信号ＦＦＳは
ハイレベルになり、時刻ｔ１４でリセット信号ｏｓｃ２
によってフリップフロップ回路（１９）はリセットされ
、出力信号ＦＦＱのレベルがハイレベルにされることで
トランジスタ（２５）に再び主電流１．が流れることに
なる。

一方、前記時刻ｔｌ１点においては、上記フリップフロ
ップ回路（１９）の出力信号ＦＦＱがハイレベルになる
ことで、スイッチ（３４）が閉じられ、定電流源り３５
）からの充電電流Ｉ。がコンデンサ（３・７）に供給さ
れる。この場合、第２図時刻ｔｔｓ〜時刻ｔ１４の間で
はフリップフロップ回路（１９）の出力信号ＦＦＱがハ
イレベルになっているので、コンデンサ（３７）に連続
して充電電流Ｉ０　が供給されその端子電圧■ｃ　は防
除に増加することになる。そして、次の時刻ｔ１４〜ｔ
１５間においテはフリツプフロツプ回路（１９）の出力
信号ＦＦＱがローレベルの状態になっているので、上記
スイッチ（３４）が開いた状態になり、コンデンサ（３
７）に蓄えられている電荷が抵抗器（３８）を通じて放
電され、これによって、コンデンサ（３７）の端子電圧
Ｖ。は防除に減少する。この場合、コンデンサ（３７）
と抵抗器（３８）から決定される放電時定数は時刻ｔ１
４〜ｔｌｓの時間では、放電作用が終了しないように設
定しておく。

なお、第２図でハツチングで示す部分はコンデンサ（３
７）の充電期間を示している。

このようにして、時刻ｔ１３〜ｔｒｉ間におけるコンデ
ンサ（３７）の端子電圧ＶＣの波形（第２図参照）に示
すように、主電流１１　の値にかかる電圧信号ＶＩＳの
値が基準電圧Ｖ、を連続して５回超えたとき、その時刻
ｔ１７からコンデンサ（３７）が定電流源り３５）から
流れてる充電電流Ｉ。によってさらに充電されて、その
端子電圧ＶＣが新たなコンパレータ（３６）の基準電圧
Ｖ、を超えたときに、コンパレータ（３６）が反転し、
その出力信号ＣＭＰ　３が７１イレベルにされることに
よって、上記ＩＣ電源・○Ｎ１０ＦＦ回路（３３）がｔ
７状態にされ、電圧ＶｉＥＰＯ値が下がり、スイッチン
グ電源回路はその動作を停止し、トランジスタ（２５）
がオフ状態にされる。

すなわち、時刻ｔｌｆｆ〜ｔｌａ間の時間内にコンパレ
ータ２０が５回反転したときにスイッチング電源回路は
その状態を停止する。なお、この状態は上記したように
、ＩＣ１ｔ源・０Ｎ１０ＦＦ回路（３３）に備えられた
ラッチ回路の作用下に、非安定電圧ＶＣＣが所定電圧以
下の電圧値にならないかぎり、例えば、−次側の電源が
オフ状態にならないかぎり、保持されている。

このように上記実施例によれば、主スイッチング素子で
あるトランジスタ（２５）に流れる主電流１１のピーク
電流信号にかかる電圧信号Ｖ＋Ｓの値が所定時間内に連
続して５回コンパレータ（２０）の基準電圧Ｖ３以上の
値になった際に、当該スイッチング電源回路の動作を停
止するようにされているので、電流制限動作状態での連
続動作を一定時間（時刻ｔ１３〜ｔ’ｓ間の時間）で終
了させることができ、間欠的ながらも連続通電の状態に
あるトランジスタ（２５）等回路部品のディレーテング
に余裕がもたせられ、しかも、スイッチング電源自体の
蓄熱効果による電源回路部品の劣化、電源ケース等モー
ルド部品の変形等が発生することがなくなるという効果
を奏する。また温度ヒユーズ等も不必要になる。したが
って、当該スイッチング電源回路の保護およびこのスイ
ッチング電源回路に関連して駆動される負荷回路を保護
することのできるという利点も得られる。

結局、トランス（２２）、トランジスタ（２５）等の発
熱に起因する電源用回路部品の信頼性の低下を比較的防
止でき、過電流保護回路作用を達成することができる優
れたスイッチング電源回路が得られることになる。

第３図は本発明スイッチング電源回路の他の実施例の構
成を示すものである。この回路においては、さらに新た
なコンパレータ（４０）をコンデンサ（３７）の端子電
圧ｖｃ　を入力するように設け、その基準電圧ＶＬＳを
供給する電圧源（５３）の電圧を、例えば、第２図時刻
ｔｌｓ点におけるコンデンサＶ。

の端子電圧Ｖ　Ｃｌと０ボルト間の電圧に選択し、かつ
上記ＩＣ’ｌＥ源・ＯＮ１０　Ｆ　Ｆ回路（３３）に備
えられたラッチ回路がこの出力信号ＣＭＰ　４でそのラ
ッチ状態を解除するように構成することにより（そのＩ
Ｃ電源・０Ｎ１０ＦＦ回路の符号は（５４）とする）、
時刻ｔｉｅ点以降でコンデンサ（３７）の端子電圧Ｖ。

が上記基準電圧Ｖいより下がったときに再び当該スイッ
チング電源回路を動作するようにすることもできる。

なお、上記した第１図および第３図に示した例はいずれ
も主電流波形の一波形毎にピーク電流を制限するカレン
トリミッタ方式を採用したものであるが、それらの回路
からカレントリミッタ方式に関連する部分は省略して、
コンデンサ（３７）の充放電に関連する時限保護機能の
みによって当該スイッチング電源回路を構成してもよい
。

なお、本発明は上記の実施例に限らず本発明の要旨を逸
脱することなく種々の構成をとり得ることはもちろんで
ある。

［発明の効果］ 以上のように、本発明によれば、主スイッチング素子に
流れる電流の大きさを表す電流信号の値が所定時間内に
少なくとも２回連続して所定の基準電圧以上の値になっ
た際に、当該スイッチング電源回路の動作を停止するよ
うにしているので、当該スイッチング電源回路の保護お
よびこのスイッチング電源回路に関連して駆動される負
荷回路等を保護することができるという効果を奏する。

【図面の簡単な説明】

第１図は本発明によるスイッチング電源回路の一実施例
の構成を示す回路図、第２図はその動作を説明する波形
図、第３図は本発明によるスイッチング電源回路の他の
実施例の構成を示す回路図、第４図は従来のスイッチン
グ電源回路の回路図、′！Ｊ５図はその動作を説明する
波形図、第６又は第４図に示す回路の電流電圧特性図で
ある。 （２０）はコンパレータ、（３７）はコンデンサ、（４
０）はコンパレータである。

Claims (1)

1. 【特許請求の範囲】 　主スイッチング素子に流れる電流の大きさを表す信号
   が供給されるとともに、この信号の値が基準電圧以上の
   値になった場合に出力が反転する比較手段と、 この比較手段の出力状態に応じて充放電制御されるコン
   デンサとを有し、 上記信号の値が所定時間内に少なくとも２回連続して上
   記比較手段の基準電圧以上の値になった際に、上記コン
   デンサの充放電時間に関連して動作を停止するようにし
   たことを特徴とするスイッチング電源回路。