JPS605536A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS605536A JPS605536A JP59094202A JP9420284A JPS605536A JP S605536 A JPS605536 A JP S605536A JP 59094202 A JP59094202 A JP 59094202A JP 9420284 A JP9420284 A JP 9420284A JP S605536 A JPS605536 A JP S605536A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- electrodes
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、とくに特性モニ
ター用の電極端子を有する半導体素子を具備した集積回
路装置の製造方法に関する。
ター用の電極端子を有する半導体素子を具備した集積回
路装置の製造方法に関する。
半導体集積回路装置においては装置内の半導体素子の特
性をモニターするために余分の半導体索子を通常設けて
いる。
性をモニターするために余分の半導体索子を通常設けて
いる。
このような特性モニター用素子の寸法・惜造は被モニタ
ー素子と同一であるのが望ましいが、最近の半導体集積
回路内の各素子の大幅な小屋化により測定装置の探針を
素子表面に直接当てることは不可能になっている。した
がって、従来の集積回路装置における素子特性のモニタ
ーは(11同寸法の補助素子に形成された外部導出電極
により行なうか、(2)被モニター素子と特性的に相関
関係にある大きな寸法の補助素子を用いたりしていた。
ー素子と同一であるのが望ましいが、最近の半導体集積
回路内の各素子の大幅な小屋化により測定装置の探針を
素子表面に直接当てることは不可能になっている。した
がって、従来の集積回路装置における素子特性のモニタ
ーは(11同寸法の補助素子に形成された外部導出電極
により行なうか、(2)被モニター素子と特性的に相関
関係にある大きな寸法の補助素子を用いたりしていた。
後者(2)の方法は、犬きシ補助素7がら得られたデー
タをもとに被測定素子の特性を算出し、評価する必要が
あるためこの方法は複雑で不正確である。前者(1)の
方法は高精度に被モニター素子の特性がすぐに判明する
が、素子の特性を所望の値に修正でき々い。これは外部
導出電極に用いられているアルミニウムが素子特性の修
正に必要な処理に耐えることができないからである。
タをもとに被測定素子の特性を算出し、評価する必要が
あるためこの方法は複雑で不正確である。前者(1)の
方法は高精度に被モニター素子の特性がすぐに判明する
が、素子の特性を所望の値に修正でき々い。これは外部
導出電極に用いられているアルミニウムが素子特性の修
正に必要な処理に耐えることができないからである。
多結晶シリコン層は、半導体集積回路装置に広く使用さ
れている。例えば絶縁ゲート電界効果トランジスタにお
いてはゲート′71!極として、又、パイボー2トラン
ジスタにおいては拡散子線物源及びその拡散層の電極と
して、又、受動素子においては、抵抗体素子として利用
されてきた。しかし、多結晶シリコン脛を利用したこれ
ら半導体装置の特性は、外部導出用金古電極の形成後で
なければ判明せず、しかもこの段階における特性の修正
は前述したよう不可能なので、所望の特性の半導体装置
の製造を困難なものにしていた。
れている。例えば絶縁ゲート電界効果トランジスタにお
いてはゲート′71!極として、又、パイボー2トラン
ジスタにおいては拡散子線物源及びその拡散層の電極と
して、又、受動素子においては、抵抗体素子として利用
されてきた。しかし、多結晶シリコン脛を利用したこれ
ら半導体装置の特性は、外部導出用金古電極の形成後で
なければ判明せず、しかもこの段階における特性の修正
は前述したよう不可能なので、所望の特性の半導体装置
の製造を困難なものにしていた。
本発明の他の目的は、半導体装置内の素子特性が、モニ
ター用素子をモニターし所望の値に修正することにより
、容易に決定できる半導体装置の製造方法を提供するこ
とにある。
ター用素子をモニターし所望の値に修正することにより
、容易に決定できる半導体装置の製造方法を提供するこ
とにある。
本発明によれば、素子の所定領域にシリコ/薄膜よりな
る特性モニター用の電極を接続し、該電極によりて該素
子の特性を肛価した後、該素子を含む半導体装置に特性
の制御、修正を行うことを特徴とする半導体装置の製造
方法が得られる。
る特性モニター用の電極を接続し、該電極によりて該素
子の特性を肛価した後、該素子を含む半導体装置に特性
の制御、修正を行うことを特徴とする半導体装置の製造
方法が得られる。
シリコンの外部導出電極は半導体集積回路装置の半導体
基板に形成されたモニター用半導体素子に接続され、そ
して半導体基板を覆っている絶縁膜上をモニター用素子
領域の外側の領域まで延在している。モニター用素子は
集積回路を構成している素子の他に追加に設けられても
良いし、集積回路構成素子のうちのひとつを使用しても
良い。モニター用素子の寸法および構造は被モニター素
子と同一であることが好ましい。
基板に形成されたモニター用半導体素子に接続され、そ
して半導体基板を覆っている絶縁膜上をモニター用素子
領域の外側の領域まで延在している。モニター用素子は
集積回路を構成している素子の他に追加に設けられても
良いし、集積回路構成素子のうちのひとつを使用しても
良い。モニター用素子の寸法および構造は被モニター素
子と同一であることが好ましい。
本発明によれば、測定器の探針が、モニター用素子の特
性を測定し、それによって被モニター素う゛の特性を知
るために外部導出シリコン電極に接触される。もし測定
された特性が所望の値に達していないならば、半導体装
置は特性を所望の値にするだめの追加処理、たとえば熱
処理または不純物の再添加を受ける。そしてモニター用
素子のシリコン電極に探針を接触させることにより特性
を再びチェックする。その後に、必要があれば金属電極
または金属配線層が半導体装置に形成される。本発明に
よれば、特性修正処理の高温度に耐えることのできるシ
リコンをモニター用端子電極に用いるので、特性のモニ
ターおよび修正を容易にしかも正確に行なうことができ
る。さらに、金J9[極または金属配!9Rを備える半
導体装置を、モニターおよび特性修正の両工程を行なっ
た上で製造することができる。
性を測定し、それによって被モニター素う゛の特性を知
るために外部導出シリコン電極に接触される。もし測定
された特性が所望の値に達していないならば、半導体装
置は特性を所望の値にするだめの追加処理、たとえば熱
処理または不純物の再添加を受ける。そしてモニター用
素子のシリコン電極に探針を接触させることにより特性
を再びチェックする。その後に、必要があれば金属電極
または金属配線層が半導体装置に形成される。本発明に
よれば、特性修正処理の高温度に耐えることのできるシ
リコンをモニター用端子電極に用いるので、特性のモニ
ターおよび修正を容易にしかも正確に行なうことができ
る。さらに、金J9[極または金属配!9Rを備える半
導体装置を、モニターおよび特性修正の両工程を行なっ
た上で製造することができる。
以下、図面を参照して本発明を詳述する。
第1図A−Hは本発明の好ましい一実施例として、バイ
ポーラトランジスタの製造に、本発明を適用した例を示
す。第1図A−Gは各製作工程の断面を示し、第1図H
にその平面図を示す。第1図Gti第1図Hのx−x’
に沿った断面に相当する。tずN凰シリコン基板2を熱
酸化して、表面をシリコン酸化膜1で覆う(第1図人)
。次にシリコン酸化膜1にN型シリコン基板2に達する
開孔部(図示せず)を設け、この開孔部より硼素原子を
拡散し、ベース領域3を形成するとともに、再びシリコ
ン基板2の表面をシリコン酸化WX1で覆う(第1図B
)。次にシリコン酸化膜1に開孔部4.5および6を各
々設ける(第1図C)。これら開孔部4.5および6は
のちに、ベース、エミッタおよびコレクタ領域と、外部
導出多結晶シリコン電極とをそれぞれオーム接触するた
めに用いられる。次に、前述までの処理されたシリコン
基板2およびC4孔部4〜6上に、モノシランの熱分解
により多結晶シリコンM7を生成させる(第1図D)。
ポーラトランジスタの製造に、本発明を適用した例を示
す。第1図A−Gは各製作工程の断面を示し、第1図H
にその平面図を示す。第1図Gti第1図Hのx−x’
に沿った断面に相当する。tずN凰シリコン基板2を熱
酸化して、表面をシリコン酸化膜1で覆う(第1図人)
。次にシリコン酸化膜1にN型シリコン基板2に達する
開孔部(図示せず)を設け、この開孔部より硼素原子を
拡散し、ベース領域3を形成するとともに、再びシリコ
ン基板2の表面をシリコン酸化WX1で覆う(第1図B
)。次にシリコン酸化膜1に開孔部4.5および6を各
々設ける(第1図C)。これら開孔部4.5および6は
のちに、ベース、エミッタおよびコレクタ領域と、外部
導出多結晶シリコン電極とをそれぞれオーム接触するた
めに用いられる。次に、前述までの処理されたシリコン
基板2およびC4孔部4〜6上に、モノシランの熱分解
により多結晶シリコンM7を生成させる(第1図D)。
次にベース、エミッタおよびコレクタ領域の外部導出シ
リコン電極8.9および10をそれぞれ形成するために
多結晶シリコン層7を選択的に除去しシリコン電極8〜
100表面を再び熱酸化によりシリコン酸化膜で覆う(
第1図E)。第1図Hも参照すると、シリコン電極8.
9および10はそれぞれベース領域3、将来のエミッタ
領域、およびコレクタ領域2に接続されさらにシリコン
酸化膜1の表面上に延在している。これら電極8〜10
の各々は酸化膜1上でモニター用トランジスタ素子の活
性領域の外側の領域まで延び、測定器の探針を尚てるに
充分の広さの面積をもつパッド部8′、9′および10
′を有する。パッド部の面積および瞬接バッド部との距
離は、測定器の探針のひとつが単一のパッド部のみに確
実に接触するように決められる。次にベース導出電極8
を覆っている酸化膜のみを選択的に除去し、P形ベース
領域3にP十形ベース・コンタクト領域3′を形成する
ためにベース開孔部4を介して硼素原子を拡散し、熱酸
化によシ再び酸化膜でシリコン電極8を覆う(第1図F
)。次にエミッタ領域およびコレクタ領域の導出電極9
および10を覆っている酸化膜を選択的に除去し、燐原
子をそれぞれエミッタ電極9およびコレクタ電極10を
通しさらにエミッタ開孔部5およびコレクタ開孔部6を
通してベース領域3およびコレクタ領域2へ拡散するこ
とによりて、ベース領域3中にN型エミッタ領域11を
基板2中へN十形コレクタコンタクト領域2′をそれぞ
れ形成する(第1図G)。
リコン電極8.9および10をそれぞれ形成するために
多結晶シリコン層7を選択的に除去しシリコン電極8〜
100表面を再び熱酸化によりシリコン酸化膜で覆う(
第1図E)。第1図Hも参照すると、シリコン電極8.
9および10はそれぞれベース領域3、将来のエミッタ
領域、およびコレクタ領域2に接続されさらにシリコン
酸化膜1の表面上に延在している。これら電極8〜10
の各々は酸化膜1上でモニター用トランジスタ素子の活
性領域の外側の領域まで延び、測定器の探針を尚てるに
充分の広さの面積をもつパッド部8′、9′および10
′を有する。パッド部の面積および瞬接バッド部との距
離は、測定器の探針のひとつが単一のパッド部のみに確
実に接触するように決められる。次にベース導出電極8
を覆っている酸化膜のみを選択的に除去し、P形ベース
領域3にP十形ベース・コンタクト領域3′を形成する
ためにベース開孔部4を介して硼素原子を拡散し、熱酸
化によシ再び酸化膜でシリコン電極8を覆う(第1図F
)。次にエミッタ領域およびコレクタ領域の導出電極9
および10を覆っている酸化膜を選択的に除去し、燐原
子をそれぞれエミッタ電極9およびコレクタ電極10を
通しさらにエミッタ開孔部5およびコレクタ開孔部6を
通してベース領域3およびコレクタ領域2へ拡散するこ
とによりて、ベース領域3中にN型エミッタ領域11を
基板2中へN十形コレクタコンタクト領域2′をそれぞ
れ形成する(第1図G)。
シリコン電極9およびlOはN形不純物(この場合は燐
)で充分ドープされ、酸化膜で覆われる。外部導出シリ
コン[極8〜10を覆っている酸化膜を少なくとも各々
のパッド部8′〜10’の表面から除去し、モニター用
端子としての外部導出シリコン電極8〜lOの露出した
パッド部8′〜10’に測定器の探針を当てることによ
り、このモニター用トランジスタの特性、たとえばエミ
ッタ接地電流増幅率hFEを測定する。もし測定された
特性が所望の値よシ低ければ、さらに一種類あるいけ二
種n以上の不純物の拡散が行なわれる。例えば、約0.
5 /l m厚のシリコン層のエミッタおよびコレクタ
電極9および10を通して隣を1000℃で25分間、
拡散させて、コレクタ領域1から0.8μm離して面積
4X4μmの正方形のエミッタ領域11を形成した場合
、測定された電流増巾率hFEは20であった。この値
は所望の値よシ低いので、半導体装置を窒素雰囲気中に
おいて1000℃で30分間加熱してエミッタ′Tl!
極9にドープされていた隣をエミッタ領域ll中に拡散
させた。外部導出シリコン電極8〜lOを使りて測定し
たところ、電流増巾率hFEは60に増加していた。ア
ルミニウム電極を用いた場合にはこのような高温処理に
おいてはアルミニウムは溶けてしまう。
)で充分ドープされ、酸化膜で覆われる。外部導出シリ
コン[極8〜10を覆っている酸化膜を少なくとも各々
のパッド部8′〜10’の表面から除去し、モニター用
端子としての外部導出シリコン電極8〜lOの露出した
パッド部8′〜10’に測定器の探針を当てることによ
り、このモニター用トランジスタの特性、たとえばエミ
ッタ接地電流増幅率hFEを測定する。もし測定された
特性が所望の値よシ低ければ、さらに一種類あるいけ二
種n以上の不純物の拡散が行なわれる。例えば、約0.
5 /l m厚のシリコン層のエミッタおよびコレクタ
電極9および10を通して隣を1000℃で25分間、
拡散させて、コレクタ領域1から0.8μm離して面積
4X4μmの正方形のエミッタ領域11を形成した場合
、測定された電流増巾率hFEは20であった。この値
は所望の値よシ低いので、半導体装置を窒素雰囲気中に
おいて1000℃で30分間加熱してエミッタ′Tl!
極9にドープされていた隣をエミッタ領域ll中に拡散
させた。外部導出シリコン電極8〜lOを使りて測定し
たところ、電流増巾率hFEは60に増加していた。ア
ルミニウム電極を用いた場合にはこのような高温処理に
おいてはアルミニウムは溶けてしまう。
第2図A−Gは本発明の他の実施例として、抵抗体素子
の製造に本発明を適用した例を示す。第2図A−Fは各
製作工程における断面を示し、第2図Gにその平面図を
示す。第2図Fは第2図GのY−Y’に沿った断面に相
当する。まず半導体基板2を熱酸化して、酸化膜1で覆
う(第2図A)。次に酸化H1上にモノシランの熱分解
によシ多結晶シリコン層7を生成し、多結晶シリコン層
7を選択的に除去することにより端子部を備えた抵抗体
素子を形成した後、熱酸化により、この抵抗体素子を酸
化膜で覆う(第2図B)。第2図Gをも参照すると、端
子部12および13は抵抗素子の本体14の両端につな
がり、さらに酸化膜1上を伸びてモニター用端子電極の
役割をする広面積のパッド部12′および13’でそれ
ぞれ終りている。次にシリコン抵抗体素子の両端子12
および13 (12’および13’を含むンを覆りてい
る酸化膜を選択的に除去する(第2図C)。次に前記シ
リコン酸化膜の除去された抵抗体素子の両端子部12お
よび13に高濃度の硼素原子を拡散し高ドープの低抵抗
領域とする。そして再び酸化膜で覆う(第2図D)。次
に上記の高濃度の硼素原子を拡散された領域以外の領域
14すなわち抵抗体素子の本体を覆っている酸化膜を選
択的に除去しく第2図B)この領域14に所望の抵抗値
が得られるように制御された景の硼素原子をイオン注入
法によシ精度よく注入し再び酸化膜で覆う(第2図F)
。
の製造に本発明を適用した例を示す。第2図A−Fは各
製作工程における断面を示し、第2図Gにその平面図を
示す。第2図Fは第2図GのY−Y’に沿った断面に相
当する。まず半導体基板2を熱酸化して、酸化膜1で覆
う(第2図A)。次に酸化H1上にモノシランの熱分解
によシ多結晶シリコン層7を生成し、多結晶シリコン層
7を選択的に除去することにより端子部を備えた抵抗体
素子を形成した後、熱酸化により、この抵抗体素子を酸
化膜で覆う(第2図B)。第2図Gをも参照すると、端
子部12および13は抵抗素子の本体14の両端につな
がり、さらに酸化膜1上を伸びてモニター用端子電極の
役割をする広面積のパッド部12′および13’でそれ
ぞれ終りている。次にシリコン抵抗体素子の両端子12
および13 (12’および13’を含むンを覆りてい
る酸化膜を選択的に除去する(第2図C)。次に前記シ
リコン酸化膜の除去された抵抗体素子の両端子部12お
よび13に高濃度の硼素原子を拡散し高ドープの低抵抗
領域とする。そして再び酸化膜で覆う(第2図D)。次
に上記の高濃度の硼素原子を拡散された領域以外の領域
14すなわち抵抗体素子の本体を覆っている酸化膜を選
択的に除去しく第2図B)この領域14に所望の抵抗値
が得られるように制御された景の硼素原子をイオン注入
法によシ精度よく注入し再び酸化膜で覆う(第2図F)
。
抵抗体素子端子のパッド部12′および13′を露出さ
せ、そこに測定器の探針をあててこのモニター用抵抗体
素子の抵抗値を測定する。もし抵抗値が所望値よシ低い
とわかれば、モニター用抵抗の本体14におけるシリコ
ン層の厚さおよびモニター用抵抗体の製作と同時に同一
工程で同一酸化Ml上に形成された他の抵抗体のシリコ
ン層の厚さを減じて抵抗値を増加させる。また、所望の
値よシ高ければ、これら抵抗体中にさらに不純物を導入
して抵抗値を下げる。
せ、そこに測定器の探針をあててこのモニター用抵抗体
素子の抵抗値を測定する。もし抵抗値が所望値よシ低い
とわかれば、モニター用抵抗の本体14におけるシリコ
ン層の厚さおよびモニター用抵抗体の製作と同時に同一
工程で同一酸化Ml上に形成された他の抵抗体のシリコ
ン層の厚さを減じて抵抗値を増加させる。また、所望の
値よシ高ければ、これら抵抗体中にさらに不純物を導入
して抵抗値を下げる。
第3図は本発明による半導体集積回路装置の一部を示し
、その平面図を第3図Bに、また第3図Bのz−z’に
沿った断面をtrS3図Aに示す。この集積回路装置に
朴いては集積回路を41¥成する半導体回路素子、たと
えばバイポー2・トランジスタ32や拡散抵抗33、と
−緒にモニター用バイポーラ・トランジスタ31を設け
ている。これら回路素子は単一の半導体基板42に形成
されており、P−N接合により互に分離されている。す
なわち複数のN形の島状領域21.22.23がP形の
シリコン基板中に形成されておシ、そのうちのひとつの
島状領域21には第1図の実施例と同−格造のモニター
用トランジスタ31をf″g1図の実施例と同様の方法
で形成する。このトランジスタ31にはベース導出シリ
コン電極24、エミッタ導出シリコン電極25およびコ
レクタ導出シリコン電極26が設けられている。他の島
状領域22にはモニター用トランジスタ31と同−型の
バイポーラ・トランジスタ32をトランジスタ31と同
時に形成する。このトランジスタ32には他の素子へ延
在しているシリコンエミッタ電極28と、基板42を覆
りている酸化膜41上をのびて拡散抵抗33の一方の端
子に接続されたシリコンペース電極29と、シリコンコ
レクタ電極27とが設けられてお沙、さらにアルミニウ
ム配線層43がシリコンコレクタ電極27に接続されて
他の素子まで延在している。他の島状領域23にはP形
抵抗層53が設けられ、この抵抗33の他端はシリコン
電極30およびアルミニウム配S層44を介して他の素
子へ接続されている。モニター用トランジスタ31のP
形ベース領域31、回路トランジスタ32のP形ベース
領域52、およびP形の抵抗領域53はN形島状領域2
1.22および23中にそれぞれ同時に形成される。次
に、シリコン電a24〜30が同時に作成される。それ
からP十形ベース°コンタクト領域54および55とP
十形抵抗コンタクト領域56も同時に形成され、さらに
N十形エミッタ領域57および58とN十形コレクタ・
コンタクト領域59および6oとが同時に作成される。
、その平面図を第3図Bに、また第3図Bのz−z’に
沿った断面をtrS3図Aに示す。この集積回路装置に
朴いては集積回路を41¥成する半導体回路素子、たと
えばバイポー2・トランジスタ32や拡散抵抗33、と
−緒にモニター用バイポーラ・トランジスタ31を設け
ている。これら回路素子は単一の半導体基板42に形成
されており、P−N接合により互に分離されている。す
なわち複数のN形の島状領域21.22.23がP形の
シリコン基板中に形成されておシ、そのうちのひとつの
島状領域21には第1図の実施例と同−格造のモニター
用トランジスタ31をf″g1図の実施例と同様の方法
で形成する。このトランジスタ31にはベース導出シリ
コン電極24、エミッタ導出シリコン電極25およびコ
レクタ導出シリコン電極26が設けられている。他の島
状領域22にはモニター用トランジスタ31と同−型の
バイポーラ・トランジスタ32をトランジスタ31と同
時に形成する。このトランジスタ32には他の素子へ延
在しているシリコンエミッタ電極28と、基板42を覆
りている酸化膜41上をのびて拡散抵抗33の一方の端
子に接続されたシリコンペース電極29と、シリコンコ
レクタ電極27とが設けられてお沙、さらにアルミニウ
ム配線層43がシリコンコレクタ電極27に接続されて
他の素子まで延在している。他の島状領域23にはP形
抵抗層53が設けられ、この抵抗33の他端はシリコン
電極30およびアルミニウム配S層44を介して他の素
子へ接続されている。モニター用トランジスタ31のP
形ベース領域31、回路トランジスタ32のP形ベース
領域52、およびP形の抵抗領域53はN形島状領域2
1.22および23中にそれぞれ同時に形成される。次
に、シリコン電a24〜30が同時に作成される。それ
からP十形ベース°コンタクト領域54および55とP
十形抵抗コンタクト領域56も同時に形成され、さらに
N十形エミッタ領域57および58とN十形コレクタ・
コンタクト領域59および6oとが同時に作成される。
そののちに、回路トランジスタ32の特性をモニターす
るためにシリコン製のモニター用端子24〜26を用い
てモニター用トランジスタ31の特性を測定する。そし
て、修正の必要があればトランジスタ31および32の
特性を同時に修正する。次に、アルミニウム配線層43
および44を基板42上に形成する。集積回路に使用さ
れているトランジスタ32はモニター用トランジスタ3
1と同−型で同時に形成されているので、その特性はモ
ニター用ト2ンジスタ31を介してモニターできかつ高
精度に制御できる。さらに、モニター用端子としてシリ
コンの外部導出電W124〜26を使用することにより
、トランジスタ31および32の特性をその製作過程に
おいて高精度に修正および制御できる。
るためにシリコン製のモニター用端子24〜26を用い
てモニター用トランジスタ31の特性を測定する。そし
て、修正の必要があればトランジスタ31および32の
特性を同時に修正する。次に、アルミニウム配線層43
および44を基板42上に形成する。集積回路に使用さ
れているトランジスタ32はモニター用トランジスタ3
1と同−型で同時に形成されているので、その特性はモ
ニター用ト2ンジスタ31を介してモニターできかつ高
精度に制御できる。さらに、モニター用端子としてシリ
コンの外部導出電W124〜26を使用することにより
、トランジスタ31および32の特性をその製作過程に
おいて高精度に修正および制御できる。
第4図および第5図は上記実施例をさらに改良した場合
の断面図を示す。モニター用トランジスタの外部導出シ
リコン電極15.16および17(回路トランジスタの
電極も同様)とモニター用抵抗(回路抵抗側も同様)の
シリコンの本体19および終端部20および20’はシ
リコン酸化膜18の中に埋設されている。この酸化gi
gはシリコン層を選択除去するのでなく選択的に熱酸化
することにより形成域れる。この借造は半導体装置の表
面を平坦にする。
の断面図を示す。モニター用トランジスタの外部導出シ
リコン電極15.16および17(回路トランジスタの
電極も同様)とモニター用抵抗(回路抵抗側も同様)の
シリコンの本体19および終端部20および20’はシ
リコン酸化膜18の中に埋設されている。この酸化gi
gはシリコン層を選択除去するのでなく選択的に熱酸化
することにより形成域れる。この借造は半導体装置の表
面を平坦にする。
以上述べた実施例のモニター用トランジスタおよびモニ
ター用抵抗は集積回路を構成する回路素子として使用し
てもよい。その場合、導出シリコン電極8〜10.12
.13.15〜17.20.20′、24〜26はアル
ミニウムなどの配線層によって他の素子へ接続される。
ター用抵抗は集積回路を構成する回路素子として使用し
てもよい。その場合、導出シリコン電極8〜10.12
.13.15〜17.20.20′、24〜26はアル
ミニウムなどの配線層によって他の素子へ接続される。
特性モニター用のみに用いる場合はこれら導出シリコン
電極は使用後(測定終了後)そのまま残置しておいても
よいが、使用後エツチング等の手段によりて除去するか
又は酸化によって酸化物に変換することも可能である。
電極は使用後(測定終了後)そのまま残置しておいても
よいが、使用後エツチング等の手段によりて除去するか
又は酸化によって酸化物に変換することも可能である。
以上、実施例につき説明したが、本発明の主要な部分は
、半導体基板の一主面に接着し、かつ、素子を形成する
半導体領域外に延在するシリコン薄膜からなる特性モニ
ター用の電極端子を設けたことにあシ本発明の効果は、
金属電極を形成する前に、半導体素子の特性が測定でき
、それ故、実際に使用する素子の特性を正確に制御でき
る点にある。従って、本発明の技術的範囲は前記実施例
に限定されるものではなく、この発明の権利は特許請求
の範囲に示す全ての装置に及ぶ。
、半導体基板の一主面に接着し、かつ、素子を形成する
半導体領域外に延在するシリコン薄膜からなる特性モニ
ター用の電極端子を設けたことにあシ本発明の効果は、
金属電極を形成する前に、半導体素子の特性が測定でき
、それ故、実際に使用する素子の特性を正確に制御でき
る点にある。従って、本発明の技術的範囲は前記実施例
に限定されるものではなく、この発明の権利は特許請求
の範囲に示す全ての装置に及ぶ。
第1図A〜Gは本発明の一実施例によるモニター用バイ
ポー2・トランジスタの各製作工程を示す断面図であり
、第1図■(はその平面図を示す。第4図Gは第1図1
(のx−x’に沿った断面に相当する。 第2図A−Fは本発明の他の実施例によるモニター用抵
抗の各製作工程を示す断面図であシ、第2図Gはその平
面図を示す。p52図Fは第2図GのY−Y’に沿った
断面に相当する。 第3図Aは本発明によるモニター用トランジスタを備え
た年債回路装置の一部を示す第3図Bの平面図のZ −
Z’に沿った断面図である。 第4図は本発明による他のモニター用ト2ンジスタの断
面図を示す。 第5図は本発明による他のモニター用抵抗の断面図を示
す。 1.18.41・・・シリコン酸化膜 2.42・・・
シリコン基板2.59.60・・・コンタクト領域 3
.51.52・・・ベース領域 3’、54.55・・
・ベース・コンタクト領域 4.5.6・・・開孔部
7・・・多結晶シリコンff18.15.24・・・ベ
ース外部導出シリコン電極 9.16.25川工ミツタ
外部導出シリコン電極10.17.26− コレクタ外
部導出シリコン電極8’、9′、10’ ・・・パッド
部 11.57.58・・・エミッタ領域 12.13
.20,20’・・・端子 12’、13’・・・パッ
ド部 14.19・・・抵抗体 21,22.23・・
・島状領域 27.28.29.3o・・・シリーzン
?11極 31−・−モニター用バイポーラトランジス
タ 32・・・回路のバイポー2・トランジスタ 33
・・・拡散抵抗 53・・・抵抗領域56・・・抵抗コ
ンタクト領域 43.44・・・アルミニウム配線層代
理へ 弁理士 内 原 晋 某 / B 第 2 目
ポー2・トランジスタの各製作工程を示す断面図であり
、第1図■(はその平面図を示す。第4図Gは第1図1
(のx−x’に沿った断面に相当する。 第2図A−Fは本発明の他の実施例によるモニター用抵
抗の各製作工程を示す断面図であシ、第2図Gはその平
面図を示す。p52図Fは第2図GのY−Y’に沿った
断面に相当する。 第3図Aは本発明によるモニター用トランジスタを備え
た年債回路装置の一部を示す第3図Bの平面図のZ −
Z’に沿った断面図である。 第4図は本発明による他のモニター用ト2ンジスタの断
面図を示す。 第5図は本発明による他のモニター用抵抗の断面図を示
す。 1.18.41・・・シリコン酸化膜 2.42・・・
シリコン基板2.59.60・・・コンタクト領域 3
.51.52・・・ベース領域 3’、54.55・・
・ベース・コンタクト領域 4.5.6・・・開孔部
7・・・多結晶シリコンff18.15.24・・・ベ
ース外部導出シリコン電極 9.16.25川工ミツタ
外部導出シリコン電極10.17.26− コレクタ外
部導出シリコン電極8’、9′、10’ ・・・パッド
部 11.57.58・・・エミッタ領域 12.13
.20,20’・・・端子 12’、13’・・・パッ
ド部 14.19・・・抵抗体 21,22.23・・
・島状領域 27.28.29.3o・・・シリーzン
?11極 31−・−モニター用バイポーラトランジス
タ 32・・・回路のバイポー2・トランジスタ 33
・・・拡散抵抗 53・・・抵抗領域56・・・抵抗コ
ンタクト領域 43.44・・・アルミニウム配線層代
理へ 弁理士 内 原 晋 某 / B 第 2 目
Claims (1)
- T子の01定領域にシリコン薄膜よυなるl時性モニタ
ー用の電1へ到梗枕し、該itによって該素子の特性を
評価した後、該水子を含む半導体装置に特性の制御、修
正を行うことを特徴とする坐導装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094202A JPS605536A (ja) | 1984-05-11 | 1984-05-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094202A JPS605536A (ja) | 1984-05-11 | 1984-05-11 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50145473A Division JPS5268376A (en) | 1975-12-05 | 1975-12-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS605536A true JPS605536A (ja) | 1985-01-12 |
| JPS6245692B2 JPS6245692B2 (ja) | 1987-09-28 |
Family
ID=14103711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094202A Granted JPS605536A (ja) | 1984-05-11 | 1984-05-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135241A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | 半導体装置およびその評価方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968679A (ja) * | 1972-11-06 | 1974-07-03 |
-
1984
- 1984-05-11 JP JP59094202A patent/JPS605536A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968679A (ja) * | 1972-11-06 | 1974-07-03 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135241A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | 半導体装置およびその評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6245692B2 (ja) | 1987-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4197632A (en) | Semiconductor device | |
| JPS6113381B2 (ja) | ||
| JPH07153920A (ja) | 半導体装置 | |
| JP3063167B2 (ja) | 電流検出端子付mos fetおよびその製造方法 | |
| US4063901A (en) | Method of manufacturing a semiconductor device | |
| US5153696A (en) | MOS FET with current sensing terminal | |
| JPS6310579B2 (ja) | ||
| US4595944A (en) | Resistor structure for transistor having polysilicon base contacts | |
| JPS6329828B2 (ja) | ||
| US3664893A (en) | Fabrication of four-layer switch with controlled breakover voltage | |
| JP3116384B2 (ja) | 半導体歪センサおよびその製造方法 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPS6245692B2 (ja) | ||
| KR910007104B1 (ko) | 반도체장치 | |
| US5489793A (en) | Semiconductor device having an evaluation device and method of fabricating same | |
| JPS5871655A (ja) | 半導体装置 | |
| JPH0322062B2 (ja) | ||
| JP2559841B2 (ja) | 半導体光位置検出装置 | |
| JP2000294655A (ja) | 半導体装置及びその製造方法 | |
| JPS6120141B2 (ja) | ||
| JPS5925249A (ja) | 半導体装置 | |
| JP2933394B2 (ja) | 半導体素子の特性測定方法 | |
| JPS61242059A (ja) | コンデンサマイク用半導体装置 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH01110745A (ja) | 半導体装置 |