JPS6055421A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技・術分、野］ 本発明は、消費電力の低減を図ったデータ処理装置に関
し、特に、電池駆動による小型携帯型のデータ処理装置
に好適なものである。

〔従来技術］ 近年、マイクロプロセッサやメモリ等にみられる集積回
路化の半導体技術の進歩により、小型１１９帯型の各種
データ処理装置が広く商品化されるようになってきた。

さらに、半導体技術の開発は、ＴＴＬやＮ−ＭＯＳのＩ
Ｃ技術を経て、消費電力のより少ないＣ−ＭＯ５技術へ
と進んでいる。これをマイクロプロセッサ部分だけから
見れば、数年前のミニコンピユータにも匹敵する高い機
能を有し、消費電力もきわめて少ないので駆動電源とし
て電池を使用することが可能になった。

一方、データ処理装置の重要な構成要素である補助記憶
装置においても、フロッピーディスク装置の小型化やハ
ードディスク装置の小型化、あるいは磁気バブルメモリ
の大容量化などにより、携帯型のデータ処理装置の機能
を高度化するのに益々適した環境になってきている。

そこで、第１図に示すような携帯型のデータ処理装置が
一般に提案されている。

ここで、ｌはマイクロプロセッサ等で構成された中央演
算処理装置（以下、ＣＰＵと称する）、２はフルキーボ
ードやテンキーバットなどからなる入力装置、３はＣＲ
Ｔディスプレイ装置や液晶ディスプレイまたはプラズマ
ディスプレイ等の表示出力装置、４はＣＰ旧の制御手順
である制御プログラムや各構成要素からのデータ等を格
納するＩＣメモリ等の主記憶装置、５はフロッピーディ
スク装置やハードディスク装置または磁気バブルメモリ
等の補助記憶装置である。

さらに、６はＣＰＵＩからの制御指令を受けて補助記憶
装置５へのデータの書き込みおよび読み出しを制御する
補助記憶制御装置、７は主記憶装置４に記憶されたデー
タの補助記憶装置５への転送、あるいはその逆方向の転
送の際に、データの読み書きの同期をとるためにデータ
を一時記憶する８は上述の各構成要素１〜７に所定の電
力を供給する電源であり、一般に電池である。この電池
８からプラス電源線８Ａおよびマイナス電源線８Ｂを通
じて補助記憶装置５に比較的大きな所定の電力を供給す
る。さらに、この電池８がら他のプラス電源線８Ｃおよ
びマイナス電源線８Ｄを通じて、補助記憶装置５以外の
他の構成要素１〜４および６．７に対して所定の電力を
供給する。

しかしながら、このような従来装置においては、補助記
憶装置５として用いたフロッピーディスク装置やハード
ディスク装置が、直流モータ（不図示）により重量のあ
る比較的大きな円盤状のテーブル等を常時回転させてい
るので、電力を常時消費し、その消費電力は１０数ワッ
ト以上にもなる。また、磁気バブルメモリを補助記憶装
置５として用いた場合においても、上述の直疏モータは
どの電力消費はないが、バブルを駆動する交流磁界発生
のために所定の電力を常時消費している。

そのため、これらの補助記憶装置５の駆動電力源である
電池８の容量を大きくせざるを得ないので、従来装置で
は携帯型′とはいっても、装置全体としては重量があり
かつ大型化をせざるを得ないという重大な欠点があった
。

［目的］ 本発明の目的は、上述した欠点を除去し、所定のデータ
処理に先立ち、補助記憶装置の記憶内容をバッファメモ
リ等の他の内部記憶装置に転送した後、補助記憶装置へ
の電源を次のデータ処理まで遮断することにより、フロ
ッピーディスク装置などの比較的消費電力の大きい補助
記憶装置を常時駆動しなくても通常のデータ処理業務が
可能となるようにして、消費電力および電源容量を低減
化し、さらには、装置全体を小型化かつ軽量化できるよ
うにしたデータ処理装置を提供することにある。

［実施例］ 以下１図面を参照して本発明の詳細な説明する。

第２図は本発明データ処理装置の構成の一例を示し、こ
こで、第１図と同様の部分についてはその詳細な説明は
省略する。

第２図において、８は補助記憶装置５と電池８間に接続
する電力供給線（電源線）　８Ａに介在して供給電源の
開閉を行うスイッチ（ＳＷ）である。このスイッチ８と
しては、リレースイッチあるいはトランジスタスイッチ
等の小型スイッチが好適である。ｌＯはスイッチ８の開
閉を制御するフリップフロップ（Ｆ／Ｆ）であり、その
出力信号Ｑを切り換え制御信号としてスイッチ８に送出
する。

１１はｃｐｕ　ｉからの制御指令を受けて補助記憶装置
５の駆動制御を行う補助記憶制御装置である。さらに、
この補助記憶制御装置１１は、上述のフリップフロップ
１０に対してセット信号Ｓおよびリセット信号Ｒを交互
に送出するとともに、バッファメモリ制御部１２に対し
ても制御信号を送出する。

バッファメモリ制御部１２は、ＣＰＩＪｌおよび補助記
憶制御装置１１からの制御指示に応じてバッファメモリ
１３に使用の要求を与える。このバッファメモリ１３は
、補助記憶装置５内のデータを転送して一時記憶するも
のである。１４はパスマルチプレクサ（ＢＵＳ　ＭＰＸ
）であり　、バッファメモリ制御部１２からの制御信号
によりｃｐｕ　ｔの内部パスと補助記憶装置５のデータ
バスとを切換えて、この切り換えたバスとバッファメモ
リ１３のデータバスとを接ａする。なお、補助記憶装置
５にはあらかじめ制御プログラムとデータファイルとが
格納されているものとする。

次に、第２図に示す本発明装置の動作例を第３図のフロ
ーチャートを参照して説明する。

まず、電源を投入すると、補助記憶制御装Ｎｉｌからセ
ット信号Ｓが送出されてフリップフロップ１０がセット
され、その出力Ｑによりスイッチ８が閉成状態となるの
で、補助記憶装置５に対し電池８から給電される（ステ
ップＳＴＩおよびステップＳＴ２参照）。

次いで、ＣＰＵは、補助記憶装置５に格納されている制
御プログラムを読み出す旨の指令を補助記憶制御装置１
１に与える。この読み出し指令に応じて、補助記憶制御
装置ｌｌは、補助記憶装置５がら必要なブ′ログテムデ
ータを読み出す旨の読み出し１５号を補助記憶装置５に
対して送出するとともに、バッファメモリ制御部１２に
対してバッファメモ１月３の使用の要求信号を送出する
。この要求信号に応じて、バッファメモリ制御部１２は
上述のプログラムデータを補助記憶装置５からバッファ
メモリ１３に転送するように制御する（ステップＳＴ３
およびＳＴ４参照）。

このプログラムの転送が完了すると、さらに主記憶装置
４に対してバッファメモリ】３内のプログラムデータを
転送する（ステップＳＴ５およびＳＴ８参照）。

そのため、パックアメモリ制御部１２の制御信号により
、パスマルチプレクサ１４は、まず補助記憶装置５から
バッファメモリ１３へのデータ転送では補助記憶装置５
のデータバスとバッファメモリ１３のデータバスとを接
続し、次に、バッファメモリ１３から主記憶装置４への
データ転送ではｃｐｕ　ｔの内部パスとバッファメモリ
１３のデータバスとを接続する。

このようにして、主記憶装置４への制御プログラムの転
送が完了すると、この転送を完了した主記憶装置４内の
制御プログラムに従っ−ｒｃｐｕｉが制御動作を開始す
る。その制御プログラムによりＣＰＵ　１は、制御プロ
グラム自身が使用するデータファイルを補助記憶装置５
からバッファメモリ１３内に転送すべき旨の指令を補助
記憶制御装ｆｉｌｌに与える。補助記憶制御装置１１は
、上述のデータファイルを補助記憶装置５から読み出す
旨の信号を補助記憶装置５に対して送出するとともに、
バッファメモリ制御部１２に対してバッファメモリ１３
の使用の要求信号を送出する。この要求信号に応じて、
バッファメモリ制御部１２は上述のデータファイルを補
助記憶装置５からバッファメモリ１３内に転送する（ス
テップＳＴ？およびＳＴ８参照）。

そのため、パックアメモリ制御部１２の制御信号により
、パスマルチプレクサ１４は、まずＣＰＵ　１の内部パ
スとバッファメモリ１３のデータバスとを切離し、次に
、補助記憶装置５のデータバスとバッファメモリ１３の
データバスとを接続する。

こ・のデータ転送が完了すると、データ処理に必要な制
御プログラムが主記憶装置４にすべて格納され、かつ、
データファイルがバッファメモリ１３にすべて格納され
たことになる。

そこで、ＣＰＵは補助記憶制御装置１１に対して補助記
憶装置５への給電を停止する旨の指令を送出するにの停
止指令により、補助記憶制御装置！１は、フリップフロ
ップ１Ｇをリセットするりセット４８号Ｒをフリップフ
ロップ１０に送出し、このフリップフロップｌＯの出力
Ｑによりスイッチ９が開放状態となるので、補助記憶装
置５への給電は停止する（ステップＳＴ９参照）。

このようにして、補助記憶装Ｒ５への給電を停止した後
であっても、主記憶装置４内に格納される制御プログラ
ムとバッファメモリ１３内に格納されるデータファイル
とを使用して、通常のデータ処理業務が可能である。す
なわち、キーボード入力による操作者の操作により、表
示出力装置３への出力、あるいはバッファメモリ１３内
のデータファイルの参照、更新および登録などの通常の
データ処理業務が可能である（ステップ５ＴＩＯ参照）
。

データ処理業務が完了すると、ＣＰ旧は補助記憶制御装
置１１に対して補助記憶装ｗ５への給電を再開する旨の
指令を送出する。この指令に基づき、補助記憶制御装置
１１は、セット信号ＳをフリップフロップｌＯに送出し
て再びフリップフロップ１０をセットしてスイッチ８を
閉成状態とし、補助記憶装置５に電池８からの給電を再
開する（ステップＳｌｌ参照）。

次に、ＣＰ旧はデータ処理業務において更新されたデー
タファイルを再び補助記憶装置５へ転送すべき旨の指令
を補助記憶制御装置１１に送出する。

この指令に応じて、補助記憶制御装置１１は、パフファ
メモリ制御部１２にバッファメモリ１３の使用要求信号
を送出し、この要求信号に応じて、バッファメモ１月３
からデータファイルを補助記憶装置５に転送する。この
際、バスマルチプレクサ１４は、補助記憶装置５のデー
タバスとバッファメモリ１３のデータバスとを接続する
（ステップ５Ｔ１２および５Ｔ１３参照）。

このように、更新されたデータファイルの補助記憶装置
５への転送が完了した後に、主記憶装置４内のプログラ
ムデータの補助記憶装置５への転送が必要なときには、
いつでもその転送を実行する。

以上の処理が完了した時点で、操作者が１本データ処理
装置の電源をオフにすれば、すべてのデータ処理業務が
完了する（ステップ５Ｔ１４参照）。

なお、本例ではどこでも気軽に使用できるような携帯型
のデータ処理装置の適用例としたので、その電源として
電池を用いた例について説明したが、これに代えて電源
を一般の商用電源とすることができるのは勿論である。

さらにまた、上述の電源として電池と商用電源とを並設
し、この電池と商用電源とをその使用場所に応じて選択
して使用できるように構成しても好適である。

［効果］ 以上説明したように、本発明によ・れば、補助記憶手段
への供給線に介在させた電源開閉手段と、補助記憶手段
内の情報を一時的に記憶するバッファメモリなどの記憶
手段とを具え、この補助記憶手段内の必要な情報を上述
の記憶手段に書き込んだ後は、上述の電源開閉手段を開
放状態とするようにして、比較的消費電力の大きいフロ
ー２ピーデイスク装置などの補助記憶手段に対して常時
給電することなく通常のデータ処理業務が行えるので、
装置全体の消費電力を低減することができる。

さらに、本発明によれば、電源として電池を用いるとき
には、その容量が小さくてもよいので、装置全体の小型
化、軽量化が達成でき、たとえ従来と同じ容量の電池を
使用するときであってもその消費電力が少ないので、ひ
いては電池の寿命を長くすることもできる。

【図面の簡単な説明】

第１図は従来装置の構成の一例を示すブロワ、り線図、
第２図は本発明データ処理装置の構成の一例を示すブロ
ック線図、第３図は第２図に示す本発明データ処理装置
の制御手順の一例を示すフローチャートである。 ｌ・・・中央演算処理装置（ｃｐｕ）、４・・・主記憶
装置。 ５・・・補助記憶装置、 ８・・・電源（電池）、 ８・・・スイッチ、 １１・・・補助記憶制御装置、 １３・・・バッファメモリ。 特許出願人　キャノン株式会社

Claims (1)

1. 【特許請求の範囲】 データ処理に必要な情報を格納する主記憶手段と、該主
   記憶手段の容量拡張用として用いる補助記憶手段と、少
   なくとも該補助記憶手段に対して給電する電源とを有す
   るデータ処理装置において、 前記補助記憶手段と前記電源との間に介在して当該電源
   の開閉を行う電源開閉手段と、前記補助記憶手段内の情
   報を一時的に格納する一時記憶手段と、 前記補助記憶手段内の必要な情報を少なくとも前記主記
   憶手段および前記一時記憶手段のいずれかに転送し、当
   該転送が終了したときに前記電源開閉手段を開放して前
   記補助記憶手段に対する給電を停止する制御手段とを具
   備したことを特徴とするデータ処理装置。