JPS605562A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS605562A JPS605562A JP58113333A JP11333383A JPS605562A JP S605562 A JPS605562 A JP S605562A JP 58113333 A JP58113333 A JP 58113333A JP 11333383 A JP11333383 A JP 11333383A JP S605562 A JPS605562 A JP S605562A
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- electrode
- contact
- plate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、例えば高速サイリスタなどのように、複雑な
形状のゲート電極を備えた半導体装置の組立構造に関す
る。
形状のゲート電極を備えた半導体装置の組立構造に関す
る。
第１図は高速サイリスタ素子の表面形状を１表わす平面
図であり、第２図は第１図のＡ−Ａ拡大断゛面図を示し
である。第１図、第２図において、半導体基板１は主表
面に複雑な形状のゲート電極２とカソード電極３を備え
ておシ、このよう々高速サイリスタ素子が正常な動作を
維持するために、ゲート電極２とカソード電極３とが永
続的に短絡することがないよう両電極はそれぞれ分離し
て配置されるのが普通である。外部に接続されて主電流
が流れるのはカソード′＃ｉ、極３であシ、ゲー ト電
極２は補助サイリスタの電極である。４は外部に接続さ
れる第１段のゲート電極である。
図であり、第２図は第１図のＡ−Ａ拡大断゛面図を示し
である。第１図、第２図において、半導体基板１は主表
面に複雑な形状のゲート電極２とカソード電極３を備え
ておシ、このよう々高速サイリスタ素子が正常な動作を
維持するために、ゲート電極２とカソード電極３とが永
続的に短絡することがないよう両電極はそれぞれ分離し
て配置されるのが普通である。外部に接続されて主電流
が流れるのはカソード′＃ｉ、極３であシ、ゲー ト電
極２は補助サイリスタの電極である。４は外部に接続さ
れる第１段のゲート電極である。
このような半導体基板を有する半導体素子を容器に封入
した平型高速サイリスタ装置の断面図を第３図に示すが
第１図、第２図と同一符号は同一名称を表わしている。
した平型高速サイリスタ装置の断面図を第３図に示すが
第１図、第２図と同一符号は同一名称を表わしている。
第３図に示すように、半導体基板１はモリブデンまたは
タングステンからなる支持板５に固着されて半導体素子
を構成シ２、半導体基板１のカソード電極３の上には、
平滑外面をもった導電性金属２例えばモリブデンなどか
らなる接触電極板６が当接される。ゲート電極２とカソ
ード電極３とが電気的に短絡を生じない配置とする手段
は第２図または第３図かられかるが、例えばシリコン基
板ｌの主表面が凹凸面をもつように、薬品などを用いて
エツチング加工にょシ段差を形成し、シリコン基板１の
凹部にアルミ蒸着膜からなるゲート電極２とシリコン基
板１の最外主表面に同じくアルミ蒸着膜からなるカソー
ド電極３を設けることにより行われる。とのようにして
シリコン基板１の主表面に設けた凹凸面の高低差によシ
、ゲート電極２種接触電極板６との間に。
タングステンからなる支持板５に固着されて半導体素子
を構成シ２、半導体基板１のカソード電極３の上には、
平滑外面をもった導電性金属２例えばモリブデンなどか
らなる接触電極板６が当接される。ゲート電極２とカソ
ード電極３とが電気的に短絡を生じない配置とする手段
は第２図または第３図かられかるが、例えばシリコン基
板ｌの主表面が凹凸面をもつように、薬品などを用いて
エツチング加工にょシ段差を形成し、シリコン基板１の
凹部にアルミ蒸着膜からなるゲート電極２とシリコン基
板１の最外主表面に同じくアルミ蒸着膜からなるカソー
ド電極３を設けることにより行われる。とのようにして
シリコン基板１の主表面に設けた凹凸面の高低差によシ
、ゲート電極２種接触電極板６との間に。
空間絶縁部が生じ、ゲート電極２は接触電極板６に当接
しているカソード電極３と電気的絶縁状態が保たれてい
るのである。
しているカソード電極３と電気的絶縁状態が保たれてい
るのである。
第３図の平型半導体装置の組立て手順を説明すると、先
づフランジ７を介してろう接された電極８と絶縁環９と
からなる容器に、ばね部材１ｏと絶縁部材１１とともに
、これらを通したゲートリード線１２を、先端がシリコ
ン基板１の第１段ゲート電極４に当接されるべき個所に
載置し、ゲートリード線１２の他端は絶縁環９を貫通す
る管１３に差込み、管１３とともに端末でつぶして一体
に封止する。次に例えばテフロン製のスペースリング１
４を容器に装入するか、スペースリング１４には、リー
ド線１２と交差する個所に切込みを入れてリード線１２
が邪魔にならないようにしである。しかる後、接触電極
板６と、前もって第２図のように主表面が凹凸に加工さ
れたシリコン基板１と支持板５からなる半導体素子を第
３図のごとく配設し、最後に容器の蓋となるフランジ１
５を崩する電極１６を半導体素子の上に置き、フランジ
１５と絶縁環９に設けたフランジ１７とを容器の全周で
へりアーク溶接してこの平型半導体装置の組立てが完了
する。
づフランジ７を介してろう接された電極８と絶縁環９と
からなる容器に、ばね部材１ｏと絶縁部材１１とともに
、これらを通したゲートリード線１２を、先端がシリコ
ン基板１の第１段ゲート電極４に当接されるべき個所に
載置し、ゲートリード線１２の他端は絶縁環９を貫通す
る管１３に差込み、管１３とともに端末でつぶして一体
に封止する。次に例えばテフロン製のスペースリング１
４を容器に装入するか、スペースリング１４には、リー
ド線１２と交差する個所に切込みを入れてリード線１２
が邪魔にならないようにしである。しかる後、接触電極
板６と、前もって第２図のように主表面が凹凸に加工さ
れたシリコン基板１と支持板５からなる半導体素子を第
３図のごとく配設し、最後に容器の蓋となるフランジ１
５を崩する電極１６を半導体素子の上に置き、フランジ
１５と絶縁環９に設けたフランジ１７とを容器の全周で
へりアーク溶接してこの平型半導体装置の組立てが完了
する。
しかしながら、上記のような構造をとっているために、
この平型半導体装置には次のような欠点が避けられない
。
この平型半導体装置には次のような欠点が避けられない
。
その一つは、シリコン基板１の土床向上に形成される四
部の深さ寸法を０．０２”Ｏ°’ｍに制御しなければな
らないという加工上の困難さを伴うことである。第４図
は第１図〜第３図の符号にしたがって、主表面が凹凸加
工されたシリコン基板１のゲート電極２とカソード電極
３および接触電極板６との関係を示した拡大断面図であ
るが、例えばシリコン基板１の主表面の凹部の加工深さ
が規定寸法よシ浅すぎた場合には、第４図に示すように
ゲート電極２にフォトマスクの精度の悪さ力とに起因し
て突起部１８が生じた場合、この突起部１８が接触電極
板６に接触してしまうことがあシ、その結果ゲート電極
２とカソード電極３七の電気的な短絡を招く。また第５
図は第４図と同様な断面図を示したものであるが、この
場合は例えばシリコン基板１の主表面に設けた四部に、
製造過程中に金属微粒子などの異物１９が混入したため
、この導電性をもった異物１９を介して、ゲート電極２
と接触電極板６が接触することによシ、ゲート・カソー
ド両電極間が短絡することを表わしている。
部の深さ寸法を０．０２”Ｏ°’ｍに制御しなければな
らないという加工上の困難さを伴うことである。第４図
は第１図〜第３図の符号にしたがって、主表面が凹凸加
工されたシリコン基板１のゲート電極２とカソード電極
３および接触電極板６との関係を示した拡大断面図であ
るが、例えばシリコン基板１の主表面の凹部の加工深さ
が規定寸法よシ浅すぎた場合には、第４図に示すように
ゲート電極２にフォトマスクの精度の悪さ力とに起因し
て突起部１８が生じた場合、この突起部１８が接触電極
板６に接触してしまうことがあシ、その結果ゲート電極
２とカソード電極３七の電気的な短絡を招く。また第５
図は第４図と同様な断面図を示したものであるが、この
場合は例えばシリコン基板１の主表面に設けた四部に、
製造過程中に金属微粒子などの異物１９が混入したため
、この導電性をもった異物１９を介して、ゲート電極２
と接触電極板６が接触することによシ、ゲート・カソー
ド両電極間が短絡することを表わしている。
欠点の第二は、第３図の平型サイリスタの構造では、半
導体素子が容器に収容された後に使用状態においてはじ
めて接触電極板６が加圧接触されるものであシ、半導体
素子も接触電極板６も常時拘束されている訳ではないか
ら、このような平型サイリスクは、取扱い中に容器に封
入されている半導体素子や接触電極板６の回転な１どが
原因てカソード電極膜３が削られて損傷するばかシで々
く、ゲート・カソード両電極間の短絡を招くおそれがあ
ることである。
導体素子が容器に収容された後に使用状態においてはじ
めて接触電極板６が加圧接触されるものであシ、半導体
素子も接触電極板６も常時拘束されている訳ではないか
ら、このような平型サイリスクは、取扱い中に容器に封
入されている半導体素子や接触電極板６の回転な１どが
原因てカソード電極膜３が削られて損傷するばかシで々
く、ゲート・カソード両電極間の短絡を招くおそれがあ
ることである。
本発明の目的は、上述の欠点を除去し、ゲート電極とカ
ソード電極が接触電極板を介して短絡を生ずることなく
、かつ半導体素子と接触電極板との位置ずれを防止した
半導体装置を提供することにある。
ソード電極が接触電極板を介して短絡を生ずることなく
、かつ半導体素子と接触電極板との位置ずれを防止した
半導体装置を提供することにある。
本発明の半導体装置は、主表面に凹凸を設けることなく
ゲート、カソード両電極を配置した半導体基板に、貫通
孔または溝などの逃げ部を設けた接触電極板を、ゲート
電極に固着した絶縁態別からなるガイドに沿って挿入す
ることによシ、接触電極板と半導体素子との相対位置を
整合させて固定したものである。
ゲート、カソード両電極を配置した半導体基板に、貫通
孔または溝などの逃げ部を設けた接触電極板を、ゲート
電極に固着した絶縁態別からなるガイドに沿って挿入す
ることによシ、接触電極板と半導体素子との相対位置を
整合させて固定したものである。
以下本発明を実施に基づき説明する。
本発明の半導体装置とその組立て手順は第３図に示した
ものとほぼ同じであるから、本発明に直接係る部分のみ
について述べる０本発明の半導体装置が第３図と異る所
は、シリコン基板１．接触電極板６の形状と、接触電極
板６のシリコン基板１への固定構造の諸点である。これ
ら点を第１図〜第５図と同一符号、同一名称を用いて具
体的に述べると、第６図に部分拡大断面図で示したごと
く、シリコン基板１の主表面に凹凸加工を施すことなく
、カソード電極３と当接する接触電極板６のゲート電極
２と対向する個所に、ゲート電極２よυやや大きい同じ
輪郭形状を有する貫通孔２０を設けである。第７図も第
６図と同様、部分拡大断面図であるが、この場合は第６
図の貫通孔２０の代りに、接触電極板６に溝２１を設け
ている。
ものとほぼ同じであるから、本発明に直接係る部分のみ
について述べる０本発明の半導体装置が第３図と異る所
は、シリコン基板１．接触電極板６の形状と、接触電極
板６のシリコン基板１への固定構造の諸点である。これ
ら点を第１図〜第５図と同一符号、同一名称を用いて具
体的に述べると、第６図に部分拡大断面図で示したごと
く、シリコン基板１の主表面に凹凸加工を施すことなく
、カソード電極３と当接する接触電極板６のゲート電極
２と対向する個所に、ゲート電極２よυやや大きい同じ
輪郭形状を有する貫通孔２０を設けである。第７図も第
６図と同様、部分拡大断面図であるが、この場合は第６
図の貫通孔２０の代りに、接触電極板６に溝２１を設け
ている。
第６図と第７図かられかるように、このようにすれば、
シリコン基板１の主表面に、凹部を設けてゲート電極２
を配置する必要はなく、まだ接触電極板６として用いら
れるモリブデンなど電気良導体の貫通孔２０や溝２１な
どの逃げ部深さ寸法は０．１〜０．５ Ｗｔｎとするこ
とができるから、従来の欠点とされたシリコン基板１の
主表面に設けた凹凸の高低差０．０２：Ｉｌ：０・Ｏｌ
−に比べてはるかに大きく、たとえゲート電極２に前述
した第４図の突起１８や第５図の異物１９の混入があっ
たとしても、ゲート電極２の厚さ寸法０．０２ｍｍに対
して十分対応できる。すなわち、ゲート電、極２と接触
電極板６が直接接触する状態は起こらないから、ゲート
電極２とカソード電極３とが接触電極板６を介して短絡
を生ずるという現象はなくなる。
シリコン基板１の主表面に、凹部を設けてゲート電極２
を配置する必要はなく、まだ接触電極板６として用いら
れるモリブデンなど電気良導体の貫通孔２０や溝２１な
どの逃げ部深さ寸法は０．１〜０．５ Ｗｔｎとするこ
とができるから、従来の欠点とされたシリコン基板１の
主表面に設けた凹凸の高低差０．０２：Ｉｌ：０・Ｏｌ
−に比べてはるかに大きく、たとえゲート電極２に前述
した第４図の突起１８や第５図の異物１９の混入があっ
たとしても、ゲート電極２の厚さ寸法０．０２ｍｍに対
して十分対応できる。すなわち、ゲート電、極２と接触
電極板６が直接接触する状態は起こらないから、ゲート
電極２とカソード電極３とが接触電極板６を介して短絡
を生ずるという現象はなくなる。
しかし々から、このことは半導体基板１と接触電極板６
とが常に正しい位置を保ち整合されている場合であって
、前述したように半導体基板ｌと接触電極板６との相対
位置が、それぞれの回転などによってずれた場合には、
回転によるカソード電極の磨耗粉などを生じて短絡を生
ずることがあシ得る。したがって半導体基板１と接触電
極板６とを固定し、この両者の廻シ止めを設けなければ
ならない。第８図と第９図は、この廻シ止めの役割シを
果す接触電極板６を挿入するガイドを設けた半導体基板
１を示したものであシ、第８図は平面図、第９図は第８
図のＡ−Ａ拡大断面図である。
とが常に正しい位置を保ち整合されている場合であって
、前述したように半導体基板ｌと接触電極板６との相対
位置が、それぞれの回転などによってずれた場合には、
回転によるカソード電極の磨耗粉などを生じて短絡を生
ずることがあシ得る。したがって半導体基板１と接触電
極板６とを固定し、この両者の廻シ止めを設けなければ
ならない。第８図と第９図は、この廻シ止めの役割シを
果す接触電極板６を挿入するガイドを設けた半導体基板
１を示したものであシ、第８図は平面図、第９図は第８
図のＡ−Ａ拡大断面図である。
第８図および第９図は第１〜第７図と同一符号。
同一名称で表わしであるが、ゲート電極２の表面の中心
領域近くにその部分と同じ輪郭の樹脂またはセラミック
などの絶縁材料からなる接触電極板ガイド環２２を例え
ばエポキシ樹脂系接着剤２３によシ固着した状態を示す
。第１０図はゲート電極２上に設けられた接触宜モ極板
ガイド現２２の外周に沿って中心孔がはめ込まれ、同時
にカソード電極３と当接される貫通孔をもった接触電極
板６が取付けられた状態を拡大断面図で示したものであ
る。かくして、本発明の半導体装置においては、第８図
に示したガイド環２２の形状から、半導体基板１と接触
電極板６が正しく墓合された以後、回転などによって両
者の位置がずれるという心配は全くないことがわかる。
領域近くにその部分と同じ輪郭の樹脂またはセラミック
などの絶縁材料からなる接触電極板ガイド環２２を例え
ばエポキシ樹脂系接着剤２３によシ固着した状態を示す
。第１０図はゲート電極２上に設けられた接触宜モ極板
ガイド現２２の外周に沿って中心孔がはめ込まれ、同時
にカソード電極３と当接される貫通孔をもった接触電極
板６が取付けられた状態を拡大断面図で示したものであ
る。かくして、本発明の半導体装置においては、第８図
に示したガイド環２２の形状から、半導体基板１と接触
電極板６が正しく墓合された以後、回転などによって両
者の位置がずれるという心配は全くないことがわかる。
以上説明したごとく、本発明によれば、シリコン基板の
主表面に、極めて手数がかがシ、シかも深さの制御が困
難な凹部を設けて、ゲート電極を配置する必要がなくな
シ、ゲート、カソード電極間の短絡が発生するとと々く
、長期間にわたって半導体装置を安定に運転することが
できる。このような効果が得られるのは、ゲート電極と
対向する位置で、接触電極板にゲート、カソード両箱。
主表面に、極めて手数がかがシ、シかも深さの制御が困
難な凹部を設けて、ゲート電極を配置する必要がなくな
シ、ゲート、カソード電極間の短絡が発生するとと々く
、長期間にわたって半導体装置を安定に運転することが
できる。このような効果が得られるのは、ゲート電極と
対向する位置で、接触電極板にゲート、カソード両箱。
極間の短絡防止のための逃は部を設けてあシ、ゲート電
極と接触電極板の位置関係が正しく整合しているからで
あるが、この相対位置関係がなんらかの理由で維持でき
なくなった場合は、再び短絡の問題が生ずる。この原因
となる最も起とシやすい現象は、封入組立後の取扱い中
の接触電極板と半導体素子の回転であるが、これに対し
て本発明の装置では、ゲート電極の上に接触電極板と組
合せて効果のあるｍ、ｂ止め部品を固着して、接触驚極
板と半導体基板がそ些ぞれ単独に回転するととをなくし
ている。すなわち、ゲート電極の主部と枝部の一部に固
着した絶縁環と接触電極板が嵌合して回転を阻止するこ
とができる。廻り止めの目的だけならば必ずしもグー）
Ｅ極上だけに限ることなく、半導体基板の主表面をさら
に広く利用することもできるが、本発明で特にゲート電
極上に廻シ止めを設けたのは、接着剤を介して絶縁物を
固着するという簡単な方法をとるために、この絶縁物が
、主電流の流れるカソード電極領域にまで及ぶことがな
いようにし、カソード電極の有効面積を最大限に活かし
たためである。すなわち本発明の装置はこの半導体装置
の電気的性能に全く形管のない半導体累子栴成要素の回
転防止を実現でき、芒らに別の利点としてｍｂ止め部品
が上述の回転防止だけでなく、接触電極板の取付ガイド
の役割をも果している。以上述べたように接触電極板と
半導体素子は短絡を生ずることのない一定の相対位置関
係を正確に保ち続けることができるので、この半導体装
置は常に安定な運転状態が得られるのである。
極と接触電極板の位置関係が正しく整合しているからで
あるが、この相対位置関係がなんらかの理由で維持でき
なくなった場合は、再び短絡の問題が生ずる。この原因
となる最も起とシやすい現象は、封入組立後の取扱い中
の接触電極板と半導体素子の回転であるが、これに対し
て本発明の装置では、ゲート電極の上に接触電極板と組
合せて効果のあるｍ、ｂ止め部品を固着して、接触驚極
板と半導体基板がそ些ぞれ単独に回転するととをなくし
ている。すなわち、ゲート電極の主部と枝部の一部に固
着した絶縁環と接触電極板が嵌合して回転を阻止するこ
とができる。廻り止めの目的だけならば必ずしもグー）
Ｅ極上だけに限ることなく、半導体基板の主表面をさら
に広く利用することもできるが、本発明で特にゲート電
極上に廻シ止めを設けたのは、接着剤を介して絶縁物を
固着するという簡単な方法をとるために、この絶縁物が
、主電流の流れるカソード電極領域にまで及ぶことがな
いようにし、カソード電極の有効面積を最大限に活かし
たためである。すなわち本発明の装置はこの半導体装置
の電気的性能に全く形管のない半導体累子栴成要素の回
転防止を実現でき、芒らに別の利点としてｍｂ止め部品
が上述の回転防止だけでなく、接触電極板の取付ガイド
の役割をも果している。以上述べたように接触電極板と
半導体素子は短絡を生ずることのない一定の相対位置関
係を正確に保ち続けることができるので、この半導体装
置は常に安定な運転状態が得られるのである。
第１図は高速サイリスタ素子の電極配置を示す゛平面図
、第２図は同じく拡大部分断面図、第３図は従来の平型
半導体装置の断面図、第４図、第５図は電極の短終状態
を示す拡大部分断面図、第６図、第７図は本発明の電極
構造を示す拡大部分断面図、第８図はゲート電極上に設
けたガイド更を示す平面図、第９図は同じく拡大部分断
面図、第１０図は本発明の接触電極板と半導体基板との
固定状態を示す拡大部分断面図である。 １・・・・・・シリコン基板、２・・・・・・グー）
電＆ｒ ３・・・・・・カソードを極、６・・・・・・
接触電極板、２０・・・・・・貫通孔、２１・・・・・
・接触電極板ガイド環、２３・・・・・・接７１図 才２図 才４図 第５図 ９６図 オフ図 才８図 ２９図
、第２図は同じく拡大部分断面図、第３図は従来の平型
半導体装置の断面図、第４図、第５図は電極の短終状態
を示す拡大部分断面図、第６図、第７図は本発明の電極
構造を示す拡大部分断面図、第８図はゲート電極上に設
けたガイド更を示す平面図、第９図は同じく拡大部分断
面図、第１０図は本発明の接触電極板と半導体基板との
固定状態を示す拡大部分断面図である。 １・・・・・・シリコン基板、２・・・・・・グー）
電＆ｒ ３・・・・・・カソードを極、６・・・・・・
接触電極板、２０・・・・・・貫通孔、２１・・・・・
・接触電極板ガイド環、２３・・・・・・接７１図 才２図 才４図 第５図 ９６図 オフ図 才８図 ２９図
Claims (1)
- １）半導体基板の主表面に、接触電極板を介して外部回
路に接続される第一の電極層と、外部回路に接続されな
い主部と枝部からなる第二の電極層とを有するものにお
いて、接触電極販社、前記第一の電極層と接触する接触
面と、前記第二の電極層と対向する個所に設けられ前記
第二の電極層よシや中大きく主部と枝部からなる前記接
触面からの逃げ部を有し、かつ逃げ部の主部および枝部
の一部に嵌合し、前記第二の電極層の上に固着される絶
縁環が備えられたことを特徴とする半導体装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113333A JPS605562A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113333A JPS605562A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605562A true JPS605562A (ja) | 1985-01-12 |
Family
ID=14609579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113333A Pending JPS605562A (ja) | 1983-06-23 | 1983-06-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605562A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293186A (ja) * | 1988-05-18 | 1989-11-27 | Daicel Chem Ind Ltd | 水洗トイレ洗浄水の抗菌処理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939367B1 (ja) * | 1970-12-31 | 1974-10-25 | ||
| JPS5297670A (en) * | 1976-02-12 | 1977-08-16 | Mitsubishi Electric Corp | Semiconductor device |
| JPS54162483A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Semiconductor device |
-
1983
- 1983-06-23 JP JP58113333A patent/JPS605562A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939367B1 (ja) * | 1970-12-31 | 1974-10-25 | ||
| JPS5297670A (en) * | 1976-02-12 | 1977-08-16 | Mitsubishi Electric Corp | Semiconductor device |
| JPS54162483A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293186A (ja) * | 1988-05-18 | 1989-11-27 | Daicel Chem Ind Ltd | 水洗トイレ洗浄水の抗菌処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW392317B (en) | Electronic component | |
| US4107727A (en) | Resin sealed semiconductor device | |
| EP0428044B1 (en) | High power semiconductor device having a housing | |
| US4801995A (en) | Semiconductor device | |
| US4374393A (en) | Light triggered thyristor device | |
| US6323599B1 (en) | Vertical spark gap for microelectric circuits | |
| US5198882A (en) | Crimp-type power semiconductor device | |
| US3604989A (en) | Structure for rigidly mounting a semiconductor chip on a lead-out base plate | |
| US5344794A (en) | Method of making a semiconductor chip | |
| US5248622A (en) | Finely controlled semiconductor device and method of manufacturing the same | |
| US5930653A (en) | Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device | |
| US5148254A (en) | Finely controlled semiconductor device | |
| JPH0864764A (ja) | ユニットキャパシタ | |
| JPS62150776A (ja) | 半導体装置 | |
| JPS605563A (ja) | 半導体装置 | |
| US4556898A (en) | Semiconductor device | |
| JPS605564A (ja) | 半導体装置 | |
| JPS603155A (ja) | 半導体装置 | |
| US3196325A (en) | Electrode connection to mesa type semiconductor device | |
| US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
| TWI722555B (zh) | 電鍍治具 | |
| US20260096028A1 (en) | Electronic circuit device and method for manufacturing the same | |
| JPS642441Y2 (ja) | ||
| KR102393211B1 (ko) | 코일 부품 | |
| JPS59219962A (ja) | 半導体装置 |