JPS6055648A - 高密度実装基板 - Google Patents

高密度実装基板

Info

Publication number
JPS6055648A
JPS6055648A JP58164467A JP16446783A JPS6055648A JP S6055648 A JPS6055648 A JP S6055648A JP 58164467 A JP58164467 A JP 58164467A JP 16446783 A JP16446783 A JP 16446783A JP S6055648 A JPS6055648 A JP S6055648A
Authority
JP
Japan
Prior art keywords
chip
lead bonding
bonding pads
outer lead
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58164467A
Other languages
English (en)
Inventor
Toshiaki Komine
小峰　敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58164467A priority Critical patent/JPS6055648A/ja
Publication of JPS6055648A publication Critical patent/JPS6055648A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、アウターリードポンディングパッドを立体的
に分散配置してボンディングワイヤの線間スペースを広
くした高密度実装基板に関する。
［発明の技術的背景とその問題点］ 従来のから高密度実装基板においては、第１図おＪ：び
第２図に示すようにセラミック基板１のＩＣチップ２配
置面上に、ＩＣチップ２の各辺と平行にＩＣチップ２．
１−に形成されたインナーリードポンディングパッド３
と対応するアウターリードポンディングパッド４を列設
させ、ｔＣチップ２のインナーリードポンディングパッ
ド３とセラミック雄板１［、のアウターリードポンディ
ングパッド４とをボンディングワイ−７５により接続す
ることが行なわれている。
ところｅ、近ｓｒ　ｒ　ｃチップの高密度化の進歩は著
しく、従来４ノイズのｔＣチップに２倍以上の機能を付
加さＩ！たり、ＩＣチップを大型化したりすることが進
められており、これに伴なってｆｃチップ十のインナー
リードポンディングパッド数が増加しＣいる。
ところで、インナーリードポンディングパッドに対応さ
せてセラミック基板上に形成されるアウターリードポン
ディングパッドは、製造技術上小サイズ化に限界がある
ため、アウターリードポンディングパッド数を増加させ
るためには、第３図に示すように、ＩＣチップ２とアウ
ターリードポンディングパッド４との間隔ｄを拡げる必
要が生じ、このためかなり大きいスペースが必要とイ【
るという難点があった。またボンディングワイＡ７５が
長くなると振動や衝撃により変形等を起こし易くなり、
隣接するボンディングワイヤ５間で接触する危険が生じ
、信頼性上問題があった。
［発明の目的１ 本発明はかかる従来の事情に苅処してなされたもので、
高密度化されたＩＣチップのセラミック基板上への実装
密度を最大限に高めたワイヤボンディングが可能な高密
度実装基板を提供することを目的とする。
［発明の概要］ すなわち本発明の高密度実装基板は、セラミック基板の
ｔＣチップ配置面の周囲にｔＣチップ配置部と間隔をお
いて段部を形成し、ＩＣチップ配置面と段部とに多数の
アウターリードポンディングパッドを分散配置するとと
もに、ＩＣチップ上に形成されたインノー−リードポン
ディングパッドと前記アウターリードポンディングパッ
ドとをボンディングワイ１７にＪ、り接続してなること
を特徴とする。
［ブを明の実施例］ 本発明の実施１１１Ｉ＋を第４図ないし第７図を用いて
説明する。
第４ｒ′ｉ！口、１本発明の一実施例の平面図、第５図
はその横断面図ぐある。
この実施例におい−Ｃは、（？ラミック基板１のＩＣデ
ツプ２の配置されたＩＣチップ配置面１ａの周囲に段部
１１）が形成され、ＩＣチップ配置面１ａと段部１１１
に１Ｇブツプ２のインナーリードポンディングパッド３
と同数のアウターリードポンディングパッド４が分散配
置され、それぞれ対応するインナーリードポンディング
パッド３とアウターリードポンディングパッド４とがボ
ンディングワイ−７５により接続されている。
第６図μ本光明の他の実施例の平面図、第７図はその横
断面図である。
この実施例においては、セラミック基板１のＩ−Ｃチッ
プ２の配置されたＩＣチップ配置面１ａの周囲に、２段
に段部ｌｂ、ｌｃが形成され、ＩＣチップ配置面１ａと
段部１ｂ１１ＣにＩＣチップ２のインナーリードポンデ
ィングパッド３と同数のアウターリードポンディングパ
ッド４が分散配置され、それぞれ対応するインナーリー
ドポンディングパッド３とアウターリードポンディング
パッド４とがボンディングワイヤ５により接続されてい
る。
これらの実施例における段部１ｂ　、ＩＣは、例えばグ
リーンシート積層方法によりセラミック基板１を製造す
る際、段階的に薄いセラミック基板を積層しつつ各基板
の表面にアウターリードポンディングパッドを形成し、
全体を同時に焼成することにより製造される。
なお図示を省略したが、積層される薄いセラミック基板
上にはパターン配線が施されて、多層回路が形成されて
いる。また、この基板はセラミックよりなるハイブリッ
ド基板の他、チップキャリア等の［ラミック置板にも適
用することができる。
このように構成された本発明の高密度実装基板でＧよ、
アウターリードポンディングパッドが立体的に分散配置
されているので、上端と下段の高度差で隣接するボンデ
ィングワイヤ５０線間スペースが確保され、ボンディン
グワイヤ相互間の接触等を防１にできる。さらにボンデ
ィングワイヤ５は最小限の長さｒインナーリードポンデ
ィングパッド３とアウターリードポンディングパッド４
とを電気接続することができる。
また、第１図ないし第６図に示すように、アウターリー
ドポンディングパッドをセラミック基板のｔＣチップ配
置面と段部とに交互に千鳥状に配置（れば、実用」ニ最
も高密度化を図ることができる。
［発明の効宋］ 以上説明したにうに本発明の高密度実装基板は、ヒラミ
ック基板に段部を設けてアウターリードポンディングパ
ッドを立体的に分散配置したので、インナーリードポン
ディングパッドとアウターリードポンディングパッドと
の間隔を短くとることができ、従来よりも一層の高密度
実装化を図ることができる。しかも、ボンディングワイ
ヤは必要最少限の長さで済み、震動や衝撃に強く、かつ
経済的である。
【図面の簡単な説明】
第１図は従来のＩＣチップ実装基板の平面図、第２図は
その断面図、第３図は従来の高密度実装基板の平面図、
第４図は本発明の一実施例の高密度実装基板の平面図、
第５図はその断面図、第６図は本発明の他の実施例の高
密度実装基板の平面図、第７図はその断面図である。 １・・・・・・・・・・・・セラミック基板１ａ　、　
１ｂ　、　１ｃ　−・・段　部２・・・・・・・・・・
・・ＩＣチップ３・・・・・・・・・・・・インナーリ
ードポンディングパッド ４・・・・・・・・・・・・アウターリードポンディン
グパッド ５・・・・・・・・・・・・ボンディングワイヤ代理人
弁理士　須　山　佐　− 第４図 〜１〜 第５図 第６図 第７図

Claims (2)

    【特許請求の範囲】
  1. （１）セラミック基板のＩＣチップ配蒙而面周囲にＩＣ
    チップ配置部と間隔をおいて段部を形成し、ＩＣチップ
    配置面と段部とに多数のアウターリードポンディングパ
    ッドを分散配置するとともに、ＩＯチップ上に形成され
    たインナーリードポンディングパッドと前記アウターリ
    ードポンディングパッドとをボンディングワイヤにより
    接続してなることを特徴とする高密度実装基板。
  2. （２）ＩＣチップ配冒而面のアウターリードポンディン
    グパッドと段部上のアウターリードポンディングパッド
    とは互いに千鳥状に分散配置されている特許請求の範囲
    第１項記載の高密度実装基板。
JP58164467A 1983-09-07 1983-09-07 高密度実装基板 Pending JPS6055648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58164467A JPS6055648A (ja) 1983-09-07 1983-09-07 高密度実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58164467A JPS6055648A (ja) 1983-09-07 1983-09-07 高密度実装基板

Publications (1)

Publication Number Publication Date
JPS6055648A true JPS6055648A (ja) 1985-03-30

Family

ID=15793730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58164467A Pending JPS6055648A (ja) 1983-09-07 1983-09-07 高密度実装基板

Country Status (1)

Country Link
JP (1) JPS6055648A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868638A (en) * 1986-11-15 1989-09-19 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPH0348230U (ja) * 1989-09-16 1991-05-08
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2013131713A (ja) * 2011-12-22 2013-07-04 Hitachi Automotive Systems Ltd 制御装置に用いる電子回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868638A (en) * 1986-11-15 1989-09-19 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPH0348230U (ja) * 1989-09-16 1991-05-08
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2013131713A (ja) * 2011-12-22 2013-07-04 Hitachi Automotive Systems Ltd 制御装置に用いる電子回路装置

Similar Documents

Publication Publication Date Title
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US6545366B2 (en) Multiple chip package semiconductor device
KR0156480B1 (ko) 반도체 장치 및 제조방법
US4907128A (en) Chip to multilevel circuit board bonding
KR960015868A (ko) 적층형 패키지 및 그 제조방법
KR100650767B1 (ko) 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지
JPS6055648A (ja) 高密度実装基板
JPH0575014A (ja) 半導体チツプの実装構造
JP2000228468A (ja) 半導体チップ及び半導体装置
JPH03152967A (ja) 混成集積回路装置
EP0098114B1 (en) Leadless chip carrier semiconductor integrated circuit device
JPH0719952B2 (ja) リード線のないチップパッケージ等の物品を接続する方法
JPS5944851A (ja) 多層チツプ実装パツケ−ジ
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
TWI741574B (zh) 內埋線路板及其製造方法
JP2945291B2 (ja) セラミック多層基板
KR102743244B1 (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JPH0992780A (ja) 多層配線基板及び表面実装型電子部品の実装方法
KR100646474B1 (ko) 반도체패키지 및 그 제조방법
TWI919312B (zh) 封裝結構及其製造方法
JPH01258446A (ja) 混成集積回路の多層厚膜基板
JPS5815264A (ja) マルチチツプパツケ−ジ
KR102958154B1 (ko) 반도체 패키지
KR102785840B1 (ko) 반도체 패키지