JPS6055826A - 自動電源スイツチ回路 - Google Patents
自動電源スイツチ回路Info
- Publication number
- JPS6055826A JPS6055826A JP58161759A JP16175983A JPS6055826A JP S6055826 A JPS6055826 A JP S6055826A JP 58161759 A JP58161759 A JP 58161759A JP 16175983 A JP16175983 A JP 16175983A JP S6055826 A JPS6055826 A JP S6055826A
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- circuit
- state
- self
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電源スイツチ回路に関し、特（−専用のマニ
ュアル電源スィッチを使用せずに一般の操作用制御キー
あるいはデータ入力キー等の何らかの条件で開閉する入
力接点を利用して電源をオンにし、タイマによりＯＦＦ
＋″−する省電力型の自動電源スイツチ回路に関する。
ュアル電源スィッチを使用せずに一般の操作用制御キー
あるいはデータ入力キー等の何らかの条件で開閉する入
力接点を利用して電源をオンにし、タイマによりＯＦＦ
＋″−する省電力型の自動電源スイツチ回路に関する。
一般に、計算機その他の電子装置では、装置がいつでも
即時使用可能であることを要求される場合が少なくない
。この場合、装置の電源を常時オンにしておき、キーボ
ードあるいは操作パネルからの入力を何時中も検出でき
るように、装置を動作状態に保つ方法がとられる。しか
しそのため。
即時使用可能であることを要求される場合が少なくない
。この場合、装置の電源を常時オンにしておき、キーボ
ードあるいは操作パネルからの入力を何時中も検出でき
るように、装置を動作状態に保つ方法がとられる。しか
しそのため。
電力消費量が増大し、また装置の使用時間が短い場合に
は、電力利用率が低下するという問題が生じる０このた
め、従来は装置をＣＭＯ８で構成するなど０種々の低消
費電力化を図ることにより問題を解決していたが、それ
にも限度があった。
は、電力利用率が低下するという問題が生じる０このた
め、従来は装置をＣＭＯ８で構成するなど０種々の低消
費電力化を図ることにより問題を解決していたが、それ
にも限度があった。
一方、電卓など機器の小型化が進む中で、キーボードや
スイッチを配置するパネル面スペースの効率化が現在重
要な問題となってきている。
スイッチを配置するパネル面スペースの効率化が現在重
要な問題となってきている。
本発明の目的は、省電力化が可能でかつ小型機器に適し
た自動電源スイツチ回路を提供することにあり、そのた
め、従来のマニュアル操作可能な専用の電源スィッチを
なくして１通常、データや制御信号入力用に用いられる
キー、スイッチに電源投入機能をもたせ、さら（二電源
切断はタイマーを用いて自動切断する自動電源スイツチ
回路を提供することにある。
た自動電源スイツチ回路を提供することにあり、そのた
め、従来のマニュアル操作可能な専用の電源スィッチを
なくして１通常、データや制御信号入力用に用いられる
キー、スイッチに電源投入機能をもたせ、さら（二電源
切断はタイマーを用いて自動切断する自動電源スイツチ
回路を提供することにある。
本発明の構成は、それにより、入力接点を有する電気装
置において、該入力接点中の任意の入力接点作動を検出
する手段と、該入力接点作動検出手段によりオン状態に
駆動される電源スイツチ手段と、該電源スイツチ手段の
オン状態移行により印加される電源電圧に応動して電源
スイツチ手段のオン状態を自己保持する手段と、上記電
源スイツチ手段のオン状態移行により印加される電源電
圧に応動して起動され所定時間後に上記自己保持手段の
自己保持状態を解除する手段とをそなえていることを特
徴としている。
置において、該入力接点中の任意の入力接点作動を検出
する手段と、該入力接点作動検出手段によりオン状態に
駆動される電源スイツチ手段と、該電源スイツチ手段の
オン状態移行により印加される電源電圧に応動して電源
スイツチ手段のオン状態を自己保持する手段と、上記電
源スイツチ手段のオン状態移行により印加される電源電
圧に応動して起動され所定時間後に上記自己保持手段の
自己保持状態を解除する手段とをそなえていることを特
徴としている。
以下に９本発明の詳細を実施例にしたがって説ＦｊＪ′
Ｊする。
Ｊする。
第１図は９本発明の基本構成を示すブロック図である。
図中、１は電力供給源、２は電源スィッチ、３は本体装
置、４はキー操作盤、５は電源スイツチ制御回路、６は
キー作動検出回路、７は自己保持回路、８はタイマであ
る。
置、４はキー操作盤、５は電源スイツチ制御回路、６は
キー作動検出回路、７は自己保持回路、８はタイマであ
る。
回路の動作機能は１次の通りである。
電力供給源１は、電池あるいは交流電圧を整流したもの
である。この電力供給源１から供給される電源電圧は、
電源スィッチ２がオンにされたとき、このスイッチを経
て本体装置３に供給される。
である。この電力供給源１から供給される電源電圧は、
電源スィッチ２がオンにされたとき、このスイッチを経
て本体装置３に供給される。
なお、電源スィッチ２は１通常オフ状態を保っている。
本体装置３には、ＣＰＵ、制御装置、計測器等の任意の
ものが適用可能である。キー操作盤４は９本体装置３を
制御するための制御キー、データキーなどのキー、ある
いはスイッチ手段をそなえているものであり、たとえば
テンキー、フルキーボードなどが含まれる。
ものが適用可能である。キー操作盤４は９本体装置３を
制御するための制御キー、データキーなどのキー、ある
いはスイッチ手段をそなえているものであり、たとえば
テンキー、フルキーボードなどが含まれる。
電源スイツチ制御回路５は、キー操作盤４上のいずれか
のキーが操作されると、キー作動検出回路６によりこれ
を検出し、電源スィッチ２をオンにする。さらに電源ス
ィッチがオンになり９本体装置３へ電源電圧が印加され
るとき、同時に自己保持回路７およびタイマ８を起動テ
る。
のキーが操作されると、キー作動検出回路６によりこれ
を検出し、電源スィッチ２をオンにする。さらに電源ス
ィッチがオンになり９本体装置３へ電源電圧が印加され
るとき、同時に自己保持回路７およびタイマ８を起動テ
る。
自己保持回路７は、電源電圧を検出すると、電源スィッ
チ２をオンにする制御ループを確立し。
チ２をオンにする制御ループを確立し。
以後９作動されたキーが復旧されても、電源スィッチ２
をオン状態に自己保持する。
をオン状態に自己保持する。
タイマ８は、オンになった電源スィッチ２を。
所定時間後に自動的にオフにするためのタイミング制御
用スイッチとして機能し、自己保持回路７が確立してい
る制御ループを切断すること（二より自己保持状態を解
除し、電源スィッチ２をオフにする。タイマ８は、カウ
ンタ、ＯＲ時定数回路。
用スイッチとして機能し、自己保持回路７が確立してい
る制御ループを切断すること（二より自己保持状態を解
除し、電源スィッチ２をオフにする。タイマ８は、カウ
ンタ、ＯＲ時定数回路。
積分回路等、任意の適当なもので構成することができる
。タイマ作動時間は、装置の特性および使用環境にした
がって最適に定められる。
。タイマ作動時間は、装置の特性および使用環境にした
がって最適に定められる。
以上の構成により、装置利用者は、装置電源の現在のオ
ン、オフ状態を何ら意識することなく。
ン、オフ状態を何ら意識することなく。
キー操作盤４を用いて直ちに実行状態に入ることができ
、また装置利用の終了後はそのまま放置しておいても、
電源スィッチ２を自動的にオフにすることができる。次
に、具体的な実施例回路を説明する。
、また装置利用の終了後はそのまま放置しておいても、
電源スィッチ２を自動的にオフにすることができる。次
に、具体的な実施例回路を説明する。
第２図は９本発明の一実施例回路の構成図であり、第３
図はその動作を説明するためのタイミング図である。
図はその動作を説明するためのタイミング図である。
第２図において、９は電源入力端子、１０は電源スイツ
チ用ＰＮＰ ）ランジスタ、１１は定電圧回路、】２は
ＣＰＵ、１３−１乃至］ ３− ＩＬはキースイッチ、
１４−１乃至１４−ルはキー人力用ダイオード、１５は
入力回路、１６−１乃至１６−Ｂはキー作動検出用ダイ
オード、１７は電源スイツチ制御用ＰＮＰ ）ランジス
タ、１８は自己保持用ＮＰＮ ）ランジスタ、１９乃至
２３は抵抗。
チ用ＰＮＰ ）ランジスタ、１１は定電圧回路、】２は
ＣＰＵ、１３−１乃至］ ３− ＩＬはキースイッチ、
１４−１乃至１４−ルはキー人力用ダイオード、１５は
入力回路、１６−１乃至１６−Ｂはキー作動検出用ダイ
オード、１７は電源スイツチ制御用ＰＮＰ ）ランジス
タ、１８は自己保持用ＮＰＮ ）ランジスタ、１９乃至
２３は抵抗。
２４はタイマ、２５はタイマ出力信号線、Ｖｃｃは電源
電圧、Ｖｓｚは接地電圧を表わしている。
電圧、Ｖｓｚは接地電圧を表わしている。
定常状態においては、トランジスタ１０，１７゜１８は
全てオフである。これは、キースイッチ１３−１乃至１
３−ｎおよびタイマ２４がオフであるため、各トランジ
スタのベース（ｂ）側に駆動電圧が存在していないこと
による。なお以下の動作説明は、第３図（α）乃至（ダ
）に示されている回路各部の動作タイミング波形と対応
させて行なわれる。
全てオフである。これは、キースイッチ１３−１乃至１
３−ｎおよびタイマ２４がオフであるため、各トランジ
スタのベース（ｂ）側に駆動電圧が存在していないこと
による。なお以下の動作説明は、第３図（α）乃至（ダ
）に示されている回路各部の動作タイミング波形と対応
させて行なわれる。
まず利用者が、いずれかのキースイッチ、たとえば１３
−１を作動したものとする。これにより。
−１を作動したものとする。これにより。
キー作動検出用ダイオード１６−１がオンとなり。
抵抗２０および２１の下端がこのダイオードを介して接
地される。これにより、電源スィッチ・・用ＰＮＰ ）
ランジスタ１０に抵抗２１及びダイオード１６−１を通
してベース電流が流れ、トランジスタ１０は、予め設定
された線形動作領域内の所定の動作点に移行する。その
結果、このトランジスタ１０はオンとなる。
地される。これにより、電源スィッチ・・用ＰＮＰ ）
ランジスタ１０に抵抗２１及びダイオード１６−１を通
してベース電流が流れ、トランジスタ１０は、予め設定
された線形動作領域内の所定の動作点に移行する。その
結果、このトランジスタ１０はオンとなる。
トランジスタ１０がオンになると、定電圧回路１１の入
力側（二電源入力端子９の電圧が印加され。
力側（二電源入力端子９の電圧が印加され。
その出力側に定電圧のＶ ｃ ｃが現れる。このＶｃｃ
電圧は、ＣＰＵ１２に印加され、また抵抗２２および２
３を介して自己保持用ＮＰＮ トランジスタ１８のベー
スに印加され、更に、タイマ出力信号線に出力された電
位により、トランジスタ１８はオンになる。
電圧は、ＣＰＵ１２に印加され、また抵抗２２および２
３を介して自己保持用ＮＰＮ トランジスタ１８のベー
スに印加され、更に、タイマ出力信号線に出力された電
位により、トランジスタ１８はオンになる。
トランジスタ１８がオンになると、キースイッチ１３−
１がその後オフになっても、抵抗２０および２１の下端
は、トランジスタ１８を介して接地された状態を維持す
るようになり、自己保持用制御ループが完成する。
１がその後オフになっても、抵抗２０および２１の下端
は、トランジスタ１８を介して接地された状態を維持す
るようになり、自己保持用制御ループが完成する。
他方、ＣＰＵ］、２は、Ｖｃｃの印加により動作状態に
入り、タイマ２４を起動するとともに、キー操作盤上の
キースイッチ］３−１乃至１３−ｎの読み取り（ＲＥＡ
Ｄ）処理を行なう。図示の例では。
入り、タイマ２４を起動するとともに、キー操作盤上の
キースイッチ］３−１乃至１３−ｎの読み取り（ＲＥＡ
Ｄ）処理を行なう。図示の例では。
第３図（Ｊ）に示すようにキースイッチ】３−１のオン
状態か、入力用ダイオード１４−１を辿して入力回路１
５に読み取られ、コード変換されて。
状態か、入力用ダイオード１４−１を辿して入力回路１
５に読み取られ、コード変換されて。
ＣＰＵ１２の入力ポートに送られる。
タイマ２４は、たとえばソフトウェアで構成してもよく
、所定の時間後にタイマ出力信号線２５に接地電位が出
力される。その結果、Ｖｃｃカー存在するにもかかわら
ず、トランジスタ１Ｂのベースは接地電位に低下し、ト
ランジスタ１８は最初と同じオフ状態にリセットされて
９回路全体は定常状態に戻される。
、所定の時間後にタイマ出力信号線２５に接地電位が出
力される。その結果、Ｖｃｃカー存在するにもかかわら
ず、トランジスタ１Ｂのベースは接地電位に低下し、ト
ランジスタ１８は最初と同じオフ状態にリセットされて
９回路全体は定常状態に戻される。
なお、電源スイツチ制御用ＰＮＰ ）ランジスタ１７は
、供給された電圧が上昇すると、オン状態（＝なるため
、トランジスタ１０のベース、エミッタ間を短絡するよ
うに作用する。そのため、−室以上の過電圧に対してト
ランジスタ１０をオフ（二することができ、過電圧保護
回路として機能する０また。キー作動検出用ダイオード
１６−１乃至１６−ｎは、全てのキースイッチ（二設け
る必要はなく、一部のキースイッチに特定しても差支え
ない。さらに、タイマ２４はキースイッチが次々と作動
する度にリスタートさせ、タイマ作動を順次繰り延べる
ようにすることもできる。たとえばリトリガブルワンシ
ョツトマルチ回路を使用することも可能である。
、供給された電圧が上昇すると、オン状態（＝なるため
、トランジスタ１０のベース、エミッタ間を短絡するよ
うに作用する。そのため、−室以上の過電圧に対してト
ランジスタ１０をオフ（二することができ、過電圧保護
回路として機能する０また。キー作動検出用ダイオード
１６−１乃至１６−ｎは、全てのキースイッチ（二設け
る必要はなく、一部のキースイッチに特定しても差支え
ない。さらに、タイマ２４はキースイッチが次々と作動
する度にリスタートさせ、タイマ作動を順次繰り延べる
ようにすることもできる。たとえばリトリガブルワンシ
ョツトマルチ回路を使用することも可能である。
以上述べたように９本発明によれば、簡単な構成で操作
容易な省電力型電源スイツチ回路を実現することができ
、特に電源スィッチがオフの状態では消費電流を零にす
ることができる利点がある。
容易な省電力型電源スイツチ回路を実現することができ
、特に電源スィッチがオフの状態では消費電流を零にす
ることができる利点がある。
また、マニュアル電源スィッチが不要であるため小型機
器のパネル面の設計が容易となる。
器のパネル面の設計が容易となる。
〔例外〕 本実施例では、入力接点が人間のキー人力の
場合であるが何らかの電子的手段による人間が介在しな
い自動接点でも良い。
場合であるが何らかの電子的手段による人間が介在しな
い自動接点でも良い。
第１図は本発明の基本構成を示すブロック図。
第２図は本発明の一実施例回路の構成図、第３図は第２
図に示す実施例回路の動作を説明するタイミング図であ
る。 図中、１は電力供給源、２は電源スィッチ、３は本体装
置、４はキー操作盤、５は電源スイツチ制御回路、６は
キー作動検出回路、７は自己保持回路、８はタイマを示
す。 第 １（２１ 第 ３ 図 ’１ＪＪ）、７／鴫＋ｓ−一」１−ヨトー３．−−−−
−（１片）
図に示す実施例回路の動作を説明するタイミング図であ
る。 図中、１は電力供給源、２は電源スィッチ、３は本体装
置、４はキー操作盤、５は電源スイツチ制御回路、６は
キー作動検出回路、７は自己保持回路、８はタイマを示
す。 第 １（２１ 第 ３ 図 ’１ＪＪ）、７／鴫＋ｓ−一」１−ヨトー３．−−−−
−（１片）
Claims (1)
- 【特許請求の範囲】 入力接点を有する電気装置において、該入力接点中の任
意の入力接点作動を検出する手段と、該入力接点作動検
出手段によりオン状態に駆動される電源スイツチ手段、
と、該電源スイツチ手段のオン状態移行により印加され
る電源電圧に応動して電源スイツチ手段のオン状態を自
己保持する手段と。 上記電源スイツチ手段のオン状態移行により印加される
電源電圧に応動して起動され所定時間後に上記自己保持
手段の自己保持状態を解除する手段とをそなえているこ
とを特徴とする自動電源スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161759A JPS6055826A (ja) | 1983-09-02 | 1983-09-02 | 自動電源スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161759A JPS6055826A (ja) | 1983-09-02 | 1983-09-02 | 自動電源スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055826A true JPS6055826A (ja) | 1985-04-01 |
Family
ID=15741350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161759A Pending JPS6055826A (ja) | 1983-09-02 | 1983-09-02 | 自動電源スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055826A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454738U (ja) * | 1987-09-30 | 1989-04-04 | ||
| JPH02178818A (ja) * | 1988-12-29 | 1990-07-11 | Toppan Moore Co Ltd | 節電回路及び端末装置 |
| JP2002323932A (ja) * | 2001-04-25 | 2002-11-08 | Fujitsu Frontech Ltd | カード決済端末装置及びカード決済端末装置の電源投入方法 |
| JP2002341978A (ja) * | 2001-05-11 | 2002-11-29 | Furukawa Electric Co Ltd:The | 電子制御装置 |
-
1983
- 1983-09-02 JP JP58161759A patent/JPS6055826A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454738U (ja) * | 1987-09-30 | 1989-04-04 | ||
| JPH02178818A (ja) * | 1988-12-29 | 1990-07-11 | Toppan Moore Co Ltd | 節電回路及び端末装置 |
| JP2002323932A (ja) * | 2001-04-25 | 2002-11-08 | Fujitsu Frontech Ltd | カード決済端末装置及びカード決済端末装置の電源投入方法 |
| JP2002341978A (ja) * | 2001-05-11 | 2002-11-29 | Furukawa Electric Co Ltd:The | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3691525B2 (ja) | コンピュータ・システムの電源制御方法および装置 | |
| KR970000258B1 (ko) | 컴퓨터의 전원공급 제어장치 | |
| US6954868B2 (en) | Apparatus and method for detection for use in a touch-sensitive pad | |
| US6424844B1 (en) | Portable telephone | |
| KR0162599B1 (ko) | 단순한 전원 제어 기능을 갖는 컴퓨터 시스템 | |
| US8200997B2 (en) | Computer wake up circuit includes a switch configured to prevent a control signals from an I/O controller being transmitted to south-bridge | |
| US5579252A (en) | Computer monitor power-saving device | |
| WO2004036401A3 (en) | Bus controlled power switch | |
| US5148380A (en) | Method and apparatus for conserving power in a data processing system | |
| CN104158531A (zh) | 电子装置 | |
| JP2524380Y2 (ja) | ラジコン送信機の電源制御回路 | |
| CN101387873A (zh) | 电源开关装置 | |
| CN101625588B (zh) | Pwm控制器供电电路 | |
| CN114567308B (zh) | 一种开关电路及其控制方法、电子设备 | |
| CN114578939A (zh) | 一种单线唤醒和按键检测的电路 | |
| JPS6280714A (ja) | 電源スイツチ回路 | |
| JP2642541B2 (ja) | キー入力回路およびキー入力検出方法 | |
| JPH06266480A (ja) | 電源制御方法 | |
| JPH10111749A (ja) | 携帯端末装置 | |
| KR200299465Y1 (ko) | 마이크로프로세서의 파워 다운 웨이크 업 회로 | |
| JPH07302141A (ja) | インターフェース装置及びその電源制御方法 | |
| JPH0631542Y2 (ja) | 信号発生ペン | |
| JPS6213149Y2 (ja) | ||
| JPS5829546Y2 (ja) | タツチスイツチ装置 | |
| KR100739132B1 (ko) | 마이크로 컴퓨터의 웨이크 업 장치 |