JPS6056028B2 - 時間軸補正装置 - Google Patents

Description

【発明の詳細な説明】 本発明は映像信号の時間軸補正装置に関する。

映像信号の磁気記録再生装置に於て、記録した映像信号
を再生する際、磁気記録媒体の伸縮、再生磁気ヘッドの
回転むら、磁気記録媒体の逆行むら等の原因により再生
磁気ヘッドと磁気記録媒体との相対速度が変動する。当
然のことながら相対速度が変動すると、再生映像信号に
時間軸変動がともなうことになる。この様な時間軸変動
をともなつた映像信号は記録されている映像情報を忠実
には再現しておらず、モニター受像機のスクリーン上に
映し出した場合、色相が変化したり、色がつかなかつた
り又画像の揺れを生じたりする。従つて、この様な時間
軸変動を除去する為に色々の方式が提案され、実施され
ている。 一般に、時間軸補正装置は、再生された映像
信号中の同期信号の基準同期信号に対する時間誤差や、
再生映像信号中のバースト信号の基準信号に対する位相
誤差を検出し、それらの検出出力信号により可変遅延器
の遅延時間を制御してこの可変遅延器に再生映像信号を
通すことにより再生映像信号にともなつている時間軸変
動分を相殺している。

この可変遅延器として転荷転送素子を使用した場合の
時間軸補正装置の一従来例を第１図に示す。

第１図に於いて、１は入力端子、２は電荷転送素子、３
はｐ波器、４は出力端子、５は同期信号分離器、６は同
期信号、７は時間軸誤差検出器、８は基準同期信号入力
端子、９は時間軸誤差信号、１２は電圧制御可変発振器
、１１はクロック信号作成器、１０はクロック信号であ
る。

磁気記録再生装置等から再生された映像信号は入力端子
１に加えられて同期信号分離器及び電荷転送素子２に印
加される。

同期信号分離器５に於て入力端子１に加わつた映像信号
中の同期信号６のみが取り出されて時間軸誤差検出器７
に導かれる。一方、基準同期信号入力端子８に加えられ
た基準同期信号と分離された同期信号６とが共に時間軸
誤差検出器７に供給され、同期信号６の基準同期信号に
対する時間軸誤差量に対応した時間軸誤差信号９が作成
される。この時間軸誤差信号９で電圧制御可変発振器１
２の発振周波数を制御し、周波数制御された信号をクロ
ック信号作成器１１に加えて所定の波形のクロック信号
１０を作成する。又、電荷転送素子２はクロック信号１
０により駆動されており、入力端子１に加わつた再生映
像信号が電荷転送素子２中を通過する際に、クロック信
号１０の周波数と電荷転送素子２の段数により決定され
る時間だけの遅延を受ける。電荷転送素子２の出力信号
がｐ波器３に加えられて不要成分が除去され、時間軸補
正された映像信号として出力端子４に現われる。しかし
ながら、電荷転送素子を集積回路として製作する場合の
製作可能な段数、電荷転送効率、．映像信号の帯域等の
点から遅延時間の可変幅が大きくとれないこと。

クロック信号の周波数を変化させた場合に電荷転送素子
を出た信号の直流レベルが変動し映像信号に輝度変化を
ともなうこと。クロック信号としては可成り周波数の高
い信号をこ安定に発生させなければならない等の欠点が
ある。本発明は、上述の諸欠点を除去し、電荷転送素子
を駆動するクロック信号の周波数を低くし、輝度変動を
なくし、より広範囲な時間軸誤差を補正ｚできる時間軸
補正装置を提供するものてある。

本発明の一実施例を第２図にブロックダイヤグラムで示
す。第２図に於て、１３は入力端子、１４は位相分割器
、１５は第１の分割信号、２０は第２の分割信号、２５
は第Ｋの分割信号、１６は第１Ａの枦波器、２１は第ハ
のｐ波器、２６は第ＫＡ（７）戸波器、１７は第１の電
荷転送素子、２２は第２の電荷転送素子、２７は第Ｋの
電荷転送素子、１８は第１Ｂの淵波器、２３は第？の淵
波器、２８は第Ｂの戸波器、１９は第１のゼロクロス検
出器、２４は第２のゼロクロス検出器、２９は第Ｋのゼ
ロクロス検出器、３０は合成器、３１は第２の復ノ調器
３２は出力端子、４３はクロック信号、３３は第１の復
調器、３４は同期信号分離器、３５は同期信号、３６は
時間軸誤差検出器、３７は基準同期信号入力端子、３８
は時間軸誤差信号、３９は等化器、４０は制御信号、４
１は電圧制御可変発振器、４２はクロック信号作成器で
ある。

映像信号で周波数変調されている再生信号を入力端子１
３を経て位相分割器１４及び第１の復調器３３に加える
。位相分割器１４に加えらた信号は所定数の信号に分割
され、第１の分割信号１５、第２の分割信号２０、・・
・・・・、及び第Ｋの分割信号２５となる。第１の分割
信号１５は第１Ａの？波器１６を経て第１の電荷転送素
子１７に加えられ、所定時間だけ遅延され、第１Ｂ（７
）戸波器１８で不要成分が除去される。第１Ｂ（７）戸
波器１８を出た信号を第１のゼロクロス検出器１９に加
えその出力信号を合成器３０に加える。同様にして、第
２の分割信号２０は第２Ａの沖波器２１、第２の電荷転
送素子２２、第？の；戸波器２３及び第２のゼロクロス
検出器２４に加わりその出力信号が合成器３０に加えら
れる。第Ｋの分割信号２５についても同様である。合成
器３０に於て夫々のゼロクロス検出器１９，２４，２９
の出力信号を合成した後第２の復調器３１で復調し、時
間軸補正された映像信号が出力端子３２に現われる。一
方、入力端子１３に加わつた再生信号は第１の復調器３
３で復調され、同期信号分離器３４で同期信号３５のみ
が取り出される。基準同期信号入力端子３７に加えられ
た基準同期信号と上述の同期信号３５が共に時間軸誤差
検出器３６に印加され、同期信号３５の基準同期信号に
対応する時間軸誤差信号３８を作成する。時間軸誤差信
号３８は等化器３９を通つて制御信号４０となり、この
制御信号４０で電圧制御可変発振器４１の発振周波数を
制御する。電圧制御可変発振器４１の出力信号をクロッ
ク信号作成器４２に印加して所定波形のクロック信号４
３を作成し、このクロック信号４３で上述の電荷転送素
子１７，２２，２７を駆動する。ところで本発明に於て
は、従来問題となつている輝度変動を無くする意味で映
像信号で周波数変調した信号を電荷転送素子に印加し、
一方、得られる可変遅延範囲を大きくし、且つクロック
信号の周波数を下げる等の理由により上述のごとく入力
端子１３に加わつた周波数変調信号を位相分割している
訳である。

しかしながら、周波数変調された信号はその瞬時周波数
すなわち瞬時周期に情報が乗つておる。従つて周波数変
調信号を処理する場合には、周波数変調信号のゼロクロ
スのタイミングを正確に伝送してやらなければならない
。そこで、位相分割器１４及びゼロクロス検出器１９，
２４，２９に於いては周波数変調信号に乗つている情報
を正確に再現出来る様に構成しなければならない。そこ
で、位相分割と合成について第３図に示す波形図と共に
第２図に示した本発明の実施例の動作原理を説明する。

第３図に於て、波形４４は第２図の入力端子１３に印加
された周波数変調信号、波形４５は第１の分割信号１５
、波形４６は第２の分割信号２０、波形４７は第１Ｂ沖
波器１８の出力信号、波形４８は第？の淵波器２３の出
力信号、波形４９は第１のゼロクロス検出器１９の出力
信号、波形５０は第２のゼロクロス検出器２４の出力信
号、波形５１は合成器３０の出力信号を夫々示している
。ただし、説明を簡単にする為に入力端子１３に加わつ
た信号、すなわち波形４４は周波数変調信号を振幅制限
増幅した後の波形で示し、位相分割器１４に於ける分割
数を４分割とし、第３の分割信号及び第４の分割信号の
波形は示していない。又現実には波形４７〜５１は波形
４４〜４６に対して、ある時間だけずれているはずであ
るが第３図では同時間軸で示しておく。入力端子１３に
加えられた信号、すなわち波形４４の立上り時刻及び立
下り時刻と情報が対応している訳である。

そこで、位相分割器１４に於て波形４４の立上り時刻及
び立下り時刻を順次ふり分けて例えば４つの信号に分割
する。すなわち、波形４４の立上り及び立下り時点で波
形４５，４６・・・が順次ハイレベルとなる。次に波形
４５に示した第１の分割信号１５が第１Ａの泊波器１６
、第１の電荷転送素子１７及び第１Ｂ（７）Ｐ波器１８
を通つて波形４７となる。同様にして、第２の分割信号
２０が第ハの泊波器２１、第２の電荷転送素子２２及び
第？の？波器２３を通つて波形４８となる。波形４７に
示された信号が第１のゼロクロス検出器１９に印加され
、波形４７のゼロクロス時毎に一定のパルス幅のパルス
列が作り出され、波形４９に示す信号となり合成器３０
に加わる。第２のゼロクロス検出器２４についても同様
にして波形４８のゼロクロス毎に第１のゼロクロス検出
器１９で発生されるパルス信号のパルス幅と同じパルス
幅を有するパルス列を発生させ波形５０となりこの信号
を合成器３０に加える。合成器３０に於て波形４９、波
形５０、・・・が合成されて波形５１となる。波形５１
は波形４４をパルス密度変調に変換したものと同様で、
かつ所定時間遅れたものである。従つて、波形５１に示
した合成器３０の出力信号を第２の復調器３１で復調す
れは電荷転送素子１７，２２，２７の段数及びクロック
信号４３の周波数で決定される遅延量だけ遅延された映
像信号を出力端子３２に得ることが出来る。次に等化器
３９及び遅延時間の制御について説明する。

電荷転送素子１７，２２，２７の段数をＮ段、Ｐ相駆動
方式としてクロック信号４３の周波数をＦＨｚとすれば
、電荷転送素子１７，２２，２７に”ある信号が入力さ
れてから出力されるまでに要する時間、すなわち遅延時
間は、遅延時間をＴ。秒とするととなる。

一方、時間軸誤差信号３８の出力電圧を■。ボルト、基
準同期信号入力端子３７に加えられた基準同期信号に対
する同期信号３５の遅れ時間をＴＬ秒、時間軸誤差検出
器３６の感度をＫＩｌ：ボルト／秒とすればとなる。

又、電圧制御可変発振器４１を制御する制御信号４０の
電圧をＶ。〔ボルト〕、電圧制御発振器４１の感度をＫ
ｖ〔ヘルツ／ボルト〕、中心周！Ｆｉ数をＦ。〔ヘルツ
〕とすれば、一般にが成立する。ところで、時間軸変動
を完全に補正する為には、任意の一定時間をＴＯ〔秒〕
としてでなければならない。もしも時間軸変動の補正範
囲が小さい時は第２図に於ける等化器３９を置かずに時
間軸誤差信号３８そのもので電圧制御可変発振器４１を
制御しても時間軸補正は可能であり、（１０１）式、（
１０２）式、（１０３）式及び（１０４）式よりを満足
する範囲内に於ては となる様に諸定数を決定すれば良い。

しかしながら本発明に於ては広範囲の補正を行なうもの
であり（１０５）式の条件をこえることになる。従つて
このままでは補正不可能となる為に等化器３９を時間軸
誤差検出器３６と電圧制御可変発振器４１との間に挿入
し、（１０４）式を満足する様にその特性を設定する。
そこで等化器３９の出力信号の電圧、すなわち電圧制御
可変発振器４１の制御信号４０の電圧■。

を時間軸誤差信号３８の電圧Ｖｃの函数Ｇ（■。）、で
示すと、となる。

従つて広範囲の時間軸変動に対して完全に補正可能とす
るには（１０１）式、（１０２）式、（１０３）式、（
１０４）式及び（１０８）式より＼ゑｖリノを満足する
様に等化器を設定すればよい。

なお（１０９）式、（１０４）式、（１０２）式、（１
０１）式及び（１０３）式の関係を第４図に示す。第４
図に於て夫々の座標軸は時間軸誤差信号３８の電圧ＫＥ
ｌ制御信号４０の電圧ＶＣｌ遅延時間ＴＯｌ及び遅れ時
間ＴＬを示している。

直線５５は（１０２）式を、直線５４は（１０４）式を
、曲線５２は（１０９）式を示している。又曲線５３は
（１０１）式及び（１０３）式より得たＶＯとＴＤの関
係を示している。従つて、（１０９）式を満足する様に
等化器３９を設定すれば広い範囲の補正についても正確
に動作することは明白である。次に第２図に於ける位相
分割器１４の一構成例を第５図にブロックダイヤグラム
で示し、その各部の波形を第６図にグラフで示す。

第５図に於て、５６は入力端子、５７は振幅制限器増巾
器、５８は微分器、５９は両波整流器、フ６０は波形整
形器、６１はリングカウンタ、６２は第１の分割信号出
力端子、６３は第２の分割信号出力端子、６４は第３の
分割信号出力端子、６５は第４の分割信号出力端子であ
る。

第５図は４つに位相分割する場合の例であり、入力端子
５６・は第２図の入力端子１３に相当しており、第１の
分割信号出力端子６２から第２図の第１の分割信号１５
が、第２の分割信号出力端子６３から第２の分割信号２
０が夫々取り出される。従つて第２図に於ても４分割し
ておけば第Ｋの分割信号２５１は第４の分割信号出力端
子６５から取り出されることとなる。入力端子５６に加
わつた周波数変調信号は振幅制限増幅器５７を通つてほ
ぼ矩形波となり微分器５８で微分された後両波整流器５
９で両波整流される。両波整流器５９の出力信号は波形
整形器６０で整形されてパルス列となる。このパルス列
でリングカウンタ６１をトリガする。なお第６図の波形
図は第５図の各部の波形を示しており、波形６６は入力
端子５６に加わつた周波数変調された信号、波形６７は
振幅制限増幅器５７の出力波形、波形６８は両波整流器
５９の出力波形、波形６９は波形整形器６０の出力波形
、波形７０は第１の分割信号出力端子６２に現われる波
形、波形７１は第２の分割信号出力端子６３に現われる
波形を各々示している。第６図からも明らかな通り、波
形６６のゼロクロス時毎にリングカウンタ６１の状態が
シフトされている。従つて各分割信号にゼロクロス時刻
がふり分けられる。なお、各分割信号の占有する帯域幅
をせまくし、かつ低域成分をなくする為にリングカウン
タ６１の内部状態は全ステージの半分をハイレベルに残
りの半分をローレベルにしておく。なお、本発明の実於
例に於ては各電荷転送素子１７，２２，２７には入力端
子１３に加えられた周波数変調された信号が印加されて
おり、その信号の立上り時刻及び立下り時刻に情報を持
つているが、各ゼロクロス検出器１９，２４，２５は信
号が負から正へゼロクロスする時点のみを検出している
。

従つて位相分割数をＫとするとＫ個の電荷転送素子が必
要となる。ところが、信号が負から正にゼロクロスする
時及び正から負にゼロクロスする時の両者を検出するゼ
ロクロス検出器とするならば位相分割数Ｋに対して■列
で済むこと 一 ２ 一
になる。すなわち、第１の分割信号から第Ｋの分割信号
の内、第１の分割信号から第？の分割信号までのトの系
列についてのみ処理すればよい。又、第２図に於ては同
期信号のみで時間軸誤差を検出しているが、パースト信
号からも時間軸誤差を検出してこれらによつて制御して
も本実施例と全く同様の効果を得ることが可能なのは言
うまでもない。一方、本発明に於ける電荷転送素子とは
ＣＣＤ〔ＣｈａｒｇｅＣＯｕｐｆｅｄＤｅｖｉｃｅ〕、
ＢＢＤＣＢａｃｋｅｔＢｒｊ？ＤｅＤｅｖｉｃｅ〕等の
アナログ信号の電荷シフトレジスタを意味しておる。

従つてデジタルシフトレジスタを電荷転送素子の代りに
使用する場合は第２図に於ける各電荷転送素子の代りに
デジタルシフトレジスタを置き、各デジタルシフトレジ
スタの前にアナログ・デジタル変換器、各デジタルシフ
トレジスタの後にデジタルアナログ変換器を挿入すれば
よい。又第２図に於ける実施例ては入力端子に周波数変
調された信号を加えているが、これは例えば磁気記録再
生装置の再生出力信号で周波数変調した信号、あるいは
ダイレクトＦＭ記録方式磁気記録再生装置に於ける復調
前の信号等を使用すればよい〜 本発明によれば、上述の説明より明らかな通り、周波数
変調信号の形で電荷転送素子に加えている為にクロック
信号の周波数を変動した際に直流レベル変動があつても
復調後の映像信号には輝度変動がともなわない。

又、クロック信号の波形に対する出力信号の劣化はない
。ノ ー方、複数個の信号に分割した後電荷転送素子中を通し
ている為に各電荷転送素子中を通る信号のスペクトラム
は低くなりクロック信号の周波数を低く出来る。

従つて、得られる時間軸補正範囲が広くなり、又クロッ
ク信号の処理も楽になる。すなわち、仮に、入力される
周波数変調された信号の帯域が１０ＭＨｚで、電荷転送
素子が２５６ステージであつたとしても、１帽に位相分
割すれば電荷転送素子８系列で、クロック信号の周波数
が２．５ＭＨｚから６．５ＭＨｚまで変動させることに
よソー水平走査周期に相当する時間軸変動まて補正可能
となる。又、本発明に於ける位相分割及び合成は映像信
号そのもので行なわず、映像信号で周波数変調した後に
位相分割、遅延及び合成している為に信号を分割及び合
成することによる信号劣化はない。

【図面の簡単な説明】

第１図は電荷転送素子を使用した時間軸補正装置の一従
来例のブロックダイヤグラム、第２図は本発明の一実施
例のブロックダイヤグラム、第３図は第２図の各部の波
形を示す波形図、第４図は本発明に於ける時間軸補正の
動作原理の説明に供する為のグラフ、第５図は位相分割
器の一構成例を示すブロックダイヤグラム、第６図は第
５図の各部の波形を示す波形図である。 １４・・・・・・位相分割器、１５，２０，２５・・・
・・・分割信号、１６，２１，２６・・・・・・第１の
ｉ戸波器、１７，２２，２７・・・・・・電荷転送素子
、１８，２３，２８・・・・・・第２の）戸波器、１９
，２４，２９・・・・・・ゼロクロス検出器、３０・・
・・・・合成器、３１・・・・・・第２の復調器、３３
・・・・・・第１の復調器、３４・・・・・・同期信号
分離器、３５・・・・・・同期信号、３６・・・・・・
時間軸誤差検出器、３７・・・・・・基準同期信号入力
端子、３８・・・・・・時間軸誤差信号、３９・・・・
・・等化器、４０・・・・・・制御信号、４１・・・・
・・電圧制御発振器、４２・・・・・・クロック信号作
成器、４３・・・・・・クロック信号、５７・・・・・
・振幅制限増幅器、５８・・・・・・微分器、５９・・
・・・・両波整流器、６０・・・・・・波形整形器、６
１・・・・・・リングカウンタ、６２，６３，６４，６
５・・・・・・分割信号。

Claims (1)

1. 【特許請求の範囲】 １ 映像信号により周波数変調した信号を位相分割器に
   印加して複数の分割信号を作成し、第１の濾波器と電荷
   転送素子と第２の濾波器とゼロクロス検出器との縦続接
   続より成る複数系列の可変遅延手段の夫々に上記分割信
   号を夫々印加し、上記第１の濾波器で上記分割信号に含
   まれている高調波などの不要高域成分を除去して上記電
   荷転送素子を介して上記第２の濾波器でクロック信号な
   どの高域不要成分を除去した後上記ゼロクロス検出器で
   ゼロクロスを検出し、このゼロクロス検出器の出力を夫
   々合成器で合成し、同期信号分離器に於いて上記映像信
   号から同期信号を分離し、時間軸誤差検出器に於いて前
   記同期信号と基準同期信号との時間差に対応した時間軸
   誤差信号を作成し、等化器に於いてこの時間軸誤差信号
   を制御信号に変換し、その制御信号で制御される電圧制
   御可変発振器の出力信号をクロック信号作成器に印加し
   てクロック信号を作成し、該クロック信号により上記電
   荷転送素子を夫々駆動し、上記合成器の出力信号を復調
   器で復調して映像信号の時間軸変動を補正することを特
   徴とする時間軸補正装置。 ２ 振幅制限器、微分器、両波整流器、波形整形器及び
   リングカウンタにより位相分割器を構成し、周波数変調
   された信号を上記振幅制限増幅器に加えた後上記微分器
   に供給し、該微分器の出力を上記両波整流器に加えた後
   上記波形整形器に供給し、該波形整形器の出力信号によ
   り上記リングカウンタを駆動し、該リングカウンタの各
   内部状態を上記複数の分割信号として取り出すことを特
   徴とする特許請求の範囲第１項に記載の時間軸補正装置
   。