JPS605626A - 電子スイツチ回路 - Google Patents
電子スイツチ回路Info
- Publication number
- JPS605626A JPS605626A JP11281683A JP11281683A JPS605626A JP S605626 A JPS605626 A JP S605626A JP 11281683 A JP11281683 A JP 11281683A JP 11281683 A JP11281683 A JP 11281683A JP S605626 A JPS605626 A JP S605626A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- constant current
- current source
- gate
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＴＤ交換機加入者回路等に用いられる高耐圧
サイリスクスイッチのｄ ｖ／ｄ を耐量を向上せしめ
る電子回路に関するものである。
サイリスクスイッチのｄ ｖ／ｄ を耐量を向上せしめ
る電子回路に関するものである。
（従来技術）
従来のこの種電子回路は第１図に示すように定電流源７
の出力を、直接サイリスタ１のＰケ９−トに接続し、前
記サイリスタ１のＰダートとカソード３の間に抵抗８を
接続し、かつそれぞれコレクタとエミッタを接続したＮ
ＰＮ ）ランジスタロと、前記サイリスタ１のアノード
２にエミッタ、前記ＮＰＮトランジスタ６のベースにコ
レクタを接続し、ペースを開放にしたＰＮＰ ）ランリ
スタ５よシ構成されておシ、カソード３がＰゲート駆動
電圧よシも低い方向に急激な電位変動がおこると、不動
作状態にしである前記定電流源７から過渡電流が流れ、
Ｐダート駆動を行なう方向に動作する。このとき、前記
ＰＮＰ トランジスタ５からの過渡電流によって前記Ｎ
ＰＮ ）ランジスタロのペースが駆動されて動作し、サ
イリスタ１のＰダートと、カソード３間をフランジする
が、ＮＰＮトランジスタ６のコレクタ電流は数ｍＡ〜数
士鮎にも達し、クランプしきれない場合には、サイリス
タ１は誤動作してしまう。
の出力を、直接サイリスタ１のＰケ９−トに接続し、前
記サイリスタ１のＰダートとカソード３の間に抵抗８を
接続し、かつそれぞれコレクタとエミッタを接続したＮ
ＰＮ ）ランジスタロと、前記サイリスタ１のアノード
２にエミッタ、前記ＮＰＮトランジスタ６のベースにコ
レクタを接続し、ペースを開放にしたＰＮＰ ）ランリ
スタ５よシ構成されておシ、カソード３がＰゲート駆動
電圧よシも低い方向に急激な電位変動がおこると、不動
作状態にしである前記定電流源７から過渡電流が流れ、
Ｐダート駆動を行なう方向に動作する。このとき、前記
ＰＮＰ トランジスタ５からの過渡電流によって前記Ｎ
ＰＮ ）ランジスタロのペースが駆動されて動作し、サ
イリスタ１のＰダートと、カソード３間をフランジする
が、ＮＰＮトランジスタ６のコレクタ電流は数ｍＡ〜数
士鮎にも達し、クランプしきれない場合には、サイリス
タ１は誤動作してしまう。
従って、従来回路においては、Ｐゲート駆動回路として
付加した、不動作状態にある定電流源７からの過渡電流
によるサイリスタ１のｄｖ／ｄｔ耐量の劣化を防止しき
れない欠点があるとともに、前記ＮＰＮ ｌ−ランソフ
タ６０ベースは、前記ＰＮＰ ）ランリスタ５からの少
ない過渡電流によって駆動されるため、前記ＮＰＮ ト
ランジスタ６の電流増幅率は、極めて大きくする必要が
あシ、特に集積化した場合には、プロセス管理が厳しく
なる欠点があった０ （発明の目的） 本発明は、このような従来の欠点を除去するため、定電
流源部と、サイリスタＰゲート間に抵抗を接続し、さら
に前記定電流源部とＮＰＮ ）ランリスタのベース間に
ダイオードを接続するこトニヨリ、電流スイッチを構成
し、ｄｖ／ｄｔによる過渡電流のパイ・ぐス能力を増大
することによりサイリスタのｄｖ／ｄｔ耐量を大きくす
るようにしたものである。以下本発明の一実施例を図面
によシ詳細に説明する。
付加した、不動作状態にある定電流源７からの過渡電流
によるサイリスタ１のｄｖ／ｄｔ耐量の劣化を防止しき
れない欠点があるとともに、前記ＮＰＮ ｌ−ランソフ
タ６０ベースは、前記ＰＮＰ ）ランリスタ５からの少
ない過渡電流によって駆動されるため、前記ＮＰＮ ト
ランジスタ６の電流増幅率は、極めて大きくする必要が
あシ、特に集積化した場合には、プロセス管理が厳しく
なる欠点があった０ （発明の目的） 本発明は、このような従来の欠点を除去するため、定電
流源部と、サイリスタＰゲート間に抵抗を接続し、さら
に前記定電流源部とＮＰＮ ）ランリスタのベース間に
ダイオードを接続するこトニヨリ、電流スイッチを構成
し、ｄｖ／ｄｔによる過渡電流のパイ・ぐス能力を増大
することによりサイリスタのｄｖ／ｄｔ耐量を大きくす
るようにしたものである。以下本発明の一実施例を図面
によシ詳細に説明する。
（発明の構成）
第２図は本発明電子スイッチ回路の一実施例を示ス図で
１１はサイリスタ、２はアノード、３はカソード、４は
駆動部電源端子、５はＰＮＰ ）ランリスタ、６はＮＰ
Ｎ ）ランリスタ、７は定電流源１８は抵抗で、従来と
同一の回路を構成する。この回路の定電流源７とサイリ
スタ１のＰダートとの間に抵抗９を、また、前記定電流
源７にダイオード１０のアノードを前記ＮＰＮ トラン
ジスタ６のペースにカソードを接続したものである。こ
れを動作するには、サイリスタ１のアノード２に、ブレ
イクダウン電圧を越えない任意の電圧を印加しておき、
カソード３に、アノード２の印加電圧よシ低く、かつ電
源端子４よシも低い電圧を与え、定電流源７よシミ流を
流すと、抵抗８に一部分流するが、大部分はサイリスタ
１のＰケ９−トに流れ込み、これがトリガ電流となって
、サイリスタ１が導通ずる。
１１はサイリスタ、２はアノード、３はカソード、４は
駆動部電源端子、５はＰＮＰ ）ランリスタ、６はＮＰ
Ｎ ）ランリスタ、７は定電流源１８は抵抗で、従来と
同一の回路を構成する。この回路の定電流源７とサイリ
スタ１のＰダートとの間に抵抗９を、また、前記定電流
源７にダイオード１０のアノードを前記ＮＰＮ トラン
ジスタ６のペースにカソードを接続したものである。こ
れを動作するには、サイリスタ１のアノード２に、ブレ
イクダウン電圧を越えない任意の電圧を印加しておき、
カソード３に、アノード２の印加電圧よシ低く、かつ電
源端子４よシも低い電圧を与え、定電流源７よシミ流を
流すと、抵抗８に一部分流するが、大部分はサイリスタ
１のＰケ９−トに流れ込み、これがトリガ電流となって
、サイリスタ１が導通ずる。
次に、前記状態において、定電流源７を不動作状態にし
、かう、カソード３を、それまでの印加電圧状態よシ低
い方向に急激な電位変化を与えると、電源端子４から定
電流源７の容量成分を介し、抵抗９を通して、過渡電流
が流れ、サイリスタ１のＰケ゛−トを駆動しようとする
が、過渡電流が大きいと、抵抗９の電位降下が大きくな
シ、ダイオｉＦ″ｌＯ側に分流し、ＮＰＮトランジスタ
６のベースを駆動するとともに、ＰＮｐ ）ランリスタ
５がらの過渡電流もＮＰＮ トランジスタ６のペースに
入力し、前記ＮＰＮ トランジスタ６のコレクタで前記
定電流源７からの過渡電流と、サイリスクｌＯＰケ゛−
口から各接合を通る過渡電流を吸収し、サイリスタ１の
ゲート・カソード間電圧をクラン″）０するため、ｄｖ
／ｄｔによるサイリスタ１の誤動作が防止される。この
ようにサイリスタｌのアノード２にブレイクダウン電圧
をこえない任意の電圧を印加し、定電流源７を不動作状
態にしておき、カソード３に電源端子４より低い方向に
急激な電位変化を与えると、定電流源７の容量を介して
電源端子４→定電流源７→抵抗９→サイリスタ１のＰダ
ートのルートで過渡電流が流れ、一部の電流は抵抗８を
通じてパイノ４スされるが、大部分の過渡電流は、サイ
リスタ１のＰゲートに流れ込み、サイリスタ１を誤動作
させようとすると同時に、前記の過渡電流は抵抗９を流
れ、電位降下を発生するので定電流源２と抵抗９との接
続点の電圧は、過渡電流をＩＴ１サイリスタ１のＰゲー
ト・カソード間電圧をＶＧＫ１抵抗９をＲとするとカソ
ード３からみると、Ｒ−１Ｔ十Ｖ。Ｋとなり、これが、
ダイオード１０（順方向電位降下をｖＦとする）と、Ｎ
ＰＮトランジスタ６のペース・エミッタ間電位降下ＶＢ
Ｐ２との和、（即ち、ＶＦ十ＶＢ、）よりも大きくなっ
た時に過渡電流ｊＴは、ダイオード１θに流れ、トラン
ジスタ６のベースに人力し、増幅され、トランジスタ６
は、よシ多くのコレクタ電流を流し、飽和状態を保つこ
とかできるとともに、ＮＰＮトランジスタ６のベースに
は、ＰＮＰトランジスタ５からの過渡電流も入力するの
で、よシ多くのコレクタ電流を流すことが可能であシ、
サイリスタノのゲート・カソード間を確実にクランプで
きるのでｄｖ／ｄｔ面重量が大きくできるとともに、Ｎ
ＰＮ ）ランジスタロのベース駆動電流が多いので、電
流増幅率の最低保証値を引き下げることができるため、
集積化した場合にプロセス管理を、厳しくする必要がな
い。
、かう、カソード３を、それまでの印加電圧状態よシ低
い方向に急激な電位変化を与えると、電源端子４から定
電流源７の容量成分を介し、抵抗９を通して、過渡電流
が流れ、サイリスタ１のＰケ゛−トを駆動しようとする
が、過渡電流が大きいと、抵抗９の電位降下が大きくな
シ、ダイオｉＦ″ｌＯ側に分流し、ＮＰＮトランジスタ
６のベースを駆動するとともに、ＰＮｐ ）ランリスタ
５がらの過渡電流もＮＰＮ トランジスタ６のペースに
入力し、前記ＮＰＮ トランジスタ６のコレクタで前記
定電流源７からの過渡電流と、サイリスクｌＯＰケ゛−
口から各接合を通る過渡電流を吸収し、サイリスタ１の
ゲート・カソード間電圧をクラン″）０するため、ｄｖ
／ｄｔによるサイリスタ１の誤動作が防止される。この
ようにサイリスタｌのアノード２にブレイクダウン電圧
をこえない任意の電圧を印加し、定電流源７を不動作状
態にしておき、カソード３に電源端子４より低い方向に
急激な電位変化を与えると、定電流源７の容量を介して
電源端子４→定電流源７→抵抗９→サイリスタ１のＰダ
ートのルートで過渡電流が流れ、一部の電流は抵抗８を
通じてパイノ４スされるが、大部分の過渡電流は、サイ
リスタ１のＰゲートに流れ込み、サイリスタ１を誤動作
させようとすると同時に、前記の過渡電流は抵抗９を流
れ、電位降下を発生するので定電流源２と抵抗９との接
続点の電圧は、過渡電流をＩＴ１サイリスタ１のＰゲー
ト・カソード間電圧をＶＧＫ１抵抗９をＲとするとカソ
ード３からみると、Ｒ−１Ｔ十Ｖ。Ｋとなり、これが、
ダイオード１０（順方向電位降下をｖＦとする）と、Ｎ
ＰＮトランジスタ６のペース・エミッタ間電位降下ＶＢ
Ｐ２との和、（即ち、ＶＦ十ＶＢ、）よりも大きくなっ
た時に過渡電流ｊＴは、ダイオード１θに流れ、トラン
ジスタ６のベースに人力し、増幅され、トランジスタ６
は、よシ多くのコレクタ電流を流し、飽和状態を保つこ
とかできるとともに、ＮＰＮトランジスタ６のベースに
は、ＰＮＰトランジスタ５からの過渡電流も入力するの
で、よシ多くのコレクタ電流を流すことが可能であシ、
サイリスタノのゲート・カソード間を確実にクランプで
きるのでｄｖ／ｄｔ面重量が大きくできるとともに、Ｎ
ＰＮ ）ランジスタロのベース駆動電流が多いので、電
流増幅率の最低保証値を引き下げることができるため、
集積化した場合にプロセス管理を、厳しくする必要がな
い。
また、サイリスタ１のＰゲートの定常駆動状態（サイリ
スタ１を駆動するため定電流源７より、Ｐケゝ−トに、
電流を流している状態）においては、前記ダイオード１
０側に電流が流れてはいけないので、下記（１） 、
（２）式を満足できるような抵抗８の値Ｒを定める必要
がある。
スタ１を駆動するため定電流源７より、Ｐケゝ−トに、
電流を流している状態）においては、前記ダイオード１
０側に電流が流れてはいけないので、下記（１） 、
（２）式を満足できるような抵抗８の値Ｒを定める必要
がある。
ここで（１）式は定電流源７からの過渡電流が＼ダイオ
ード”１θに切シ替るときの条件で、（２）式は切シ替
った後の抵抗９の設定値条件である。
ード”１θに切シ替るときの条件で、（２）式は切シ替
った後の抵抗９の設定値条件である。
ここでＶＦ；ダイオード１０の順方向電位降下、ｖＢＢ
；ＮＰＮトランジスタ６０ベース・エミッタ間電圧、■
ｏＫ；サイリスタ１のダート・カソード間電位降下、Ｖ
ｃＥ；ＮＰＮトランジスタ６のコレクタ・エミッタ間電
圧、ｌＤ＋定電流源７の出力電流（定常時Ｐダート駆動
電流） 、ＩＴ ；サイリスタｌのカソードに急激な電
位変化を与えたときの定電流源７からの過渡電流とし、 いま、 ｉ ｎ ”＝ ０．４〜０．６１ｎＡ ｒ Ｖ
Ｆ二ＶＧＫ ＝０．７” ｒＶＢｇ−０，６Ｖ ＋ Ｖ
ＣＥ ”＝ ０．３ Ｖとすると、各素子の温度係数等
を考慮すると、Ｒの値は、５０００〜ＩｋΩとなシ、集
積化した場合には、拡散抵抗等で簡単に実現できる。
；ＮＰＮトランジスタ６０ベース・エミッタ間電圧、■
ｏＫ；サイリスタ１のダート・カソード間電位降下、Ｖ
ｃＥ；ＮＰＮトランジスタ６のコレクタ・エミッタ間電
圧、ｌＤ＋定電流源７の出力電流（定常時Ｐダート駆動
電流） 、ＩＴ ；サイリスタｌのカソードに急激な電
位変化を与えたときの定電流源７からの過渡電流とし、 いま、 ｉ ｎ ”＝ ０．４〜０．６１ｎＡ ｒ Ｖ
Ｆ二ＶＧＫ ＝０．７” ｒＶＢｇ−０，６Ｖ ＋ Ｖ
ＣＥ ”＝ ０．３ Ｖとすると、各素子の温度係数等
を考慮すると、Ｒの値は、５０００〜ＩｋΩとなシ、集
積化した場合には、拡散抵抗等で簡単に実現できる。
（発明の効果）
以上詳細に説明したように本発明は定電流源からのｄｖ
／ｄｔによ光過渡電流を検出し、一定値以上の電流は誤
動作電流と見なし、抵抗とダイオードによってこれを自
動的に切替え、誤動作電流を誤動作防止回路の駆動電流
とする回路を有しているため、極めてｄｖ／ｄｔ耐量の
大きいサイリスタを用いた電子スイッチが得られる効果
がある。したがって外部からの高電圧で、かつ急激々変
化をする雑音が多い 交換機加入者回路等に利用すると
とができる。
／ｄｔによ光過渡電流を検出し、一定値以上の電流は誤
動作電流と見なし、抵抗とダイオードによってこれを自
動的に切替え、誤動作電流を誤動作防止回路の駆動電流
とする回路を有しているため、極めてｄｖ／ｄｔ耐量の
大きいサイリスタを用いた電子スイッチが得られる効果
がある。したがって外部からの高電圧で、かつ急激々変
化をする雑音が多い 交換機加入者回路等に利用すると
とができる。
第１図は従来のｄｖ／ｄｔ耐策を実施した電子スイッチ
回路図、第２図は本発明電子スイッチ回路の一実施例を
示す回路図である。 １・・・サイリスタ、２・・・アノード、３・・・カソ
ード、４・・・駆動部電源端子、５・・・ＰＮＰ ）ラ
ンリスタ、６・・・ＮＰＮ ｌ−ランリスタ、７・・・
定電流源、８，９・・・抵抗、１０・・・ダイオード。 特Ｗ「出願人 沖電気工業株式会社 第１図 、２ ３ 第 ２ｒ／１
回路図、第２図は本発明電子スイッチ回路の一実施例を
示す回路図である。 １・・・サイリスタ、２・・・アノード、３・・・カソ
ード、４・・・駆動部電源端子、５・・・ＰＮＰ ）ラ
ンリスタ、６・・・ＮＰＮ ｌ−ランリスタ、７・・・
定電流源、８，９・・・抵抗、１０・・・ダイオード。 特Ｗ「出願人 沖電気工業株式会社 第１図 、２ ３ 第 ２ｒ／１
Claims (1)
- サイリスタのＰゲートとカソードの間に、それぞれコレ
クタとエミッタを接続したＮＰＮトランジスタと、これ
に並列に抵抗を接続し、前記ＮＰＮ ）ランリスタのベ
ースと前記サイリスクのアノードに、それぞれコレクタ
とエミッタを接続し、ベースを開放にしたＰＮＰ ）ラ
ンリスタと、前記サイリスクのＰゲートに定電流源を接
続した回路において、前記定電流源と前記サイリスクの
Ｐゲートとの間に接続された抵抗と、前記定電流源にア
ノード、前記ＮＰＮ ）ランリスタのペースにカソード
を接続したダイオードを有することを特徴とする電子ス
イッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11281683A JPS605626A (ja) | 1983-06-24 | 1983-06-24 | 電子スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11281683A JPS605626A (ja) | 1983-06-24 | 1983-06-24 | 電子スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS605626A true JPS605626A (ja) | 1985-01-12 |
| JPH0242250B2 JPH0242250B2 (ja) | 1990-09-21 |
Family
ID=14596245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11281683A Granted JPS605626A (ja) | 1983-06-24 | 1983-06-24 | 電子スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605626A (ja) |
-
1983
- 1983-06-24 JP JP11281683A patent/JPS605626A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0242250B2 (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1215142A (en) | Cmos circuit overvoltage protection | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| US4507525A (en) | Transistorized bridge rectifier circuit with overcurrent protection for use in telephones | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| JP3006845B2 (ja) | 電圧降下の小さい極性反転保護手段を有するブリッジ回路 | |
| US5495198A (en) | Snubbing clamp network | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| US4256984A (en) | Interlevel interface for series powered IIL or SITL | |
| JPS605626A (ja) | 電子スイツチ回路 | |
| US6337503B1 (en) | Integrated power circuit with reduced parasitic current flow | |
| JP7496083B2 (ja) | 整流作用を有する制御回路 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JP2024065971A (ja) | 整流作用を有する制御回路 | |
| EP0457737B1 (en) | MOS/BIP protection circuit | |
| JP3393450B2 (ja) | Ｍａｘ回路およびｍｉｎ回路 | |
| JPH06152360A (ja) | クランプ機能付きスイッチ回路 | |
| JPH0677801A (ja) | 半導体スイッチング回路 | |
| JPS58110072A (ja) | 半導体装置 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH07147532A (ja) | 負サージクランプ回路 | |
| JP3057176B2 (ja) | スイッチング回路 | |
| JPH0242249B2 (ja) | ||
| JPH0242248B2 (ja) | ||
| JPS60160650A (ja) | Ｃｍｏｓ集積回路 | |
| JPS61129918A (ja) | 半導体集詰回路装置 |