JPS6057158B2 - 不揮発性ランダム・アクセス・メモリ−・セル - Google Patents

Description

【発明の詳細な説明】 （１）産業上の利用分野 この発明はランダム・アクセス・メモリー装置に関し、
特に不揮発性記憶能力を有する通常揮発性ランダム、ア
クセス・メモリー・セルに関する。

（２）従来の技術 現在、ＭＮＯＳ（金属−窒化物−酸化物−半導体）方式
は静的または動的メモリーをもつモノリシック集積回路
に対して有意義に使用されている。

静的メモリー・セルは不揮発性構造に作ることができ、
不揮発性静的ランダム・アクセス・メモリー（ＲＡＭ）
セルの例は、この発明の譲受人と同一人に譲渡され、１
９７時１１月２日にジヨージ・シー ・ロックウッド（
ＧｅｏｒｇｅＣ。ＬＤｃｋｗｏｏｄ）に発行された米国
特許第３６５１４９２号に開示されている。しかし、先
行技術の動的ＲＡＭセルは揮発性であり、通常、アドレ
ス・トランジスタを揮発性記憶コンデンサとで構成され
る。

この種のセルにもとつくメモリーは、通常、非常用電源
を持ち、主電源が失なわれたような場合に、それによつ
てデータの記憶が維持される。揮発性動的ＲＡＭは早い
周期（毎２ミリ秒程度の単位で）でリフレッシュしなけ
ればならず、そのため、電源事故が長時間に及ぶと比較
的大きなエネルギを必要とする。そのような情況下にお
いて、揮発性動作の代りに不揮発性動作が望ましい。従
つて、不揮発性モードで動作することができる動的ＲＡ
Ｍメモリー●セルの出現が大へん望まれるということは
明らかである。

その後、特開昭５１−８０７３１号１記憶システムョ及
び特開昭５１−６５５３訝０単トランジスタ記憶素子ョ
に開示されているような１つの記憶素子で揮発性及び不
揮発性記憶の両機能を持つ記憶素子が開発されてきた。

前者は１記憶素子として可変閾値記憶キャパシタとＭＯ
Ｓゲート素子とを混合して構成し、後者は同じくＭＮＯ
ＳコンデンサとＭＯＳトランジスタとを混合して構成し
ている。そのどちらも可変閾値キャパシタ又はコンデン
サに情報を揮発性に記憶し、電源故障時には同一キャパ
シタ又はコンデンサに不揮発性に記憶するようにしてい
る。（３）発明が解決しようとする問題点 しかしながら、上記の揮発性・不揮発性素子には次のよ
うな問題があつた。

すなわち、不揮発性に転送記憶される電荷の量は前に揮
発性に保持されている電荷の量に左右されるが、最近チ
ップの密度を高めるため、次第にキャパシタが小さくな
り、その蓄積容量が少くなつてきている。その上、不揮
発性保持期間の長時間にわたるリフレッシュのない状態
による蓄積電荷の損失により、次第に電荷の量が少くな
つてしまう。揮発性記憶への電荷の復帰は復帰する電荷
の量に依存するが、上記の従来技術は１直接ョその電荷
の量に依存するため、復帰動作の結果に対する信頼性に
問題があつた。従つて、この発明の目的はメモリー・シ
ステムの電源故障時に非常用電源を使用せす、揮発性情
報を不揮発性に記憶することができる不揮発性動的ＲＡ
Ｍメモリー・セルを提供することである。

更に、この発明の目的は揮発性記憶装置と不揮発性記憶
装置とを分離した簡単な手段によつて、記憶電荷の量又
は損失電荷量の大きさにあまり左右されない信頼性のあ
る不揮発性メモリー・セルを提供することである。（４
）問題点を解決するための手段 この発明は、揮発性記憶のためのコンデンサと、それと
は別に分離した不揮発性記憶用の閾値書換可能な（例え
ば、ＭＮＯＳ）トランジスタとを設け、更にＮＭＯＳト
ランジスタからコンデンサへ・の電荷又はチャージの復
帰に使用する転送トランジスタを使用することによつて
、上記の問題を解決した。

すなわち、不揮発性トランジスタに蓄積されている電荷
は復帰動作の際、直接コンデンサに復帰させず、単に不
揮発性トランジスタのオン・オフを制御するその閾値の
決定のためにのみ使用するようにし、実際にコンデンサ
に復帰する電荷は不揮発性トランジスタのオン又はオフ
状態に従い、転送トランジスタを介して別の電源から供
給するようにした。それによつて、不揮発性ト″ランジ
スタの保持電荷が相当変化してもコンデンサに正常な値
の電荷を復帰することができるようになつた。（５）発
明の要約 この発明は、揮発性と不揮発性記憶装置の合成からなる
ＭＮＯＳ又はＳＮＯＳ構造のような電荷蓄積構造を使用
したＲＡＭセルの改良である。

この改良に係るＲＡＭセルは、信号情報を揮発性に記憶
する記憶装置と、揮発性記憶装置への情報の入力を制御
するアドレス装置と、揮発性記憶装置に記憶されている
揮発性情報にもとづいて所定の閾値状態に選択的に作動
することができる閾値書換可能な不揮発性記憶装置と、
不揮発性記憶装置の閾値状態にもとづいて前述の揮発性
記憶装置に信号情報を復帰するための転送装置とから構
成される。（６）実施例 第１図をみると、この発明の原理を使用したＲ，ＡＭセ
ル１０の略図が表わされており、それは拡散領域１４，
１６を有する。

この実施例においては、拡散処理された領域又はライン
１４，１６は、それぞれ、ＲＢＪとラベルされたビット
・ライン３６へ接続され、１方、ＲｗＪとラベルされた
ワード・ライン２８は動的ＲＡＭに必要な代表的揮発性
アドレス・トランジスタ１８の金属化されたゲート１８
．１に直接接続される。アドレス●トランジスタ１８に
隣接してＲｃＪとラベルされたライン３０に接続されて
いる電極２０．１を有する揮発性データ記憶コンデンサ
２０がある。コンデンサ２０の他方の電極はその上にセ
ル１０が構成されている半導体基板のチャンネル領域１
２によつて表わされている。アドレス●トランジスタ１
８とコンデンサ２０の組合せは代表的な先行技術の動的
ＲＡＭセルを構成する。コンデンサ２０に隣接して書換
可能な不揮発性電界効果トランジスタ２４が設けられて
いる。

トランジスタ２４は均一厚さのメモリー酸化物を有する
ＭＮＯＳＦＥＴｌ又は米国特許第３７１９８６６号に記
載されているトリゲート構造又は２重ゲート構造を持つ
ＭＮＯＳＦＥＴを使用することができる。前述の米国特
許第３７１９８６６号は１９７詳３月６日にチヤールス
ティー ネーバ（ＣｈａｒｌｅｓＴ．Ｎａｌｌｅｒ）
及びジヨージ●シー●ロックウッド（ＧｅＯｒｇｅＣ．
ｌＯｃｋｗＯＯｄ）に付与され、この発明の譲受人と同
一人に譲渡された特許である。ＲＭョとラベルされたラ
イン３２はトランジスタ２４を制御するためにゲート金
属２４．１に接続される。ゲート２４．１を表わす略図
は不揮発性特性を表示するためにその１端が矢印で表わ
されている。この不揮発性特性、すなわち、いかなるバ
イアス・ゲート電圧をもかけない状態にある場合に、そ
のメモリー状態を保持する能力は前述の米国特許第３７
１９８６６号に詳述されているから、それを引用するこ
とによりここの説明とする。不揮発性トランジスタ２４
に隣接してＲＴＪと−ラベルされたライン３４に接続さ
れているゲート２６．１を有する転送トランジスタ２６
が設けられる。

第２図はこの発明による動的ＲＡＭセルの他の実施例を
表わす。

その実施例によるＲＡＭセル足一ｕはビット●ライン３
６の他にＪＲＪで指定された復帰ライン３８を有する。
この実施例においては、第１図のセル１０のビット●ラ
イン３６の機能は第２図におけるビット・ライン３６と
復帰ライン３８とに分けられている。セルｕ旦の１実−
施例であるＰチャネルＭＮＯＳセル６０（第４図）にお
いては、セル６０の構造はＰ＋拡散ラインの端部が隣り
合うセル６０の異なるＰ＋拡散ラインに接続されている
ということを除き、セル１０と全く同じ構造である。セ
ル６０のメモリー・アレイ６０−６０において、隣り合
うセルは拡散ラインを共通にし、そのため、拡散ライン
１４は第４図のセル６０のビット・ラインとセル６０に
隣り合うセルの復帰ラインとの両者の機能を有し、ライ
ン１６はセル６０の復帰ラインとセル６０に隣り合うセ
ルのビット・ラインとの両者を兼ね備えるものである。

従つて、分離されているライン１４と１６は特性の・セ
ルに対してビット・ライン作用および復帰作用を提供す
るが、第８図、第９図の波形図とここにおけるライン１
４，１６の説明もビット・ライン作用と復帰作用との理
解を容易にするために分離されたものとして説明する。
すなわち、各所定の時間にライン１４，１６のそれぞれ
は異なるセル６０のそれぞれに対して同一のビット・ラ
イン作用と復帰作用を提供する。ライン１４と１６の両
者はセル６０についてビット・ライン作用と復帰作用と
を共通にするため、記憶動作および復帰動作中、同じ電
位におかれる。勿論、当業者はビット・ラインと復帰ラ
インとが実際に物理的に分離されるような実施例を開発
することは容量である。セルｕ旦とその実施例６０は密
度を高めるための設計および構造に適用されるものとし
てセル１０より有能であり、従つて、より好ましい実施
例である。セル５０の動作の理解を助けるために、以下
の説明では、ライン１４，３６，１６，３８は単に数字
による指定のみでなく、それらの機能または（および）
機能と数字とによつて表わす。

例えば、ライン１４，１６というように指定せずに１ビ
ット●ラインョ又は１ビット●ライン１４ぁ及び０復帰
ラインョ又は１復帰ライン１６ョと指定する。又、アド
レス・トランジスタ１８、揮発性記憶コンデンサ２０、
不揮発性又はメモリー・トランジスタ２４、及び転送ト
ランジスタ２６の各ゲートに電圧を供給するためのライ
ン２８，３０，３２，及び３４は、それぞれ、それらの
機能、又は機能を連想する語で指定される。例えば、１
ワード・ライン２８Ｊ又はＲｗライン２８Ｊ．．ｒコン
デンサ・ライン３０Ｊ又はＲｃライン３０ョ、１メモリ
ー・ライン３２Ｊ又はＲＭライン３２ＪＮｒ転送ライン
Ｃし又はＲＴラインＣＬなどである。第４図、第５図、
特に第４図を参照すると、それは第２図のセルＱのＰチ
ャンネル実施例を表わす。

この装置はＮ型基板１１の上に形成され、各種装置の動
作を通して形成されたチャンネル部分１２を接続するた
めの永久Ｐ＋チャンネル拡散領域４６−４６を有する。
又、ビット及び復帰ライン１４，１６はＰ型である。基
板１１の上に形成されたフィールド酸化物の厚い保護被
膜４７は基板と装置とに対して電気絶縁を与える。装置
１８，２０，２６はすべて揮発性固定閾値のトランジス
タ動作に適したゲート絶縁構造で構成することができ、
すなわち、代表的に約４５０人厚の酸化物層４８，４９
，５１と代表的に約４００Ａ厚のシリコン窒化物層５２
とで構成される。次に、ライン２８，３０，３４，及び
基板電極５０を使用して酸化物一窒化物ゲート絶縁物の
下のチャネル領域が導通され、それぞれ電極又はゲート
１＆１，２０．１及び２６．１と基板との間に電位差が
設けられる。電極またはゲート１８．１，２０．１，２
６．１は代表的なものとしてアルミニュームのような良
導電材料で作られる。前述したように、Ｐ＋チャンネル
拡散領域４６一４６は各装置の動作を通して形成される
導電チャンネル１２の部分を接続する。

例えば、コンデンサ２０およびメモリー●トランジスタ
２４にそれぞれ関連するチャンネル部６１および６２が
ある。拡散領域４６−４６はそれぞれの装置のためにソ
ースとドレインとして使用するために設けられるもので
はない。むしろ、拡散領域４６−４６は、ゲート２６．
１と２４．１との間、またはゲート２４．１と電極２０
．１との間のような隣り合うゲート、またはゲートと電
極間に空間があるために、その間のチャンネル１２の形
成に要求されるものである。故に、拡散領域４６−４６
は絶縁物で分離されて重ね合わされたゲートまたは電極
を使用すれば省略することができる。ＳＮＯＳ（シリコ
ンー窒化物一酸化物一半導体）方式は特にこの方法に対
して有利である。第４図から明らかなように、コンデン
サ２０はトランジスタ１８，２４，２６と類似する構造
を有し、トランジスタ、またはデータ記憶トランジスタ
ということもできる。

しかしながら、コンデンサ２０とトランジスタ１８，２
４，２６は従来の３端子（ソース、ドレイン、ゲート）
ＦＥＴ（電界効果トランジスタ入またはＭＮＯＳＦＥＴ
ではなく、ここではソース、またはドレインを使用しな
い。以下に述べる動作モードから明らかなように、装置
１８，２０，２４，２６の動作はＣＣＤ（電荷結合装置
）とトランジスタの原理の両者を利用するものである。
しかし、用語を簡素化するために、それぞれ、コンデン
サおよびトランジスタと呼ぶことにする。メモリー●ト
ランジスタ２４は薄いメモリー酸化物部５３において約
１５〜６０Ａ厚であり、中間厚の酸化物部５４−５４に
おいては代表的に約４５０八厚の■東Ｂトリゲート（Ｔ
ｒｉｇａｔｅ）構造である。

非常に薄く、低いチャージ●トラツピング●センタの集
中度を有するメモリー酸化物層５３は基板に対するチャ
ージのトンネル効果を可能はする。１方、シリコン窒化
物層は高いチャージ・トラツピング●センタの集中度を
有する。

Ｍライン３２を介してメモリー・トランジスタ２４のゲ
ート２４．１（例えばアルミニューム）へ適当なバイア
ス電圧を供給すると、メモリー酸化物層５３とシリコン
窒化物層５２とは基板からトンネルされた電荷を記憶し
、及び（又は）基板へトンネルして電荷を解放してメモ
リー・トランジスタの閾値電圧ＲｖＴＪの値を設定する
ように、ともに動作する。また、厚い酸化物部５４−５
４はトランジスタのツェナー破壊を防止して消耗動作を
予防する。閾値電圧はバイアス電圧を除去した後も無期
限に設定値のままに維持される。

この特性が０不揮発性ョの語の基本となる。バイアス電
圧を適切に”選ぶことにより、トランジスタは異なるバ
イナリ状態を与える異なる閾値電圧にセットすることが
でき、それによつてメモリー記憶を提供する。ＲＡＭセ
ル６０は以下に述べるような特性を使用し、セルの揮発
性ＲＡＭ部にあるデータを不揮発性的に記憶する。〔動
作モード〕 模範的な不揮発性動的ＲＡＭセル６０の動作の説明を正
確にするために、次のような定義を行なう。

ライン、又は要素が０ローョに駆動されると・きは、そ
のライン、又は要素は地位電位、すなわち０Ｖになるも
のとする。ライン、又は要素が「ハイョに駆動されると
きは、そのライン、又は要素は、特に指定された場合を
除き、負に高い電位、すなわち−１２Ｖに維持されるも
のとする。揮発性動作第６図において、セル６０の通常
の揮発性動作を通してコンデンサ２０に０ｖ（：りｒ書
込みョを希望する場合は、アクセス●トランジスタ１８
のゲート１８．１はワード・ライン２８によりし）イョ
に駆動され、ビット●ライン１４はライン３６により１
ローョに駆動され、コンデンサ２０の電極２０．１はラ
イン３０によりし〜イョに駆動される。

メモリー・トランジスタ２４のゲート２４．１と転送ト
ランジスタ２６のゲート２６．１は１ローョに駆動され
、または維持される。アクセス・トランジスタ１８のゲ
ート１８．１がし〜イョに駆動されるから、トランジス
タ１８は導通され、コンデンサ２０のチャンネル領域６
１の電位φ。はビット●ライン１４と同電位の０Ｖにな
る。そして、コンデンサ２０は充電され、又は成極され
る。充電又は成極状態は任意にＲＯＪバイナリ状態とし
て選ばれる。ここで、アドレス●トランジスタ１８とコ
ンデンサ２０とはともに揮発性動的ＲＡＭセルとして使
用されるということは明らかなことである。コンデンサ
２０に対しＪｌＪバイナリ状態（ここでは−１２Ｖに選
ばれるョに書込むことを希望する場合は、ワード・ライ
ン２８とコンデンサ●ライン３０とは再びし）イョに駆
動され、ビット・ラ．イン３６もし〜イョに駆動される
。

メモリー●トランジスタ２４と転送トランジスタ２６の
ゲートは、前回同様、ともに１ローョに駆動、又は維持
される。ＲＯＪ書込の場合と同様に、ワード・ライン２
８を介して供給される電圧により導通するよう駆動され
て、コンデンサ２０のチャンネル領域６１の電位φｃは
ビット・ライン１４と同電位に設定される。この場合は
、ビット・ライン１４は−１２Ｖであり、コンデンサ２
０は成極されず、−１２Ｖ、すなわち、ＲｌＪ状態に書
込まれる。ビット●ラインの−１２Ｖ電位は実際にはコ
ンデンサ２０へー１２Ｖより少い電位を書込む。

これは（他の影響を無視して）φ。がビット・ライン電
位とトランジスタ２４の閾値電圧■，との間の差異に接
近するためである。すなわち、ビット・ラインが−１２
Ｖ．．ＶＴが−３Ｖであるとφ。は−９Ｖである。そこ
の表面電位はＶＴの影響を考慮すべきであるが、理解を
簡単にし、容易にするために、例えば、ビット・ライン
によつて供給される電位の値とほぼ同様であるとみなさ
れる。第６図はコンデンサ２０へＲＯ．ｊ．又はＲｌＪ
状態を書込む場合の波形を表わす。

セル６０の揮発性動作を反覆するためには、コンデンサ
の電極２０．１とアクセス・トランジスタ１８のゲート
１＆１とを−１２■で駆動し、ライン３６を使用してビ
ット・ライン１４をＯ■に駆動、又は維持することによ
りＲＯョ状態が書込まれる。更に、コンデン・サ２０は
電極２０．１とゲート１＆１とを−１２Ｖに駆動し、ラ
イン３６を使用してビット●ライン１４を一１２Ｖに駆
動することによりＲｌＪ状態が書込まれる。実際は、０
Ｖ１または−１２Ｖ信号の形のバイナリ情報はビット・
ライン１４からコンデンサ２０へ転送され、定められた
バイナリ状態として記憶される。不揮発性記憶 主電源が停止、または他の中断状態となるような場合が
ある。

かかる情況下において、コンデンサ２０に記憶されてい
る揮発性情報は、記憶データをリフレッシュするための
非常用電源の使用の必要性を排除するために、シフトさ
れて記憶されるべきであるということが、非常に大きな
要望である。このセル６０はそのデータを不揮発性メモ
リー・トランジスタ２４に記憶することにより前述の希
望を達成することができる。その記憶動用はメモリー・
トランジスタ２４のゲート２４．１を例えば−２５■の
ような大きな負の電圧で駆動し、その後、短時間経過後
に、コンデンサ２０の電極２０．１を１ローョに駆動し
、アドレス●トランジスタ１８のゲート１＆１を１ロー
ョに維持することにより達成される。当業者間では明白
なことであるが、通常の揮発性ＲＡＭセルは電源停止後
、数ミリ秒間のみ、データを保持することができるから
、読取回路は、不測の又は希望しない電源事故が発生し
たときに敏速に記憶動作を起動するよう要求され、直ち
に実行される。第７図はコンデンサ２０から書換可能な
不揮発性メモリー●トランジスタ２４にデータを転送、
又は記憶することに使用される波形を表わす。

この図は時間の経過ＴＳＯ−ＴＳ３に分割される。第７
図の時間の増加、及び他の波形図の時間の増加は等しい
間隔をもつて表わされる必要はない。最初に、コンデン
サ２０からメモリー・トランジスタ２４へＲＯＪの転送
を行なうものとする。また、電源停止時において、すな
わちラインｔ！ＪＯの時点で、（１）メモリー・トラン
ジスタ２４は、例えばＶＴ＝ー３Ｖの閾値電圧に前もつ
て消去されており、（２）コンデンサのチャンネル領域
の電位φ。は、−１２■のＣ１−１２■のＷ．．ＯＶｆ
）Ｂを使用して（第６図）、０Ｖに書込まれたか、リフ
レッシュされており、（３）書込み、またはリフレッシ
ュ動作後は、Ｗライン２８は１ローョに駆動されており
、Ｃライン３０は継続してし）イョであるものと仮定す
る。また、アクセス・トランジスタ１８は非動作状態で
あり、コンデンサ・チャンネルとビット・ラインとの間
の接続を終了しているから、ビット・ライン１４が１ロ
ーョであるか、１ハイョであるかには無関係である。電
源停止後、直ちに、データの転送を有効に行なうために
コンデンサ２０を最高に充電する。

それはメモリー内のすべてのコンデンサをリフレッシュ
する。リフレッシュ後、約２ミリ秒内のＴＳｌ時におい
て、Ｗライン３２はメモリー・トランジスタ２４のゲー
ト２４．１を−２５Ｖに駆動する。まず、メモリー●ト
ランジスタ２４のチャンネル領域６２の表面電位φ９が
供給された電圧によソー２５■の方へ駆動される。コン
デンサ●チャンネル６１の電位φ。は前述したように０
Ｖである。従つてコンデンサ・チャンネルは大きく集中
されたホール（少数チャージ・キャリヤ）を含む。この
メモリー・トランジスタ・チャンネル６２の約一２５■
電位はこれらホールを引き付けて共有する。次のＴＳ２
の時点において、Ｃライン３０は１ローョに駆動されて
コンデンサの電極２０．１を０Ｖに駆動する。コンデン
サはもはやホールをそのコンデンサ●チャンネルの方へ
引き付けることはなく、実際には、０Ｖのコンデンサ・
ゲートの電圧はコンデンサからそのホールを反発し、そ
の上、負のメモリー●トランジスタ電圧はホールをその
メモリー●トランジスタの方へ吸引する。この処理は十
分なホールをメモリー●トランジスタ２４のチャンネル
の方へ素早く転送し、電位φ．を十分に０Ｖ近くに上昇
させる。それは基板とゲート絶縁物との界面である酸化
物５３一窒化物５２間にトンネル効果を生じさせてメモ
リー・トランジスタに書込みを行なう。約−２５Ｖのゲ
ート電圧と約０Ｖとチャンネル表面電位の結果から生じ
た２５Ｖの電位差は約−１０Ｖの閾値電圧にメモリー●
トランジスタを書込むことになる。電源故障時に、コン
デンサ２０はＲｌＪ状態であつた場合は、ホールはコン
デンサ●チャンネルの方へ引き付けられることなく、メ
モリー電圧が書込電圧を受け、コンデンサが１ローョに
駆動されたときでも、メモリー・トランジスタの方へ転
送されるべきホールはない。

メモリー・トランジスタ面電位φ．はそのゲート２４．
１の電圧とほぼ同電圧の約−２５Ｖに維持される。それ
は酸化物一窒化物界面間にトンネル効果を発生させるに
は不十分な電位である。それ故、メモリー・トランジス
タ２４はＶＴ＝ー３■の消去状態に維持される。要約す
ると、記憶動作を通して、ＲＯＪ（０Ｖ）またはＲｌＪ
（−１２ｖ）の揮発性コンデンサ・データは不揮発性に
変換されてメモリー●トランジスタの状態を、それぞれ
、■７＝ー１０Ｖに書込むか、またはＶτ＝ー３Ｖに消
去する。コンデンサ２０からメモリー●トランジスタ２
４へのＲＯＪ及びＲｌＪデータの転送によつて生じる書
込状態及び消去状態は後述する復帰動作を通してコンデ
ンサに戻されるデータを制御する。メモリー・トランジ
スタ２４へＲｌＪ状態のデータを記憶させる場合、トン
ネルを妨げる面電位φ９はほぼ数ミリ秒のみ継続すると
いうことに注目すべきである。

代表的な環境条件下において、ホール（Ｎ型基板１１に
おいては少数キャリヤである）は熱による発生又は（及
び）イオン化放射の吸収によつて継続的に放出される。
少数チャージ・キャリヤはメモリー・トランジスタ２４
の方へ流れ、吸引されて、約１０〜２０ミリ秒の短時間
に表面電位φＭを０Ｖの方へ上昇させる。その結果生じ
たゲート絶縁物間の電位差はメモリー・トランジスタ２
４に書込みを生じさせる。この希望しない書込みは、数
ミリ秒内に記憶転送動作を完了し、時間Ｔ，３の時点に
おいて表わされているように、メモリー・トランジスタ
・ゲート２４．１から電圧を除去することにより排除す
ることができる。前述の代りに、周囲の温度及び光を制
御してこの書込みを排除することができることも、勿論
可能である。情報を不揮発性メモリー●トランジスタ２
４に記憶したということは、トランジスタ２４は周期的
にリフレッシュする必要がないということであるから、
記憶情報は、それを利用するために、セル６０の動的Ｒ
ＡＭセル部へ復帰転送することを希望する時まで数ケ月
又は数年そのままの状態を維持することができる。

復帰動作 メモリー●トランジスタ２４からコンデンサ２０へのデ
ータの復帰は反転又は不反転方式のいずれかで行なうこ
とができる。

コンデンサ２０へ反転方式で情報を復帰させるためには
、前゛もつて、ワード・ライン２８とビット・ライン３
６とコンデンサ●ライン３０とはし）イョ状態に荷電さ
れている必要がある。次に、ワード・ライン２８とビッ
ト・ライン３６とは１ローョに駆動され、コンデンサ●
ライン３０はし〜イョのままに維持される。次いで、メ
モリー・ライン３２は−６■に駆動され、転送ライン３
４はし〜イョに駆動されて、それが反転された電荷をメ
モリー・トランジスタ２４からコンデンサ２０へ転送さ
せることになる。反転復帰を詳述するために、第８図の
電圧波形を参照する。

第８図の経過時間はｔ！ＲＯ〜ｔ！Ｒ６に分割されてい
る。最初に、ＴＩＲＯ時において、すべてのラインとゲ
ート（Ｗ，Ｂ，Ｃ，Ｍ，Ｔ及びＲ）は電源停止状態の０
Ｖにある。ＴＩＲｌ時点において、まずコンデンサ２０
はＲｌＪ状態に復帰するための準備としてイニシアライ
ズされる。これは、ライン３６へー１２Ｖを供給してビ
ット●ライン１４を−１２Ｖにし、同じく−１２Ｓ！を
ワード・ライン２８に供給してビット●ラインをコンデ
ンサ●チャンネル６１に接続するために、アドレース・
トランジスタ１８をターン・オンすることにより達成で
きる。それによつて、コンデンサ２０の表面電位φ。は
−１２Ｓ１にされ、コンデンサは不成極ＲｌＪ状態に書
込まれる。コンデンサをイニシアライズした後のｔ！Ｒ
２時において、アドレス●トランジスタ１８への動作信
号はビット●ライン１４からコンデンサ２０を切るため
に供給停止される。ｔ！Ｒ３時において、ビット・ライ
ンは０Ｖに駆動される。ＴｌＲ４時において、転送トラ
ンジスタ２６はＴライン３４を介して供給されるーー１
２Ｖゲート信号により駆動され、メモリー・トランジス
タ２４のチャンネル領域６２を０Ｖである復帰ライン３
８に接続する。従つて、この時点においては、ビット・
ライン及び復帰ラインは０Ｖ１転送トランジスタ２６の
ゲート２６．１は一１２■、メモリー・トランジスタ２
４のゲート２４．１は０Ｖ１コンデンサ２０のゲート２
０．１は−１２Ｖである。ＴＩＲ５時において、メモリ
ー・トランジスタ２４の各閾値電圧−３Ｖと−１０Ｖと
のほぼ中間の値である−６Ｖの読出電圧がＭライン３２
を通してメモリー・ゲート２４．１へ供給される。

もし、メモリー・トランジスタの閾値電圧ＶＴが−３Ｖ
である場ｌ合は、この−６Ｖ信号はメモリー●トランジ
スタを導通させる。従つて、メモリー・トランジスタ２
４と転送トランジスタ２６とは復帰ライン１６の０Ｖを
−１２■のコンデンサ・チャンネル６１に供給し、その
結果、コンデンサ・チャンネルが０Ｖに放電される。そ
のため、原ＲｌＪ状態は消去されたメモリー・トランジ
スタに転送され、コンデンサがＲＯョ状態に反転して復
帰されたことになる。もし、Ｖτが−１０Ｖの場合は、
−６Ｖ読出電圧が供給されたときに、メモリー・トラン
ジスタは″導通せず、コンデンサＣのチャンネル領域は
−１２Ｖに維持される。原ＲＯＪコンデンサ状態がメモ
リー・トランジスタに転送されていた場合は、ＲｌＪコ
ンデンサ状態に反転して復帰する。反転復帰動作の利点
の１つは、読出電圧が適当に選ばれるならば、閾値電圧
の低下に比較的敏惑ではないということである。例えば
、もし最初の閾値電圧が−３Ｖ１または−１０■のいず
れかの場合、閾値電圧が−３Ｖから−５Ｖへ、又−１０
Ｖから一７Ｖへ減衰した場合でも典型的な−６Ｖ質問電
圧の使用により正しく復帰を行なうことができる。その
上、メモリー●トランジスタ２４は比較的まれにしか使
用されず、すなわち、不揮発性記憶動作及び復帰動作の
場合にのみ使用されるから、消耗による機能劣化は反転
及び不反転動作モードのどちらの場合でも非常に少い。
前述したように、コンデンサ２０は反転方式で復帰する
から、電源停止時におけるコンデンサのチャンネル領域
６１の原偵又は−１２−１表面電位はそれぞれ−１２■
又は０Ｖに復帰する。

これはＲＡＭ回路がその反転を認めるか、または反転デ
ータを再び反転する２重復帰動作を行なつて、不反転原
データを作成することが必要である。どちらの場合でも
簡単に実行可能である。反転せずにコンデンサ２０へ情
報を復帰させることを希望する場合は、ワード・ライン
２８とコンデンサ・ライン３０とをし）イョに駆動し、
１方ビット・ライン３６を１ローョに駆動又は維持する
ようにしてコンデンサを予めチャージする。

メモリー・ライン３２及び転送ライン３４もまた、１ロ
ーョに駆動または維持される。コンデンサ・ライン３０
をし）イョに維持する１方、ワード●ライン２８を１ロ
ーョに駆動する。メモリー・ライン３２を−１０Ｖに、
転送ライン３４を「ハイョに駆動し、続く電源動作によ
りφｃが一１０Ｖに駆動される（トランジスタ２４の■
，により減衰される）。ここで、セル６０は、再び、周
期的リフレッシュを必要とし、希望により情報を記憶す
る能力を有する通常の動的ＲＡＭモードで機能し、動作
する。不反転動作モードについて詳述するために第９図
を参照する。

それは不反転動作モードの説明に便利な波形を表わす。
時間の経過はＴＮＲＯ−ＴＮＲ６て表わされる。ＴＮＲ
Ｏ時は電源停止状態を表わし、すべての要素は地位に置
かれる。ＴＮＲｌ時において、ワード●ライン２８とコ
ンデンサ●ライン３０とは−１２Ｖにセットされてアド
レス・トランジスタ１８とコンデンサ２０とを活動させ
、ビット●ライン１４は０Ｖにセット又は維持されてコ
ンデンサ●チャネル領域６１の電位φ。をＯ■に駆動す
る。これは、コンデンサにチャージされたＲＯＪ状態を
書込むことにより、それをイニシアライズすることにな
る。次に、ＴＮＲ２において、ワード●ライン２８を０
Ｖに駆動することにより、アドレス・トランジスタ１８
は不活動化される。

それと同時に、復帰ライン３８と転送トランジスタ２６
のゲート２６．１とは−１２Ｖにセットされて、メモリ
ー・トランジスタのチャンネルの両端の電位を反転する
。ＴＮＲ３時において、メモリー・トランジスタのゲー
ト２４．１が０Ｖと仮定すると、メモリー・トランジス
タ・チャンネル６２の左側及び右側はそれぞれ０Ｖ及び
−１２Ｖである。−１０Ｖをメモリー・トランジスタの
ゲート２４．１へ（希望によりＴＮＲ３時において）供
給することにより復帰動作が完了する。

Ｖτが−１０Ｖの場合は、メモリー・トランジスタは全
く導通せず、コンデンサ２０のチャンネル領域は０Ｖに
維持され、コンデンサの原ＲＯｌ状態に復帰する。しか
し、メモリー・トランジスタ２４の閾値が一３Ｖ消去状
態の場合は、ゲート２４．１へー１０Ｖを供給するメモ
リー・トランジスタがターン・オンされ、そのソースは
−７Ｖになる。次に、コンデンサ２０のチャンネル領域
は−７Ｖにチャージされ、コンデンサは負電位にされる
。要約すると、コンデンサ２０のチャンネル領域は、メ
モリー・トランジスタに−３Ｖか−１０Ｖかのいずれが
書込まれたかにより、０Ｖか、または一７Ｖのいずれか
になる。

復帰された電荷の大きさからいうと、不反転−７Ｖ復帰
は反転動作モードで与えられた−１２Ｖのような完全な
復帰ではない。しかし、不反転復帰は、コンデンサ２０
が電源停止時に存在した極性と同一極性に復帰されると
いう利点を有する。その上、−７Ｖ復帰電荷はその後の
リフレッシュ動作によソー１２Ｖに完全に復帰されるの
で問題ない。復帰動作完後、第９図のＴＮＲ，時に示す
ように、すべての要素をターン・オフすることにより後
続動作の準備をすることができる。

コンデンサの電極２０．１はコンデンサにデータを維持
するようバイアスを継続する。セル６０の標準揮発性メ
モリー部のために、復帰動作終了後約、２ミリ秒内にリ
フレッシュ動作を開始しなければならず、コンデンサ２
０の状態を維持するためにリフレッシュ動作を２ミリ秒
ごとに反覆しなければならない。

転送ゲート２６．１とメモリー・ゲート２４．１とが０
Ｖであるとき、ワード●ライン２８によつてアクセス●
トランジスタ１８がターン・オンされ、コンデンサ２０
に蓄積されている電荷はビット・ライン３６を介して読
取装置に読出される。不反転ＲｌＪ復帰の場合には、−
７Ｖ電荷を−１２Ｖにリフレッシュするに必要な回路を
使用す．る。

そのとき、セル６０は通常の揮発性動作モードに復帰す
る。第３図はセル１０を使用したメモリー・セル・アレ
イを表わす。

セル５０又はセル６０は類似する方法で使用する。共通
列の各ビット・ラインはＪ共通ライン３６．１，３６．
２，３６．３，および３６．４に接続され、共通行の各
ワード・ラインは、それぞれ、共通ライン２８．１，２
＆２，および２８．３に接続される。かくして、特定の
メモリー・セルが指定され、アレイ内のその位置がアク
セスされる。例えば、アレイの下左手角のセルをアクセ
スすることを希望する場合は、ワード・ライン２＆３と
ビット●ライン３６．１とによりアクセスされる。セル
１０のすべてのコンデンサ２０−２０のゲートはライン
３００に接続され、メモリー・トランジスタ２４のゲー
トはライン３２０に接続される。同様にして、すべての
転送トランジスタ２６のゲートはライン３４０に接続さ
れる。このような配列によつて、この装置は群又はマト
リックスごとに記憶され、消去することができて、非常
に便利である。メモリー・アレイの組織を明確にするた
め、更に、出力データを読出すための読出増幅器４２と
、メモリーにデータを書込むインプット●ドライバ４０
とを略図で表わしてある。

読出増幅器４２はメモリー・アレイの各列に対して設け
られるが、図面を簡略化するために、１読出増幅器のみ
を表わしてある。その上、各種他の読出増幅器とドライ
バ装置とがセル１０−１０に対する読・書のために使用
できること、および、多くのメモリー組織にセル１０を
利用することができるということは当業者にとつて明ら
かなことである。そのようなメモリー組織の例の１つと
しては、１９７７年４月２８日発行のエレクトロニクス
（ＥｌｅｃｔｒＯｎｌｃｓ）１１５頁〜１１９頁に記載
されている１６ｋビット動的ＲＡＭメモリーがある。

以上述べたこの発明の実施例では、セルはＰチャンネル
・モードで動作するように説明したが、適当な反対極性
を適用してＮチャンネル・セルを使用てきることは当然
である。

この実施例によるメモリー・アレイは３×４マトリクス
で説明されたが、この発明はそれに限定されるものでは
なく、その上にセルのアレイを構成するチップの寸法に
のみ制限されるものである。（７）発明の効果 以上説明したところから明らかなように、本願発明によ
れば、揮発性メモリー・コンデンサと不揮発性メモリー
・トランジスタとを分離し、他に転送トランジスタを使
用することによつて、記憶する電荷の量に拘わらず、又
は不揮発性に記憶する電荷の量に相当変化があつた場合
でも、不揮発性記憶状態を正しく揮発性記憶装置に復帰
させることができる、すなわち、記憶容量の低下の許容
範囲を非常に広くして不揮発性記憶の信頼性を倍加した
不揮発性ＲＡＭメモリー●セルを提供することができた
。

その上、この発明によるメモリー・セルは従来技術とは
異なり、特別な外部装置乃至その動作を必要とせず、単
に復帰動作シーケンスを変えることによつて、反転復帰
も不反転復帰も簡単に行うことができる。

又、この発明による不揮発性トランジスタは不揮発性動
作の際にたまにしか使用しないので機能劣化が少く、寿
命が長いので、更にｊ信頼性が増加した。更に、この発
明によるメモリー・セルは、次の不揮発性記憶の準備の
ために行う消去又はイニシャライズの際に、揮発性記憶
装置に復帰した情報を、従来技術のように、外部の一時
メモリーに記憶させる必要がなく、復帰後直ちに揮発性
動作を続行することができるという利点を有する。

【図面の簡単な説明】

第１図はこの発明の原理を使した新規なＲＡＭセルの１
実施例を表わす略図；第２図はこの発明の原理を使用し
た新規なＲＡＭセルの他の実施例を表わす略図；第３図
は行と列のマトリクスに配列されたこの発明の代表的な
ＲＡＭセルのメモリー・アレイを表わす略図；第４図は
第２図に表わしたＲＡＭセルのＰチャンネルの実施例を
表わす１部省略断面図；第５図は第４図のＰチャンネル
Ｒ，ＡＭセルの１部省略平面図；第６図は第４図のＰチ
ャンネル・セルの通常の揮発性書込動作中に使用される
電圧の波形図：第７図は第４図のＰチャンネルＲＡＭセ
ルの不揮発性の記憶動作中に使用される電圧の波形図；
第８図は第４図のＰチャンネルＲＡＭセルの反転復帰動
作中に使用される電圧の波形図；第９図は第４図のＰチ
ャンネルＲＡＭセルの不反転復帰動作中に使用される電
圧の波形図を表わす。 １０・・・・・ＲＡＭセル、１４，１６・・・・・・拡
散領域、１８・・・・アドレス・トランジスタ、２０・
・コンデンサ、２４・・・・・・不揮発性トランジスタ
、２６・・・・・・転送トランジスタ、２８・・・・・
・ワード●ライン、３６・・・・・・ビット・ライン、
４０・・・・・・書込ドライバ、４２・・・・・・読出
増幅器、４６・・・・・・Ｐチャンネル拡散領域、４７
・・・・フィールド酸化物保護被膜、４８，４９，５１
・・・・・・厚い酸化物層、５０・・・・・・ＲＡＭセ
ル、５２・・・・・・窒化物層、５３・・・・・・薄い
メモリー酸化物層、５４・・・・・中間層の酸化物層、
６０・・・・・・セル、６１・・・・・・コンデンサ・
チヤンネル、６２・・・・・・メモリー・トランジスタ
・チヤンネル。

Claims (1)

【特許請求の範囲】
1. １ 所定の導電形の半導体基板に形成され、反対導電形
   の基板領域の電位によつて定まるバイナリ情報を記憶す
   るようにしたメモリー・セルであつて、前記基板に形成
   された１電極を有し、前記反対導電形基板領域の電位に
   よつて定まるバイナリ・ディジット情報を揮発性に記憶
   するコンデンサ２０と、前記セルの揮発性動作中前記コ
   ンデンサ２０に選択的にチャージして前記コンデンサに
   バイナリ・ディジット情報を揮発性に記憶する際、及び
   前記コンデンサにバイナリ・ディジット情報を復帰する
   前に前記コンデンサを選択的にチャージしてイニシャラ
   イズする際、前記コンデンサの基板電極に基板領域電位
   を供給する第１のトランジスタ手段１８と、前記コンデ
   ンサの基板電極に隣り合う基板に形成されたチャンネル
   を有し、前記コンデンサ２０のチャージにより選択的に
   閾値を変更して前記コンデンサのバイナリ・ディジット
   情報を不揮発性に記憶する閾値書換可能な第２のトラン
   ジスタ手段２４と、前記閾値書換可能な第２のトランジ
   スタ手段のチャンネルに隣り合う基板に形成されたチャ
   ンネルを有し、前記閾値書換可能な第２のトランジスタ
   手段の前記チャンネルと協働して前記イニシャライズし
   た電位とは異なる前記反対導電形の基板領域の所定の電
   位を前記第２のトランジスタ手段の閾値電圧の制御のも
   とに前記コンデンサの前記基板電極に供給しうる第３の
   トランジスタ手段２６とから成るメモリー・セル。