JPH06283623A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH06283623A JPH06283623A JP5068657A JP6865793A JPH06283623A JP H06283623 A JPH06283623 A JP H06283623A JP 5068657 A JP5068657 A JP 5068657A JP 6865793 A JP6865793 A JP 6865793A JP H06283623 A JPH06283623 A JP H06283623A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor package
- layer
- ceramic substrate
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 Ａｕめっき層の厚さを厚くすることなく高温
での熱処理にも耐える導体パターンを有する半導体パッ
ケージを提供する。 【構成】 セラミック基板１上に設けた導体パターンの
膜構成を、前記セラミック基板１上に設けたＷまたはＭ
ｏからなるメタライズ層２と、このメタライズ層２上に
設けたＮｉ−Ｗ合金またはＮｉ−Ｐｄ合金からなるＮｉ
めっき層３と、このＮｉめっき層３上に設けたＡｕめっ
き層４とから構成して半導体パッケージを得る。
での熱処理にも耐える導体パターンを有する半導体パッ
ケージを提供する。 【構成】 セラミック基板１上に設けた導体パターンの
膜構成を、前記セラミック基板１上に設けたＷまたはＭ
ｏからなるメタライズ層２と、このメタライズ層２上に
設けたＮｉ−Ｗ合金またはＮｉ−Ｐｄ合金からなるＮｉ
めっき層３と、このＮｉめっき層３上に設けたＡｕめっ
き層４とから構成して半導体パッケージを得る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載す
るためのセラミック基板上に導体パターンを設けてなる
半導体パッケージに関するものである。
るためのセラミック基板上に導体パターンを設けてなる
半導体パッケージに関するものである。
【０００２】
【従来の技術】従来から、半導体チップを搭載するため
のセラミック基板上に、ワイヤーボンディング用やシー
ルリング接合用の導体パターンを設けてなる半導体パッ
ケージは種々のものが知られている。図２は従来から知
られている半導体パッケージの一例の構成を示す図であ
る。図２に示す例において、１１はセラミック基板、１
２は外部との電気的接続をとるためのピン、１３はセラ
ミック基板１１のキャビティ１４内に設けられた例えば
Ｓｉからなる半導体チップ１５を搭載するのに使用され
るダイパターン、１６は半導体チップ１５とのワイヤー
ボンディングに使用されるセラミック基板１１を介して
ピン１２と電気的に接続されているワイヤーボンディン
グパターン、１７は図示しない封止用キャップを接合す
るためのシールパターンである。
のセラミック基板上に、ワイヤーボンディング用やシー
ルリング接合用の導体パターンを設けてなる半導体パッ
ケージは種々のものが知られている。図２は従来から知
られている半導体パッケージの一例の構成を示す図であ
る。図２に示す例において、１１はセラミック基板、１
２は外部との電気的接続をとるためのピン、１３はセラ
ミック基板１１のキャビティ１４内に設けられた例えば
Ｓｉからなる半導体チップ１５を搭載するのに使用され
るダイパターン、１６は半導体チップ１５とのワイヤー
ボンディングに使用されるセラミック基板１１を介して
ピン１２と電気的に接続されているワイヤーボンディン
グパターン、１７は図示しない封止用キャップを接合す
るためのシールパターンである。
【０００３】上述した従来の半導体パッケージの構成の
うち、ダイパターン１３、ワイヤーボンディングパター
ン１６およびシールパターン１７の導体パターンの材料
としては、電気的特性の良好なＡｕを使用することが好
ましいが、全体をＡｕだけで構成するとコストが高くな
る問題があった。この問題を解決するため、例えば図３
に示す導体パターンの膜構成が特公昭６０−１３０７８
号公報において開示されている。
うち、ダイパターン１３、ワイヤーボンディングパター
ン１６およびシールパターン１７の導体パターンの材料
としては、電気的特性の良好なＡｕを使用することが好
ましいが、全体をＡｕだけで構成するとコストが高くな
る問題があった。この問題を解決するため、例えば図３
に示す導体パターンの膜構成が特公昭６０−１３０７８
号公報において開示されている。
【０００４】図３に示す導体パターンは、セラミック基
板１１上に設けたＷまたはＭｏからなるメタライズ層２
１と、このメタライズ層２１の上に設けたＮｉ−Ｃｏ合
金からなるＮｉめっき層２２と、このＮｉめっき層２２
の上に設けたＡｕめっき層２３とからなる構成を有して
おり、Ａｕの良好な電気的特性を保ちつつ高価なＡｕの
使用量を減少することができる。
板１１上に設けたＷまたはＭｏからなるメタライズ層２
１と、このメタライズ層２１の上に設けたＮｉ−Ｃｏ合
金からなるＮｉめっき層２２と、このＮｉめっき層２２
の上に設けたＡｕめっき層２３とからなる構成を有して
おり、Ａｕの良好な電気的特性を保ちつつ高価なＡｕの
使用量を減少することができる。
【０００５】
【発明が解決しようとする課題】近年になって、半導体
チップ１５のセラミック基板１１に設けたキャビティ１
４内への固定を、上述したＡｕを使用したダイパターン
１３を使用せずに、Ａｇガラスを使用して半導体チップ
１５を直接キャビティ１４内へ固定することが行われて
いる。図４はこのような半導体パッケージの一例の構成
を示す図であり、２４がダイパターンの代わりに使用さ
れるＡｇガラス接着層、２５が樹脂によるダイコート層
である。
チップ１５のセラミック基板１１に設けたキャビティ１
４内への固定を、上述したＡｕを使用したダイパターン
１３を使用せずに、Ａｇガラスを使用して半導体チップ
１５を直接キャビティ１４内へ固定することが行われて
いる。図４はこのような半導体パッケージの一例の構成
を示す図であり、２４がダイパターンの代わりに使用さ
れるＡｇガラス接着層、２５が樹脂によるダイコート層
である。
【０００６】このようなＡｇガラスを使用して半導体チ
ップを固定した半導体パッケージを製造するには、まず
キャビティ１４内にＡｇガラス接着層２４を介して半導
体チップ１５をセットし、乾燥空気中で４５０℃×２０
分の熱処理を行いチップ付けをして、ワイヤーボンディ
ングを行った後、樹脂を窒素雰囲気中で４５０℃×６０
分の熱処理することによりダイコート層２５を設け、さ
らにキャップシールを行う必要があった。
ップを固定した半導体パッケージを製造するには、まず
キャビティ１４内にＡｇガラス接着層２４を介して半導
体チップ１５をセットし、乾燥空気中で４５０℃×２０
分の熱処理を行いチップ付けをして、ワイヤーボンディ
ングを行った後、樹脂を窒素雰囲気中で４５０℃×６０
分の熱処理することによりダイコート層２５を設け、さ
らにキャップシールを行う必要があった。
【０００７】そのため、従来のダイパターン１３による
半導体チップの固定の場合と比較して、導体パターンが
高温に曝され、ワイヤーボンディングパターン１６およ
びシールパターン１７等の導体パターンの表面のＡｕめ
っき層が酸化により変色し、ボンディング性やシール性
が劣化する問題があった。この問題を解決するため、従
来２μｍであったＡｕめっき層２３の厚さを３．５μｍ
にすることが考えられるが、高価なＡｕを多量に使用し
なければならないため、コストが上昇してしまう問題が
あった。
半導体チップの固定の場合と比較して、導体パターンが
高温に曝され、ワイヤーボンディングパターン１６およ
びシールパターン１７等の導体パターンの表面のＡｕめ
っき層が酸化により変色し、ボンディング性やシール性
が劣化する問題があった。この問題を解決するため、従
来２μｍであったＡｕめっき層２３の厚さを３．５μｍ
にすることが考えられるが、高価なＡｕを多量に使用し
なければならないため、コストが上昇してしまう問題が
あった。
【０００８】本発明の目的は上述した課題を解消して、
Ａｕめっき層の厚さを厚くすることなく高温での熱処理
にも耐える導体パターンを有する半導体パッケージを提
供しようとするものである。
Ａｕめっき層の厚さを厚くすることなく高温での熱処理
にも耐える導体パターンを有する半導体パッケージを提
供しようとするものである。
【０００９】
【課題を解決するための手段】本発明の半導体パッケー
ジは、セラミック基板上に設けた導体パターンの膜構成
が、前記セラミック基板上に設けたＷまたはＭｏからな
るメタライズ層と、このメタライズ層上に設けたＮｉ−
Ｗ合金からなるＮｉめっき層と、このＮｉめっき層上に
設けたＡｕめっき層とからなることを特徴とするもので
ある。
ジは、セラミック基板上に設けた導体パターンの膜構成
が、前記セラミック基板上に設けたＷまたはＭｏからな
るメタライズ層と、このメタライズ層上に設けたＮｉ−
Ｗ合金からなるＮｉめっき層と、このＮｉめっき層上に
設けたＡｕめっき層とからなることを特徴とするもので
ある。
【００１０】また、本発明の半導体パッケージは、セラ
ミック基板上に設けた導体パターンの膜構成が、前記セ
ラミック基板上に設けたＷまたはＭｏからなるメタライ
ズ層と、このメタライズ層上に設けたＮｉ−Ｐｄ合金か
らなるＮｉめっき層と、このＮｉめっき層上に設けたＡ
ｕめっき層とからなることを特徴とするものである。
ミック基板上に設けた導体パターンの膜構成が、前記セ
ラミック基板上に設けたＷまたはＭｏからなるメタライ
ズ層と、このメタライズ層上に設けたＮｉ−Ｐｄ合金か
らなるＮｉめっき層と、このＮｉめっき層上に設けたＡ
ｕめっき層とからなることを特徴とするものである。
【００１１】
【作用】上述した構成において、セラミック基板と接す
るＷまたはＭｏからなるメタライズ層と最上層のＡｕめ
っき層との間に設けたＮｉ−Ｗ合金またはＮｉ−Ｐｄ合
金からなるＮｉめっき層が、ＮｉめっきのＡｕめっき表
層への熱拡散を防止して、Ａｕめっき層の変色を防止
し、Ａｕめっき層の厚さを厚くすることなく高温での熱
処理にも耐えることができる。
るＷまたはＭｏからなるメタライズ層と最上層のＡｕめ
っき層との間に設けたＮｉ−Ｗ合金またはＮｉ−Ｐｄ合
金からなるＮｉめっき層が、ＮｉめっきのＡｕめっき表
層への熱拡散を防止して、Ａｕめっき層の変色を防止
し、Ａｕめっき層の厚さを厚くすることなく高温での熱
処理にも耐えることができる。
【００１２】
【実施例】図１は本発明の半導体パッケージにおける導
体パターンの膜構成の一例を示す図であり、図４に示す
半導体パッケージのワイヤバンディングパターン１６お
よびシールパターン１７を図１に示す膜構成とした以外
は、本発明の半導体パッケージの構成は図４に示す例と
同様である。図１に示す例において、本発明の半導体パ
ッケージにおける導体パターンは、セラミック基板１上
に設けたＷまたはＭｏからなるメタライズ層２と、この
メタライズ層２の上に設けたＮｉ−Ｗ合金またはＮｉ−
Ｐｄ合金からなるＮｉめっき層３と、このＮｉめっき層
３の上に設けたＡｕめっき層４とからなる構成を有して
いる。
体パターンの膜構成の一例を示す図であり、図４に示す
半導体パッケージのワイヤバンディングパターン１６お
よびシールパターン１７を図１に示す膜構成とした以外
は、本発明の半導体パッケージの構成は図４に示す例と
同様である。図１に示す例において、本発明の半導体パ
ッケージにおける導体パターンは、セラミック基板１上
に設けたＷまたはＭｏからなるメタライズ層２と、この
メタライズ層２の上に設けたＮｉ−Ｗ合金またはＮｉ−
Ｐｄ合金からなるＮｉめっき層３と、このＮｉめっき層
３の上に設けたＡｕめっき層４とからなる構成を有して
いる。
【００１３】上述した本発明の膜構成では、Ｎｉめっき
層３中のＷまたはＰｄがＮｉめっき層３中のＮｉのＡｕ
めっき層２中への熱拡散を防止するため、これらの組成
がＮｉめっき層３中に存在すれば本発明を達成できる
が、Ｎｉ−Ｗ合金の場合は、Ｗ：５〜９０ｗｔ％、Ｎｉ
の合金：残部の組成が好ましく、Ｗ：１０〜７０ｗｔ
％、Ｎｉの合金：残部の組成が更に好ましく、Ｎｉ−Ｐ
ｄ合金の場合は、Ｐｄ：４０〜９０ｗｔ％、Ｎｉの合
金：残部の組成が好ましく、Ｐｄ：６０〜８０ｗｔ％、
Ｎｉ：の合金残部の組成が更に好ましい。残部の組成に
はＦｅ，Ｃｏ等の不純物元素等を含むＮｉの合金を含
む。
層３中のＷまたはＰｄがＮｉめっき層３中のＮｉのＡｕ
めっき層２中への熱拡散を防止するため、これらの組成
がＮｉめっき層３中に存在すれば本発明を達成できる
が、Ｎｉ−Ｗ合金の場合は、Ｗ：５〜９０ｗｔ％、Ｎｉ
の合金：残部の組成が好ましく、Ｗ：１０〜７０ｗｔ
％、Ｎｉの合金：残部の組成が更に好ましく、Ｎｉ−Ｐ
ｄ合金の場合は、Ｐｄ：４０〜９０ｗｔ％、Ｎｉの合
金：残部の組成が好ましく、Ｐｄ：６０〜８０ｗｔ％、
Ｎｉ：の合金残部の組成が更に好ましい。残部の組成に
はＦｅ，Ｃｏ等の不純物元素等を含むＮｉの合金を含
む。
【００１４】ここで、Ｎｉ−Ｗ合金の場合にＷ：５〜９
０ｗｔ％が好ましいのは、Ｗが５ｗｔ％未満であると耐
熱性が不良でＮｉのＡｕ中への拡散防止効果が小となる
場合があるとともに、Ｗが９０ｗｔ％を超えると耐食性
が劣化するためである。また、Ｎｉ−Ｐｄ合金の場合に
Ｐｄ：４０〜９０ｗｔ％が好ましいのは、Ｐｄが４０ｗ
ｔ％未満であると耐熱性が不良でＮｉのＡｕ中への拡散
防止効果が小となる場合があるとともに、Ｐｄが９０ｗ
ｔ％を超えるとＰｄが高価なためやはりコスト増となる
ためである。
０ｗｔ％が好ましいのは、Ｗが５ｗｔ％未満であると耐
熱性が不良でＮｉのＡｕ中への拡散防止効果が小となる
場合があるとともに、Ｗが９０ｗｔ％を超えると耐食性
が劣化するためである。また、Ｎｉ−Ｐｄ合金の場合に
Ｐｄ：４０〜９０ｗｔ％が好ましいのは、Ｐｄが４０ｗ
ｔ％未満であると耐熱性が不良でＮｉのＡｕ中への拡散
防止効果が小となる場合があるとともに、Ｐｄが９０ｗ
ｔ％を超えるとＰｄが高価なためやはりコスト増となる
ためである。
【００１５】以下、実際の例について説明する。 実施例１ 半導体パッケージの耐熱性を評価するため、図４に示す
構造の２５６ピンピングリッドアレイタイプのアルミナ
セラミック基板からなる半導体パッケージを準備した。
ワイヤーボンディングパターンおよびシールパターンの
導体パターンの構成は、セラミック基板上にタングステ
ンメタライズ層を施し、このタングステンメタライズ層
上に以下の表１に示す組成の本発明例および比較例のＮ
ｉめっき層を２．０μm 施し、水素雰囲気中で熱処理し
た。次に、熱処理後のＮｉめっき層上に表１に示す厚さ
のＡｕめっき層を施して半導体パッケージを得た。
構造の２５６ピンピングリッドアレイタイプのアルミナ
セラミック基板からなる半導体パッケージを準備した。
ワイヤーボンディングパターンおよびシールパターンの
導体パターンの構成は、セラミック基板上にタングステ
ンメタライズ層を施し、このタングステンメタライズ層
上に以下の表１に示す組成の本発明例および比較例のＮ
ｉめっき層を２．０μm 施し、水素雰囲気中で熱処理し
た。次に、熱処理後のＮｉめっき層上に表１に示す厚さ
のＡｕめっき層を施して半導体パッケージを得た。
【００１６】その後、得られた半導体パッケージに対し
て耐熱性を評価した。耐熱性の評価は、得られた半導体
パッケージに対し、第１ステップとして乾燥空気中で４
５０℃×２０分の熱処理を行い、第２ステップとして窒
素雰囲気中で４５０℃×６０分の熱処理を行い、その後
Ａｕめっき層表面のＮｉ拡散量（ｗｔ％）をＸ線マイク
ロアナライザー（ＸＭＡ）にて分析して求めた。結果を
表１に示す。
て耐熱性を評価した。耐熱性の評価は、得られた半導体
パッケージに対し、第１ステップとして乾燥空気中で４
５０℃×２０分の熱処理を行い、第２ステップとして窒
素雰囲気中で４５０℃×６０分の熱処理を行い、その後
Ａｕめっき層表面のＮｉ拡散量（ｗｔ％）をＸ線マイク
ロアナライザー（ＸＭＡ）にて分析して求めた。結果を
表１に示す。
【００１７】
【表１】
【００１８】表１の結果から、本発明例のＷを含むＮｉ
めっき層を使用したものは、比較例のＷを含まないＮｉ
めっき層を使用したものと比較して、ワイヤーボンディ
ングパターンおよびシールパターンの両者とも耐熱性が
良好で、高温の熱処理にも耐えることがわかった。ま
た、本発明例のなかでも、Ｗを５〜９０ｗｔ％含むＮｉ
めっき層がそれ以外のＷ量のＮｉめっき層と比べて、耐
熱性がさらに良好であることがわかった。
めっき層を使用したものは、比較例のＷを含まないＮｉ
めっき層を使用したものと比較して、ワイヤーボンディ
ングパターンおよびシールパターンの両者とも耐熱性が
良好で、高温の熱処理にも耐えることがわかった。ま
た、本発明例のなかでも、Ｗを５〜９０ｗｔ％含むＮｉ
めっき層がそれ以外のＷ量のＮｉめっき層と比べて、耐
熱性がさらに良好であることがわかった。
【００１９】実施例２ Ｎｉめっき層としてＮｉ−Ｐｄ合金を使用した以外は実
施例１と同様にして半導体パッケージを作製し、得られ
た半導体パッケージに対して実施例１と同様にして耐熱
性を評価した。結果を表２に示す。
施例１と同様にして半導体パッケージを作製し、得られ
た半導体パッケージに対して実施例１と同様にして耐熱
性を評価した。結果を表２に示す。
【００２０】
【表２】
【００２１】表２の結果からも、本発明例のＰｄを含む
Ｎｉめっき層を使用したものは、ワイヤーボンディング
パターンおよびシールパターンの両者とも耐熱性が良好
で、高温の熱処理にも耐えることがわかった。また、本
発明例のなかでも、Ｐｄを４０〜９０ｗｔ％含むＮｉめ
っき層がそれ以外のＰｄ量のＮｉめっき層と比べて、耐
熱性がさらに良好であることがわかった。
Ｎｉめっき層を使用したものは、ワイヤーボンディング
パターンおよびシールパターンの両者とも耐熱性が良好
で、高温の熱処理にも耐えることがわかった。また、本
発明例のなかでも、Ｐｄを４０〜９０ｗｔ％含むＮｉめ
っき層がそれ以外のＰｄ量のＮｉめっき層と比べて、耐
熱性がさらに良好であることがわかった。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、セラミック基板と接するＷまたはＭｏからな
るメタライズ層と最上層のＡｕめっき層との間にＮｉ−
Ｗ合金またはＮｉ−Ｐｄ合金からなるＮｉめっき層を設
けたため、ＮｉめっきのＡｕめっき表層への熱拡散を防
止して、Ａｕめっき層の変色を防止し、Ａｕめっき層の
厚さを厚くすることなく高温での熱処理にも耐えること
ができる。
によれば、セラミック基板と接するＷまたはＭｏからな
るメタライズ層と最上層のＡｕめっき層との間にＮｉ−
Ｗ合金またはＮｉ−Ｐｄ合金からなるＮｉめっき層を設
けたため、ＮｉめっきのＡｕめっき表層への熱拡散を防
止して、Ａｕめっき層の変色を防止し、Ａｕめっき層の
厚さを厚くすることなく高温での熱処理にも耐えること
ができる。
【図１】本発明の半導体パッケージにおける導体パター
ンの膜構造の一例の構成を示す図である。
ンの膜構造の一例の構成を示す図である。
【図２】従来の半導体パッケージの一例の構成を示す図
である。
である。
【図３】従来の半導体パッケージにおける導体パターン
の膜構造の一例の構成を示す図である。
の膜構造の一例の構成を示す図である。
【図４】従来の半導体パッケージの他の例の構成を示す
図である。
図である。
１ セラミック基板 ２ メタライズ層 ３ Ｎｉめっき層 ４ Ａｕめっき層
Claims (2)
- 【請求項１】 セラミック基板上に設けた導体パターン
の膜構成が、前記セラミック基板上に設けたＷまたはＭ
ｏからなるメタライズ層と、このメタライズ層上に設け
たＮｉ−Ｗ合金からなるＮｉめっき層と、このＮｉめっ
き層上に設けたＡｕめっき層とからなることを特徴とす
る半導体パッケージ。 - 【請求項２】 セラミック基板上に設けた導体パターン
の膜構成が、前記セラミック基板上に設けたＷまたはＭ
ｏからなるメタライズ層と、このメタライズ層上に設け
たＮｉ−Ｐｄ合金からなるＮｉめっき層と、このＮｉめ
っき層上に設けたＡｕめっき層とからなることを特徴と
する半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068657A JPH06283623A (ja) | 1993-03-26 | 1993-03-26 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068657A JPH06283623A (ja) | 1993-03-26 | 1993-03-26 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283623A true JPH06283623A (ja) | 1994-10-07 |
Family
ID=13379998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5068657A Pending JPH06283623A (ja) | 1993-03-26 | 1993-03-26 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283623A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878472A (ja) * | 1994-09-05 | 1996-03-22 | Hitachi Cable Ltd | 半導体装置用基体および半導体装置 |
| US6486551B1 (en) | 1998-01-28 | 2002-11-26 | Ngk Spark Plug Co., Ltd. | Wired board and method of producing the same |
| US7781849B2 (en) * | 2008-01-29 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| CN102197155A (zh) * | 2009-04-17 | 2011-09-21 | 吉坤日矿日石金属株式会社 | 半导体布线用阻挡膜、烧结体溅射靶及溅射靶的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167339A (en) * | 1980-05-26 | 1981-12-23 | Takehiko Yasuda | Electronic parts equipped with gold conductive layer |
-
1993
- 1993-03-26 JP JP5068657A patent/JPH06283623A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56167339A (en) * | 1980-05-26 | 1981-12-23 | Takehiko Yasuda | Electronic parts equipped with gold conductive layer |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878472A (ja) * | 1994-09-05 | 1996-03-22 | Hitachi Cable Ltd | 半導体装置用基体および半導体装置 |
| US6486551B1 (en) | 1998-01-28 | 2002-11-26 | Ngk Spark Plug Co., Ltd. | Wired board and method of producing the same |
| US7781849B2 (en) * | 2008-01-29 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| CN102197155A (zh) * | 2009-04-17 | 2011-09-21 | 吉坤日矿日石金属株式会社 | 半导体布线用阻挡膜、烧结体溅射靶及溅射靶的制造方法 |
| US9051645B2 (en) | 2009-04-17 | 2015-06-09 | Jx Nippon Mining & Metals Corporation | Barrier film for semiconductor wiring, sintered compact sputtering target and method of producing the sputtering target |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4142203A (en) | Method of assembling a hermetically sealed semiconductor unit | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| JPH0612796B2 (ja) | 半導体装置 | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| JPH06283623A (ja) | 半導体パッケージ | |
| US6404066B1 (en) | Semiconductor device and process for manufacturing the same | |
| JPS6243343B2 (ja) | ||
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| US4609936A (en) | Semiconductor chip with direct-bonded external leadframe | |
| JP3482580B2 (ja) | 高放熱性金属複合板材及びそれを用いた高放熱性金属基板 | |
| JPS6232622B2 (ja) | ||
| US4905074A (en) | Interdiffusion resistant Fe-Ni alloys having improved glass sealing property | |
| US4816216A (en) | Interdiffusion resistant Fe--Ni alloys having improved glass sealing | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPH05166871A (ja) | 半導体装置 | |
| KR100269238B1 (ko) | 류테늄도금리드프레임 | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| JP2944128B2 (ja) | セラミックパッケージ | |
| JPS62285456A (ja) | ガラス封止型半導体装置用リ−ドフレ−ム | |
| JP3133180B2 (ja) | 半導体用パッケージ | |
| JPS6129139A (ja) | 半導体装置 | |
| KR0138263B1 (ko) | 금 도금된 전자부품 팩키지의 제조방법 | |
| JPS6288350A (ja) | 電子部品用リ−ドフレ−ム |