JPS6057599B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 この発明は、自動ベースコード演奏等の自動伴奏機能を
有する電子楽器に関し、特に自動伴奏におけるコード種
類の指定に関する。

（従来技術の説明） コード音演奏用鍵盤（例えば下鍵盤）で単一の鍵を押圧
し、この押圧した鍵のノートを根音として自動ベースコ
ード演奏するようにした機能、すなわちシングルフィン
ガ機能において、その演奏におけるコードの種類（例え
ば、メジャー、マイナ、セブンスなど）は押圧した鍵か
ら検出することができないので、別途適宜の手段によつ
て指定してやらなければならない。

従来、上記シングルフィンガ機能におけるコード種類の
指定は、ペダル鍵盤のキースイッチにコード種類指定用
の専用のキースイッチを用け、この専用のキースイッチ
からの信号によつてコード種類の指定が行なわれていた
。

例えばペダル鍵盤で白鍵を押圧すると、この自鍵のキー
スイッチに併設された専用キースイッチがオンしてセブ
ンスコードを指定する信号を出力し、また黒鍵を押圧す
ると、この黒鍵のキースイッチに併設された専用キース
イッチがオンしてマイナコードを指定する信号を出力し
、また白鍵及び黒鍵のいずれの鍵も押圧しないとメジャ
ーコードを指定するようになされているものである。と
ころで、同出願人提出の特願昭５２−１０９７５＠（特
開昭？−４３０１４号）、発明の名称「キーコードデー
タ発生装置」及び特願昭５２−９３９９２号（特開昭５
４−２８６１４号）、発明の名称「電子楽器」等の明細
書に記載されているように、キースイッチ及びファンク
ションスイッチからの信号に基づき該スイッチを表わす
キーコードデータを発生し、これを各楽音形成チャンネ
ルに割当てる動作を行なう電子回路部をワンチップの集
積回路ＬＳｌで構成しようとする場合は、この集積回路
の入出力信号ラインをできる限り減少させなければなら
ない。なぜならば種々の集積技術の開発によつて回路の
高度の集積化は可能になつたが入出力端子であるピン数
はいくらでも増すことができるわけではなく、その形状
（大きさ）によつて自ずから限界があるからである。周
知のように電子楽器のキースイッチの数及び各機能を選
択するファンクションスイッチの数は厖大なもので上述
した電子回路部への入力ラインの数も相当の数にのぼる
。それなのに上述のようにペダル鍵盤に配設した専用キ
ースイッチからの信号によつてシングルフィンガ機能選
択時のコード種類を指定するようにすると、この専用キ
ースイッチからの信号ラインの数だけ集積回路のピン数
を増加する必要があり、ワンチップの集積回路化を困難
にする。（この発明の目的） この発明は上記実情に鑑みてなされたもので、コード種
類指定用鍵盤で押圧された鍵を検出する電子回路部の出
力に基づきコード種類を指定するようにし、集積回路の
ピン数を全く増加することなく、またコード種類指定用
鍵盤には特別の専用キースイッチを設けることなくシン
グルフィンガ機能選択時のコード種類を指定できるよう
にした電子楽器を提供することを目的とする。

（この発明の詳細な説明） この発明に係わる電子楽器においてキースイッチの動作
状態は次のような方式によつて検出される。

多数のキースイッチは複数のブロック（例えばオクター
ブ毎のブロック）に分けられ、また各ブロック内のキー
スイッチはノート毎に区分される。まず、あるタイミン
グでオンしているキースイッチを含むブロックがブロッ
ク検出回路によつて同時に検出される。そして次のタイ
ミングで検出されたブロックの１つがブロック検出回路
において抽出され、この抽出されたブロック内のオンし
ているキースイッチのノートがノート検出回路によつて
検出され、そのノートを示す信号がノート検出回路から
出力される。続いて次のブロックの抽出が行なわれ、こ
のブロック内のオンしているキースイッチのノートを示
す信号がノート検出回路から出力され、以下、同様にし
てオンしているキースイッチの検出が行なわれる。ここ
で、ブロック検出回路においてコード種類指定用鍵盤（
例えばペダル鍵盤）のキースイッチを含むブロックが抽
出されているときノート検出回路からはコード種類指定
用鍵盤で押圧された鍵のノートを示す信号が出力される
。

そこで、この発明においては、このときのノート検出回
路の出力からコード種類指定用鍵盤で押圧された鍵の状
態、例えば白鍵であるか黒鍵であるかを判断し、これに
よつてシングルフィンガ機能選択時のコード種類の指定
を行うようになつている。

（実施例の説明） 以下、この発明の電子楽器の一実施例を添付図面を参照
して詳細に説明する。

Ｉ実施例の全体構成説明 第１図はこの実施例に係わる電子楽器の概要を示したも
ので、キーコーダ１００はキースイッチ及びファンクシ
ョンスイッチ群１の各キースイッチ及びファンクション
スイッチの動作状態を検出し、必要なキーコードデータ
を形成する。

チャンネルプロセッサ２００はこのキーコーダ１００で
形成されたキーコードデータを複数の発音チャンネルの
いずれかに割当てるとともにアルペジオ音形成用のデー
タを発生する。なお、このチャンネルプロセッサ２００
としては特願昭５２−９３９９２号明細書に記載された
回路を用いることができる。また制御データ記憶装置３
００は例えばリードオンリイメモリ（ＲＯＭ）からなり
、キーコーダ１００に供給すべきベースパターン及びチ
ャンネルプロセッサ２００に供給すべきアルペジオパタ
ーン等の制御データを記憶しているものである。チャン
ネルプロセッサ２００から送出されたデータはデジタル
トーンジェネレータ４００に加えられる。デジタルトー
ンジェネレータ４００はチヤンネルプロセツサ２００か
ら送出されたデータに基づき該データに対応する音高（
周波数）の種々の楽音信号を発生する。なお、このデジ
タルトーンジェネレータ４００としては特願昭５２−１
００９６６号（特開昭Ｓ−３４８１２号）明細書に記載
された回路を用いることができる。デジタルトーンジェ
ネレータ４００から発生された楽音信号は音色形成用フ
ィルタ回路５００を通り、音色が付与され、サウンドシ
ステム６００から発音される。

この電子楽器において、キーコーダ１００とチャンネル
プロセッサ２００を含む部分及び制御データ記憶装置３
００を含む部分及びデジタルトーンジェネレータ４００
を含む部分は夫々ワンチップの集積回路で構成され、３
チップの集積回路で音色形成用フィルタ回路５００を除
く全ての電子回路部が構成される。第２図はこの発明に
特に関係するキーコーダ１００の部分をブロック図で示
したものである。

キースイッチ及びファンクションスイッチ群１の各キー
スイッチ及びファンクションスイッチは複数のブロック
に分けられるとともに各ブロック内のキースイッチはノ
ート毎に区分され、またファンクションスイッチは適宜
のノートに対応して区分され、この各ブロック、各ノー
トは夫々各ブロック、各ノート毎にブロック配線Ｂｉｌ
ノート配線Ｎｉ（１＝１、２・・・・ ・・ｎ）で共通
接続される。いわばキースイッチ及びファンクションス
イッチをブロック配線Ｂｉを行とし、ノート配線Ｎｉを
列とするマトリックス配線の行列間に配列するように接
続し、ブロック配線Ｂｉとノート配線Ｎｉの信号からオ
．ンしているキースイッチ及びファンクションスイッチ
を特定できるようにしたものである。このブロック配線
Ｂｉはブロック検出回路２に接続され、ノート配線Ｎｉ
はノート検出回路４に接続される。ブロック検出回路２
はオンしているキースイッチー及びファンクションスイ
ッチを含むブロックを同時に検出し、この検出したブロ
ックを順次抽出するものである。ノート検出回路４はブ
ロック検出回路２による検出ブロックの抽出に応じて当
該ブロック内のオンしているキースイッチのノート又一
はオンしているファンクションスイッチに対応するノー
トを検出し、該ノートを示す信号を出力する。ブロック
検出回路２による検出ブロックの抽出は所定の優先順位
に従つて行なわれる。すなわちまずファンクションスイ
ッチの含まれるブロックの抽出が行なわれ、続いてペダ
ル鍵盤のキースイッチの含まれるブロックの抽出、下鍵
盤のキースイッチが含まれるブロックの抽出、上鍵盤の
キースイッチが含まれるブロックの抽出が行なわれ、こ
の各ブロックの抽出に応じて、ノート検出回路４からオ
ンしているキースイッチ又はファンクションスイッチを
示す信号が出力される。ブロック検出回路２において検
出ブロックの全ての抽Ｌ出が終るとブロック検出回路２
から自動ベースコード制御信号ＡＰがノート検出回路４
に加えられ、これによりノート検出回路４から各ノート
を示す信号が低音優先で出力される。この信号は後に詳
述する自動ベース演奏及び自動コード演奏における根音
の検出に用いられる。ノート検出回路４から各ノートを
示す信号が全て出力されると次にブロック検出回路２か
らアルペジオ制御信号が出力され、詳述しないが、この
信号が出力されている間にチャンネルプロセッサ２００
において自動アルペジオ演奏のための処理が行なわれる
。このブロック検出回路２及びノート検出回路４の動作
はステートコントロール回路３によつて制御される。ブ
ロック検出回路２は各ブロックの抽出に応じてファンク
ションスイッチの含まれるブロックの種類及びキースイ
ッチの含まれるブロックの種類及び自動ベースコード制
御信号却が出力されているかどうかを示す種類別コー口
℃を出力し、これを種類別コードレジスタ８に加え、一
時保持する。

この保持した種類別コードＢＣはデコーダ１０でデコー
ドされ、制御信号形成回路１１に加えられるとともにそ
の１部はチャンネルプロセッサ２００（第１図）に加え
られる。制御信号形成回路１１は後述するコード検出回
路５及びファンクションデータメモリ６及びファンクシ
ョンデータ転送回路７及びキーコードレジスタ９を制御
する種々の制御信号を形成するものである。またブロッ
ク検出回路２からキースイッチを含むブロックの抽出毎
に出力される信号をエンコードしたオクターブコード（
１）及びノート検出回路の出力をエンコードしたノート
コードＮＣはキーコードレジスタ９に加えられる。

ところでブロック検出回路２の抽出は前述したようにフ
ァンクションスイッチを含むブロックを最優先としてお
り、ノート検出回路４からはまずオンしているファンク
ションスイッチを示す信号が順次パラレルに出力される
。

この信号はコード検出回路５を介してファンクションデ
ータメモリ６及びファンクションデータ転送回路７に加
えられる。ここでファンクションデータメモリ６はこの
回路内にのチップ内）で使用するファンクションデータ
を記憶するものであり、このチップ内で使用しないデー
タはファンクションデータ転送回路７に加えられる。フ
ァンクションデータ転送回路７は例えばシフトレジスタ
からなり、入力されるパラレルファンクションデータを
シリアルなデータに変換して制御データ記憶装置３００
（第１図）に送出する。ブロック検出回路２は続いてペ
ダル鍵盤のキースイッチを含むブロック、下鍵盤のキー
スイッチを含むブロック、上鍵盤のキースイッチを含む
ブロックの順に抽出しその抽出に応じてブロック検出回
路２からはオクターブコード０Ｃが出力され、ノート検
出回路４からはノートコードＮＣが出力される。

これらのオクターブコード０Ｃ及びノートコードＮＣは
キーコードＫＣとしてキーコードレジスタ９で一時記憶
された後キーコード加工回路１２を介してチャンネルプ
ロセッサ２００（第１図）に送られる。なおこのときキ
ーコード加工回路１２は動作せず、キーコードレジスタ
９に一時記憶されたキーコードＫＣはそのままチャンネ
ルプロセッサ２００に送られる。自動ベースコード演奏
用のコード種類の指定又は検出はこのときのノート検出
回路４の出力を用いてコード検出回路５において行なわ
れる。

このコード検出回路５の動作は本発明に係るファンクシ
ョンスイッチでシングルフィンガ機能が選択された場合
と、他の自動ベースコード演奏機能であるフィンガコー
ド機能（下鍵盤で複数の鍵をコード形式で押圧し、この
押圧したコード音を自動演奏するとともにそのコードに
対応するベース音を自動演奏する機能）及びカスタム機
能（下鍵盤でコード形式で押圧した鍵の音に基づいてコ
ード音を自動演奏するとともにペダル鍵盤で押圧した単
一の鍵の音を根音としてベース音を自動演奏する機能）
が選択された場合とで異なる。シングルフィンガ機能が
選択された場合は、ブロック検出回路２がペダル鍵盤の
キースイッチを含むブロックの抽出が行なわれ、このブ
ロック内のオンしているキースイッチのノートを示す信
号がノート検出回路４から出力されているとき制御信号
形成回路１１から信号円゛・ＳＦを送り、ノート検出回
路４から出力されている信号が白鍵に対応するキースイ
ッチからのものか、あるいは黒鍵に対応するキースイッ
チからのものかを検出する。この検出において白鍵の押
圧が検出されればセブンスコードを指定する信号を出力
し、黒鍵の押圧が検出されればマイナコードを指定する
信号を出力する。これらの信号はコード種類検出信号Ｄ
としてコードメモリ５５を介して従音形成用データ発生
回路１３に加えられる。またフィンガコード機能又はカ
スタム機能が選択された場合は、下鍵盤で押圧された鍵
に基づきコード種類の検出が行なわれ、これに応じてコ
ード種類の指定が行なわれる。

ブロック検出回路２で下鍵盤のキースイッチを含むブロ
ックの抽出が行なわれ、ノート検出回路４からこのブロ
ック内でオンされているキースイッチのノートを示す信
号が出力されているとき、制御信号形成回路１１からロ
ード信号ＬＬが加えられ、これによつてコード検出回路
５は押圧されている下鍵盤の鍵のノートを示す信号を対
応する記憶位置に読み込む。ブロック検出回路２により
全てのオンしているキースイッチを含むブロックの抽出
が終り、自動ベースコード処理時間になると、制御信号
形成回路１１からシフト信号ＳＬが送出され、これによ
りコード検出回路５の各記憶位置に読み込まれた信号は
高音側から低音側に順次シフトされる。このシフト時に
おいてこのコード検出回路５の最終段の記憶位置にある
信号に対する他の記憶位置の信号の音程関係から押圧鍵
の形成しているコードの種類を検出する。このようにし
て検出されたコード種類はコード種類検出信号Ｄとして
コードメモリ５５を介して従音形成用データ発生回路１
３に加えられる。ところで、前述したように自動ベース
コード処理時間においてノート検出回路４からは各ノー
ト″に対応する信号が順次出力される。

このノート検出回路４から順次出力される信号はコード
検出回路５のシフトと同期している。すなわちコード検
出回路５によつてコードの成立が検出された時点におい
てノート検出回路４から出力される信号はこのときコー
ド検出回路５の最終段にある信号の示すノートと同一の
ノートを示す。従つてこのときのノート検出回路４の出
力をエンコードし、これを根音を示すノートコードとし
てキーコードレジスタ９に読み込む。なお、上述したシ
ングルフィンガ機能が選択されている場合は、下鍵盤で
は単一の鍵しか押圧されていないのでコード検出回路５
のシフト時においてこの単一の鍵のノートを示す信号が
最終段にきたとき、ノート検出回路４の出力をエンコー
ドしてキーコーダ９に読み込むことによつてこの単一の
鍵のノートを根音とする。従音形成用データ発生回路１
３はコードメモリ５５に一時記憶されたコード種類検出
信号Ｄ及び制御データ記憶装置３００（第１図）から送
られるベースパターンに基づいて所定の音程を表わす従
音形成用データＳＤを形成し、これを順次キーコード加
工回路１２に加える。

キーコード加工回路１２は前述したキーコードレジスタ
９に読み込まれた根音を示すキーコードデータを従音形
成用データ発生回路１３から順次加えられる従音形成用
データＳＤに応じて順次加工し、根音に対して所定の音
程関係にある従音を示すキーコードＫＣを順次チャンネ
ルプロセッサ２００（第１図）に送出する。■ 各部の
詳細説明 次に第２図に示したキーコーダ１００の要部の詳細回路
例について説明する。

なお、以下の回路においては第３図に示すような図法が
用いられる。すなわちインバータは第３図ａ１アンド回
路は第３図Ｂ，Ｃｌオア回路は第３図Ｄ，ｅｌ排他オア
回路は第３図ｆのように示し、アンド回路あるいはオア
回路において入力線の数が少ない場合は第３図Ｂ，ｄに
示す通常の図法を採用し、入力線の数が多い場合は第３
図Ｃ，ｅに示すような図法を採用する。第３図Ｃ，ｅの
図法は、回路の入力側に１本の入力線をえがき、この入
力線と信号ラインを交叉させ、回路に入力されるべき信
号のラインと入力線との交叉点を丸印で囲むようにした
ものである。従つて第３図ｃの場合、論理式で表わすと
Ｑ＝Ａ−Ｂ−Ｄとなり、第３図ｅの場合、論理式で表わ
すとＱ＝Ａ＋Ｂ＋Ｃとなる。またディレィフリップフロ
ップは第３図Ｇ，ｈに示すような図法が採用される。デ
イレイフリツプフ“口ノブにおいて、第３図ｇに示すよ
うに特にクロックパルスの表示のないものは全て周期４
８ｐｓのクロックパルス（詳しくは２相クロックパルス
）によつて動作し、第３図ｈに示すようにクロックパル
スφ１の表示のあるものは全て周期１μｓのクロックパ
ルス（詳しくは２相クロックパルス）によつて動作する
ようになつている。さて、この実施例の電子楽器は２曜
類のファンクションスイッチ及び第０オクターブのＣ音
Ｃ。

から第１オクターブのＣ音Ｃ１までの１３鍵を有するペ
ダル鍵盤及び第１オクターブのＣ音Ｃ１から第５オクタ
ーブのＣ音Ｃ５までの４９鍵を有する下鍵盤及び第２オ
クターブのＣ音Ｃ２から第６オクターブのＣ音Ｃ６まで
の４９鍵を有する上鍵盤を具えており、ペダル鍵盤の各
鍵に対応するキースイッチはブロックＰ１下鍵盤の各鍵
に対応するキースイッチはオクターブ毎のブロックＬｌ
，Ｌ２，Ｌ３，Ｌｌ上鍵盤の各鍵に対応するキースイッ
チも同様にオクタニブ毎のブロックＵｌ，Ｕ２，Ｕ３，
Ｕ４にそれぞれ分けられる。この場合各ファンクション
スイッチは各キースイッチのノートに適宜対応して２つ
のブロックＦｌ，Ｆ２に分けられる。この各ファンクシ
ョンスイッチ及び各キースイッチのブロック分けの状態
を表に表わすと第１表のようになる。ここで艷号ＳＦは
シングルフィンガ機能、記号ＦＣはフィンガコード機能
、記号ＣＡはカスタム機能、記号Ｍはメモリ機能、すな
わち下鍵盤の鍵の押圧が解除されても解除する前に押圧
されていた鍵に基づき自動演奏を続行する機能、記号Ｃ
ＯＭはコンスタント機能、すなわちコード音及びベース
音を持続音とする機能、記号ＥＣは２種類のエンベロー
プ波形を切り換える機能、信号■は発音する音を急激に
減衰させるダンプ機能、記号ＦＳはフットスイッチ、記
号ＵＴは自動アルペジオ演奏におけるアップモードとタ
ーンモードとを切り換える機能、記号ＦＳＳは前述した
フットスイッチてどの機能の制御を選択するかを決定す
るフットスイッチセレクト機能、記号ＳＴは自動リズム
演奏をスタートさせるリズムスタート機能、記号ＳＳは
自動リズム演奏と自動ベースコード演奏とを同期してス
タートさせるシンクロスタート機能、記号ＲＶは２種の
リズムバリエーシヨンを切り換える機能、記号Ｒ１〜Ｒ
８は８種類のリズム、例えばマーチ、ワルツ、スウング
、スローロツク、ジヤズロツク、ルンバ、ボサノバ、サ
ンバを選択する機能、記号ＢＶは自動ベース演奏におけ
る２種類のベースバリエーションを切り換える機能、記
号Ｖｌ，■２は自動アルペジオ演奏におけるアルペジオ
バリエーシヨンを選択する機能、記号ＢＥＡＴは２種類
のテンポを切り換える機能の夫々を選択するファンクシ
ョンスイッチに対応するものである。

また、記号Ｃし。〜Ｃ６は各鍵盤のキースイッチに対応
するもので、例えば記号Ｃ２＃は第２オクターブのＣ＃
音のキースイッチに対応し、記号ＣＬ。，Ｃし，，Ｃし
，は夫々第０オクターブ、第１オクターブ、第２オクタ
ーブのＣ音のキースイッチに対応し、特に各鍵盤の最低
音のキースイッチに対応する。このようにブロック分け
したファンクションスイッチおよびキースイッチの結線
の一具体例を示すと第４図のようになる。

すなわちファンクションスイッチ及びキースイッチの一
方の端子（固定接点側）は各ブロックＦｌ，Ｆ２，Ｐ，
Ｌｌ〜Ｌｌ，Ｕｌ〜Ｕ４毎に共通接続された、ブロック
配線Ｋｇ〜埠を介して導出され、他方の端子（可動接点
側）はそれぞれダイオードＤを介して同一ノート又はノ
ートに対応して共通接続されノート配線ｎ１〜Ｎｌ，を
介して導出される。ここで容量Ｃ，はブロック配線Ｋｇ
〜Ｂｌｌの夫々の配線容量、容量Ｃｎはノート配線ｎ１
〜Ｎｌ３の夫々の配線容量であり、各ファンクションス
イッチ及びキースイッチの検出はこの夫々の配線容量Ｃ
，，Ｃｎを積極的に利用して行なわれる。ファンクショ
ンスイッチ及びキースイッチの検出第５図はブロック検
出回路２の具体例、第６図はノート検出回路４の具体例
、第７図はブロック検出回路２及びノート検出回路４の
検出動作を制御するステートコントロール回路３の具体
例を示したものである。

第５図において、ブロック検出回路２は各ブロックＦｌ
，Ｆ２，Ｐ，Ｌｌ〜Ｌ２，Ｕｌ〜Ｕ，に対応する検出回
路１４−１〜１４−１１及び自動ベースコード処理用回
路１５−１，１５−２及び自動アルペジオ処理用回路１
６を具えており、各検出回路１４−１〜１４−１１の入
力端子ＴＢｌ〜ＴＢｌｌには第４図に示したブロック配
線ｂ１〜Ｂｌｌがそれぞれ接続される。

また第６図においてノート検出回路４は各ノートＣＬ−
Ｃに対応する検出回路１７−１〜１７一１３を見えてお
り、各検出回路１７−１〜１７一３の入力端子ＴＮｌ〜
ＴＮｌ３には第４図に示したノート配線ｎ１〜Ｎｌ３が
それぞれ接続される。

なお、第５図において検出回路１４−１〜１４一１１は
ブロックＦ１及びＵ，に対応する回路１４−１，１４−
１１のみ詳細を図示したが、他のブロックＦ２，Ｐ，Ｌ
ｌ〜Ｌ４，Ｕｌ〜Ｕ，に対応する回路１４−２〜１４−
１０も回路１４−１，１４一１１と同一の構成であり、
また第６図において検出回路１７−１〜１７−１３はノ
ードＣＬ及びＣに対応する回路１７−１及び１７−１３
のみ詳細を図示したが、他のノートＣ＃〜Ｂに対応する
回路１７−２〜１７−２は回路１７−１と同一の構成で
ある。ただし図示のようにノートＣに対応する回路１７
−１３のみ構成が若干異なる。また第５図、第６図にお
いて検出回路１４−１〜１４−１１，１７−１〜１７−
１３の回路構成素子（アンド回路、オア回路など）は夫
々別体のものであるが動作機能が同一の素子に関しては
説明の便宜上ブロックの種類あるいはノートの種類に無
関係に同一の符号で表わす。第５図、第６図に示すブロ
ック検出回路２及びノート検出回路４は第７図に示すス
テートコントロール回路３によつて発生される４つのス
テートＳＯ〜Ｓ３の実行によつて制御される。

このステートコントロール回路３によつて今どのステー
トが実行されているかはステートコントロール回路３の
ディレィフリップフロップＤＦ６，ＤＦ７の出力信号Ｑ
ｌ，Ｑ２の内容がこれを示している。すなわち信号Ｑｌ
，Ｑ２の内容と動作ステートＳＯ〜Ｓ３との関係を示す
と第２表のようになる。第７図において、端子Ｔｌ。

に正のパルスであるイニシャルクリア信号１Ｃが加わる
と、この信号“１゛はインバータ１１２で反転され、負
のパルスとなり、この信号“゜０゛はアンド回路Ａｌ７
〜Ａ２ｌに加えられる。この５イニシャルクリア信号１
Ｃは例えば電源投入時等に発生されるようになつており
、この信号１Ｃによつてシステム全体の回路を一旦クリ
アするためのものである。従つて、イニシャルクリア信
号１Ｃによつてアンド回路Ａｌ７〜Ａ２ｌの出力は全て
゜“０゛となり、ディレィフリップフロップＤＦ６，Ｄ
Ｆ７の出力Ｑｌ，Ｑ２はともに“゜０゛となる。これに
よりディレィフリップフロップＤＦ６，ＤＦ７の出力Ｑ
ｌ，Ｑ２を夫々インバータ１１３，１１，で反転した信
号が加えられるアンド回路Ａｌ６からステートＳ。を示
す信号ＴＴ′ｏが出力される。この信号■。はブロック
検出回路２の各検出回路１４−１〜１４−１１のＭＯＳ
型電界効果トランジスタ（以下、単にトランジスタとい
う）ＴＲｌ（第５図）のゲートに加えられ、各トランジ
スタ五Ｉを全てオンにし、端子ＴＢｌ〜Ｔ８ｌｌを介し
てブロック配線ｂ１〜垢の配線容量ＣＢ（第４図）を全
て放電する。アンド回路Ａｌ，の出力はオア回路０Ｒ２
４を介してディレィフリップフロップＤＦ６に加わり、
ディレィフリップフロップＤＦ６の出力Ｑ１は次のクロ
ックパルスのタイミングで６６ｒ５に立上る。

このときディレィフリップフロップＤＦ７の出力Ｑ２は
依然と“０゛となつている。これによりアンド回路１７
のアンド条件が成立し、ステートＳ１を示す信号Ｔ１′
１が出力される。またこのときディレィフリップフロッ
プＤＦ６の出力Ｑ１は信号ＴＴ′１＋ＴＴ３としてノー
ト検出回路４の各検出回路１７一１〜１７−１３のトラ
ンジスタＴＲ４（第６図）のゲートに加わり、各トラン
ジスタＴＲ４を全てオンして、電源ＶＤＤを夫々端子Ｔ
Ｎｌ〜ＴＮｌ３を介してノート配線ｎ１〜Ｎｌ３に供給
し、配線容量Ｃ。を充電する。このときオンしているキ
ースイッチ又はファンクションスイッチがあると、その
キースイ゛ツチ又はファンクションスイッチを含むブロ
ックのブロック配線Ｋｇ〜Ｂｎの配線容量Ｃｂはそのキ
ースイッチ又はファンクションスイッチを介して充電さ
れ、そのブロック配線（ｂ１〜Ｂｎの１つまたは複数）
のみに信号“゜１゛が生じる。この信号は・対応するブ
ロック検出回路２の入力端子ＴＢｌ〜ＴＢｌｌを介して
対応する検出回路１４−１〜１４一１１のアンド回路Ａ
１に加えられる。アンド回路Ａ１の他の入力にには前記
ステート制御回路３のアンド回路Ａｌ７の出力であるス
テートＳ１を示すフ信号ＴＴｌが加えられており、オン
しているキースイッチ又はファンクションスイッチを含
むブロックに対応する検出回路のアンド回路Ａ１のみア
ンド条件が成立し、信号“１゛をオア回路０Ｒ１を介し
てディレィフリップフロップＤＦｌに加える。またステ
ートＳ１を示す信号ＴＴｌは自動ベースコード処理用回
路１５−１，１５−２及び自動アルペジオ処理用回路１
６の各ディレィフリップフロップＤＦ２〜ＤＦ４にも夫
々オア回路０Ｒ３，０Ｒ５，０Ｒ７を介して加えられる
。各検出回路１４−１〜１４−１１のディレィフリップ
フロップＤＦｌの出力はアンド回路Ａ２、オア回路０Ｒ
１を介してデータ入力にフィードバックされており、ま
た自動ベースコード処理用回路１５−１，１５−２及び
自動アルペジオ処理用回路１６のディレィフリップフロ
ップＤＦ２，ＤＦ３，ＤＦ４の各出力は夫々、アンド回
路Ａ６、オア回路０Ｒ３及びアンド回路Ａ８、オア回路
０Ｒ５及びアンド回路ＡｌＯ、オア回路０Ｒ７を介して
各データ入力にフィードバックされており、各ディレィ
フリップフロップＤＦｌ，ＤＦ２，ＤＦ３，ＤＦ４は夫
々記憶回路を形成している。

従つてステートＳ１においてオンしているキースイッチ
又はファンクションスイッチを含むブロックに対応する
検出回路のディレィフリップフロップＤＦｌには信号“
゜１゛が記憶される。しかし、オンしているキースイッ
チ又はファンクションスイッチを全く含まない他のブロ
ックに対応する検出回路のディレィフリップフロップＤ
Ｆｌには信号の記憶がなされない。また自動ベースコー
ド処理用回路１５−１，１５−２のディレィフリップフ
ロップＤＦ２，ＤＦ３及び自動アルペジオ処理用回路１
６のディレィフリップフロップＤＦ４には無条件で信号
゜゜１゛が記憶される。各ブロックに対応する検出回路
１４−１〜１４一１１の各オア回路０Ｒ１及び自動ベー
スコード処理用回路１５−１，１５−２の各オア回路０
Ｒ３，０Ｒ５及び自動アルペジオ処理用回路１６のオア
回路０Ｒ７の各出力はオア回路０Ｒ９に加えられる。

オア回路０Ｒ９は各ディレィフリップフロ．ノブＤＦｌ
，ＤＦ２，ＤＦ３，ＤＦ４のいずれか１つの信号゜゜１
゛が加わると、“゜１゛に立上り、各ディレィフリップ
フロップＤＦｌ〜ＤＦ４の記憶が全てなくなつたとき“
０゛になるエニイプロツク信号油を出力する。このエニ
イプロツク信号ＡＢは−ステートコントロール回路３の
アンド回路Ａ２ｌに加わり、信号を゜゜１゛をオア回路
０Ｒ２５を介してディレィフリップフロップＤＦ７のデ
ータ入力に加え、次のクロックパルスのタイミングでデ
ィレィフリップフロップＤＦ７の出力Ｑ２を６６Ｆ３に
する。またこのときオア回路０Ｒ２４の出力は′４０。
となつているので、ディレィフリップフロップＤＦ６の
出力Ｑ１は“０゛になり、アンド回路Ａｌ８のアンド条
件が成立してステート■になる。ブロック検出回路２の
各検出回路１４−１〜１４−１１のうちオンしているキ
ースイッチ又はファンクションスイッチを含むブロック
に対応するｌ検出回路のディレィフリップフロップＤＦ
ｌに記憶された信号“１゛はアンド回路Ａ３に加えられ
る。

アンド回路Ａ３は優先回路を形成するものであり、最優
先のブロックＦ１に対応する検出回路１４−１のアンド
回路Ａ３には接地レベルの信号゜６０゛２をインバータ
１２で反転した信号６“１゛５を加え無条件で動作可能
にする。また他の検出回路１４−２〜１４−１１には前
段のディレィフリップフロップＤＦｌの出力とその前段
のオア回路０Ｒ２の出力が加わるオア回路０Ｒ２の出力
をインバ“一タ１２で反転した信号が加えられており、
その検出回路より優先順位の高いディレィフリップフロ
ップＤＦｌの全てに記憶がない（信号４６０１つという
条件でアンド回路Ａ３を動作可能とし、その検出回路よ
り優先順位の高い検出回路のディレィフリップフロップ
ＤＦｌの１つにでも記憶があれば（信号゜゜１゛）アン
ド回路Ａ３は不動作となるようになつている。アンド回
路Ａ３の出力はアンド回路Ａ４に加えられ、またアンド
回路Ａ３の出力をインバータＩ３で反転した信号はアン
ド回路Ａ５に加えられる。

アンド回路Ａ４，Ａ５の他の入力にはステートＳ２を示
す信号ＴＴ２がステートコントロール回路３のアンド回
路１８から加えられている。また、自動ベースコード処
理用回路１５−１，１５−２及び自動アルペジオ処理用
回路１６の各ディレィフリップフロップＤＦ２，ＤＦ３
，ＤＦ，に記憶された信号“゜１゛は夫々３入力アンド
回路Ａ７，Ａ９，Ａｌｌに加えられ、アンド回路Ａ７の
他の入力には検出回路１４−１１のオア回路０Ｒ２の出
力をインバータ■５で反転した信号及びステートＳ２を
示す信号Ｔｒ２が、アンド回路Ａ９の他の入力には自動
ベースコード処理用回路１５−１のディレィフリップフ
ロップＤＦ２の出力及びその前段のオア回路０Ｒ２の出
力が加わるオア回路０Ｒ４の出力をインバータ１７で反
転した信号及びステートＳ２を示す信号ＴＴ′２が、ア
ンド回路Ａｌｌの他の入力には自動ベースコード処理用
回路１５−２のディレィフリップフロップＤＦ３の出力
及びその前段のオア回路０Ｒ４の出力が加わるオア回路
０Ｒ６の出力をインバータ１９で反転した信号及びステ
ートＳ２を示す信号ＴＴ２が、それぞれ加えられており
、アンド回路Ａ７，Ａ９，Ａｌｌは優先回路を形成して
いる。従つて、ステートＳ２において、まず、検出回路
１４−１〜１４−１１で、記憶のなされたディレィフリ
ップフロップＤＦｌのうち、優先順位が一番高いブロッ
クに対応するものが抽出され、その抽出されたブロック
に対応する検出回路のアンド回路Ａ４のみから信号゜“
１゛が出力される。この信号゜゜１゛はインバータ１１
を介してアンド回路Ａ２に加えられディレィフリップフ
ロップＤＦｌの記憶を解除するとともにこの検出回路の
ブロック検出出力信号となる。またアンド回路Ａ４の出
力゜゜１゛はトランジスタＴＲ２のゲートに加えられ抽
出したブロック配線の配線容量Ｃ，を放電する。このと
き他の検出回路のアンド回路Ａ３の出力は“゜０゛であ
り、アンド回路Ａ５のアンド条件が成立し、トランジス
タＴＲ３のゲートに信号゜゜１゛を加え他の検出回路に
対応するブロックのブロック配線の配線容量Ｃ，を充電
して他のブロックのキースイッチ及びファンクションス
イッチに直列に接続されたダイオードＤ（第４図）に逆
バイアスをかける。従つて抽出されたブロックのオンし
ているキースイッチ及びファンクションスイッチの接続
されるノート配線のみ信号゜゜０゛が生じ、他のノート
配線は信号゛゜１゛を示す。この信号゛゜０゛は対応す
るノート検出回路４（第６図）の対応する検出回路（１
７−１〜１７−１３の１つまたは複数）のインバータ■
１０で反転され、アンド回路Ａｌ２に加わる。アンド回
路Ａｌ２の他の入力にはステートコントロール回路３か
らのステートＳ２を表わす信号ＴＴ２が加えられており
、ステートＳ２において信号“゜１゛をオア回路０Ｒ１
６または０Ｒ１８を介してディレィフリップフロップＤ
Ｆ５のデータ入力に加える。ディレィフリップフロップ
ＤＦ５は、その出力をアンド回路Ａ１牡オア回路０Ｒ１
６または０Ｒ１８を介して入力にフィードバックして記
憶回路を形成している。従つてオア回路０Ｒ１６または
０Ｒ１８を介して信号゜゜１゛が加わると、この信号６
′Ｒ５を対応するディレィフリップフロップＤＦ５に記
憶する。また各検出回路１７−１〜１７−１３の各オア
回路０Ｒ１６または０Ｒ１８の出力はオア回路０Ｒ１９
に加えられる。オア回路０Ｒ１９は検出回路１７−１〜
１７−１３の各ディレィフリップフロップＤＦ５のいず
れかに信号が加わると６６ｒ３に立上がり、各ディレィ
フリップフロップＤＦ５のうち１つでも記憶がなされて
いる間は“゜１゛を保持するエニイノート信号ＡＮを発
生し、これをステート検出回路３のアンド回路Ａｌ９（
第７図）に加える。アンド回路Ａｌ９のアンド条件はこ
のとき成立し、信号゜゜１゛をオア回路０Ｒ２５を介し
てディレィフリップフロップＤＦ７に加えるとともにオ
ア回路０Ｒ２４を介してディレィフリップフロップＤＦ
６に加える。これによりディレィフリップフロップＤＦ
６，ＤＦ７の出力Ｑｌ，Ｑ２は次のクロックパルスのタ
イミングで“１゛になり、ステートＳ３になる。またこ
のとき信号Ｔｒｌ＋ＴＩ′３がノート検出回路４の検出
回路１７−１〜１７−１３の各トランジスタＴＲ４のゲ
ートに加えられ、ステートＳ２において放電したノート
配線の配線容量Ｃｎを充電する。ノート検出回路４の各
検出回路１７−１〜１７一１３の各ディレィフリップフ
ロップＤＦ５の出力はアンド回路Ａｌ３に加えられる。

アンド回路Ａｌ３は優先回路を形成しており、最優先の
ノートＣＬに対応する検出回路１７−１のアンド回路Ａ
ｌ３には接地レベル信号６６０″をインバータ■１１で
反転した信号゜“１゛を加え無条件で動作可能とし、他
の検出回路１７−２〜１７−１３のアンド回路Ａｌ３に
は前段のディレィフリップフロップＤＦ５の出力と、そ
の前段のオア回路０Ｒ１７の出力が加わるオア回路０Ｒ
１７の出力をインバ・一タ１１１で反転した信号を加え
、その検出回路より優先順位の高いディレィフリップフ
ロップＤＦ５の全てに記憶がない（信号゜゜０゛）とい
う条件でアンド回路Ａｌ３を動作可能にし、その検出回
路より優先順位の高い検出回路のデイレイフリ）ツプフ
ロツプＤＦ５の１つにでも信号６６ｒ３が記憶されてい
ればアンド回路Ａｌ３は不動作となるようになつている
。従つて、アンド回路Ａｌ３は優先順位に従つて低音側
から成立し、記憶のなされたディレィフリップフロップ
ＤＦ５を有する検出回路のアンド回路Ａｌ３から順次信
号“１゛が出力される。またノートＣしに対応する検出
回路１７−１のアンド回路Ａｌ４には接地レベルの信号
“゜０゛が加えられており、他のＣ＃〜Ｃに対応する検
出回路１７−２〜１７−１３のアンド回路Ａｌ４には前
段の検出回路１７−１〜１７−１２のオア回路０Ｒ１７
の出力が加えられており、アンド回路Ａｌ３のアンド条
件が成立して当該検出回路から信号゜゜１゛が出力され
ると同時に当該検出回路のアンド回路Ａｌ４を不動作に
し、当該検出回路のディレィフリップフロップＤＦ５の
記憶をクリアするようになつている。記憶のなされたデ
ィレィフリップフロップＤＦ５に対応する検出回路のア
ンド回路Ａｌ３から全て信号６４ｒ３が出力され、各デ
ィレィフリップフロップＤＦ５の記憶が全てなくなると
オア回路０Ｒ１９の出力であるエニイノート信号Ａぱ６
０゛となる。

これによりステートコントロール回路３のアンド回路Ａ
ｌ９のアンド条件は成立しなくなり、ステートＳ３が終
了する。ステートＳ３が終了すると、ディレィフリップ
フロップＤＦ６の出力Ｑ１ぱ゜０゛になるからブロック
検出回路２からエニイプロツク信号ＡＢが発生している
ということを条件に再びアンド回路Ａｌ８が成立し、ス
テートＳ２になる。アンド回路１８の出力であるステー
トＳ２を示す信号ＴＴ２はブロック検出回路２に加えら
れ、次の優先順位のブロック抽出が行なわれる。このよ
うにして、ステートＳ２においてブロック検出回路２の
検出回路１４−１〜１４−１１のうち抽出されたブロッ
クに対応する１つからプロツーク検出信号を出力し、ス
テートＳ３においてノート検出回路４の検出回路１７−
１〜１７−１３から当該ブロックのオンしているキース
イッチ又はファンクションスイッチを示すノート検出信
号を順次出力し、ブロック検出回路２の各検出回路１４
−１〜１４−１１のディレィフリップフロップＤＦｌの
記憶が全てなくなるまで、すなわち最初にステートＳ１
においてオンしているキースイッチ又はファンクション
スイッチを含むブロックとして検出したブロックの抽出
が完了するまでステートＳ２とステートＳ３が交互に繰
り返えされる。例えば、フィンガーコード機能ＦＣ及び
シンクロスタート機能ＳＳ及びリズムＲ１に対応するフ
ァンクションスイッチが投入され、ノートＣし、，Ｅｌ
，Ｇｌに対応する鍵が下鍵盤で押圧され、ノートＥ２に
対応する鍵が上鍵盤で押圧されている場合におけるステ
ートコントロール回路３の各部の信号及びブロック検出
回路２の出力及びノート検出回路４の出力をタイミング
チャートに表わすと第８図のようになる。ここで第８図
ａはクロックパルスφによつて形成されるクロックパル
ス時間ち〜Ｔｎを示しており、第８図ｋに示す信号ＢＰ
はブロック検出回路２の各検出回路１４−１〜１４”−
１１及び自動ベースコード処理用回路１５一１，１５−
２及び自動アルペジオ処理用回路１６の各出力をまとめ
て表わしたものであり、第８図１に示す信号ＮＰはノー
ト検出回路４の各検出回路１７−１〜１７−１３の出力
を表わしたものである。いま第８図ｂに示すようにイニ
シャルクリア信号１Ｃがステートコントロール回路３の
端子ＴｌＣに加わると、ディレィフリップフロップＤＦ
６，ＤＦ７の出力Ｑｌ，Ｑ２はクロックパルス時間ちの
タイミングで“６０゛になり（第８図Ｃ，ｄ）ステート
ＳＯを示す信号ＴＴＯが発生され（第８図ｅ）、この信
号ＴＴＯによつてブロック検出回路２のトランジスタＴ
Ｒｌをオンにし、各ブロック配線Ｋｇ〜Ｂｌｌの配線容
量Ｃ，を放電する。続いて、次のクロックパルス時間ら
のタイミングでディレィフリップフロップＤＦ６の出力
Ｑ１は“１゛になり、ステートＳ１を示す信号ＴＴｌ（
第８図ｆ）及び信号ＴＴｌ＋ＴＴ３（第８図ｈ）が発生
され、信号ＴＴｌ＋ＴＴ，によつてノート検出回路４の
トランジスタＴＲ４をオンして、各ノート配線ｎ１〜Ｎ
ｌ３の配線容量Ｃｎを充電し、信号ＴＴｌによつてブロ
ック検出回路２のアンド回路Ａ１を動作可能にし、フィ
ンガーコード機能ＦＣ及びシンクロスタート機能ＳＳを
選択するファンクションスイッチを含むブロックＦ１に
対応する検出回路１４−１及びリズムＲ１を選択するフ
ァンクションスイッチを含むブロックＦ２に対応する検
出回路１４−２、及び下鍵盤のノートＣし，，Ｅｌ，Ｇ
ｌを含むブロックＬ１に対応する検出回路１４−４及び
上鍵盤のノートＥ２を含むブロックＵ１に対応する検出
回路１４−８の各ディレィフリップフロップＤＦｌと、
自動ベースコード処理用回路１５−１，１５−２のディ
レィフリップフロップＤＦ２，ＤＦ３及び自動アルペジ
オ処理用回路１６のディレィフリップフロップＤＦ，に
信号゜゛１゛を記憶する。これと同時にブロック検出回
路２からエニイプロツク信号ＡＢが発生される（第８図
１）。クロックパルス時間Ｔ３のタイミングになると、
ステートコントロール回路３のディレィフリップフロッ
プＤＦ７の出力Ｑ２は６６ｒ３になり、ディレィフリッ
プフロップＤＦ６の出丈Ｑ１は６４０″になつてステー
トＳ２を示す信号ＴＴ２が発生され（第８図ｇ）、この
信号ＴＴ２によつてまずブロック検出回路２のブロック
Ｆ１に対応する検出回路１４一１のアンド回路Ａ４が動
作可能になり、トランジスタＭ２をオンして、ブロック
配線ｂ１の配線容量Ｃ，を放電するとともにブロック検
出信号１Ｐを出力する（第８図ｋ）。

またこの信号ＴＴ２はノート検出回路４のアンド回路Ａ
ｌ２を動作可能にし、信号ＦＣ，ＳＳに対応する検出回
路１７−２，１７−１３のディレィフリップフロップＤ
Ｆ５に信号゜゜１゛を記憶する。この記憶と同時にノー
ト検出回路４から出力されるエニイノート信号Ａは“゜
１゛になる（第８図ｊ）。クロックパルス時間ζになる
とステートＳ３になり、ノート検出回路４のディレィフ
リップフロップＤＦ５に記憶された信号゜“１゛はクロ
ックパルス時間Ｔ４，ｔ５のタイミングでノートＣ＃，
Ｃに対応する出力ライン２２，２３から機能ＦＣ，ＳＳ
の選択を示す信号として順次出力される（第８図１）。
ライン３３からの信号の送出が完了するとクロックパル
ス時間Ｔ５のタイミングでエニイノート信号ＡＮは′６
０８になり、次のクロックパルス時間Ｔ６のタイミング
でステートコントロール回路３のディレィフリップフロ
ップＤＦ６の出力Ｑ１は“０゛になつて再びステートＳ
２になる。このようにしてステートＳ３，Ｓ２が交互に
繰り返され、ブロック検出回路２からはブロックＦ２，
Ｌｌ，Ｕｌを示す信号Ｆ２Ｐ，ＬｌＰ，ＵｌＰが順次出
力され、これに応じてノート検出回路４からはリズムＲ
１を選択する信号、下鍵盤の当該ノートＣＬ，Ｅ，Ｇを
示す信号、上鍵盤の当該ノートＥを示す信号が順次出力
される。最初のステートＳ１でブロック検出回路２の各
検出回路１４−１〜１４−１１のディレィフリップフロ
ップＤＦｌに記憶された信号の抽出が全て終ると、ステ
ートＳ２において自動ベースコード処理用回路１５−１
のアンド回路Ａ７が動作可能となり、信号゜゜１゛を信
号ＡｌＰとして出力するとともに、この信号をインバー
タ１４で反転してアンド回路Ａ６に加え、アンド回路Ａ
６を不動作にし、ディレィフリップフロップＤＦ２の記
憶をクリアする。

この自動ベースコード処理用回路１５一１の出力ＡｌＰ
はオア回路０Ｒ１５を介し、自動ベースコード制御信号
ＡＰとしてノート検出回路４の検出回路１７−１〜１７
−１２の各オア回路０Ｒ１６に加えられる。従つてブロ
ック検出回路２の自動ベースコード処理用回路１５−１
から信号ＡｌＰが出力されるとノート検出回路４の検出
回路１７−１−１７−１２のディレィフリップフロップ
ＤＦ５には全て信号“゜１゛が記憶される。なおこのと
き検出回路１７−１３のオア回路０Ｒ１８には信号ＡＰ
は加えられないが、これは検出回路１７−１が検出回路
１７−１３と同一のノートＣを表わしているため重複を
さけるためである。ノート検出回路４の検出回路１７−
１〜１７一１２の各ディレィフリップフロップＤＦ５に
記憶された信号は次のクロックパルス時間のタイミング
から各クロックパルスに同期して順次出力される。すな
わち、各検出回路１７−１〜１７−１２の出力ライン２
１〜３２には順次信号“゜１゛が現われる。ライン３２
から信号゜“１゛が出力され、エニイノート信号ＡＮが
６６０１になるとステートＳ２になり、自動ベースコー
ド処理用回路１５−２のアンド回路Ａ９のアンド条件が
成立し、その出力信号“゜１゛をインバータ１６を介し
てアンド回路Ａ８に加え、ディレィフリップフロップＤ
Ｆ３の記憶をクリアするとともに信号Ａ２Ｐを出力する
。この信号Ａ２Ｐは前述したオア回路０Ｒ１５を介して
自動ベースコード制御信号却となつてノート検出回路４
の検出回路１７−１〜１７−１２のオア回路０Ｒ１６に
加わり、各ディレィフリップフロップＤＦ５に全て信号
゜゜１゛を記憶させる。従つて検出回路１７−１〜１７
−１２の出力ライン２１〜３２には各クロックパルス時
間に同期して順次信号“゜１゛が生じる。この自動ベー
スコード処理用回路１５−１，１５−２の出ノカＡｌＰ
，Ａ２Ｐに基づきノート検出回路４の検出回路１７−１
〜１７−１２から順次出力される信号は自動ベースコー
ド演奏用のキーコードデータを形成するための根音の検
出に用いられる。続いて自動アルペジオ処理用回路１６
のアンド回路Ａｌｌのアンド条件が成立し、その出力信
号“゜１゛をインバータ１８で反転してアンド回路Ａｌ
Ｏに加え、ディレィフリップフロップＤＦ４の記憶をク
リアするとともに自動アルペジオ制御信号ＡＲＰを送出
する。信号ＡＲＰの送出が完了すると、再びステートＳ
。になり、これによりブロック検出回路２及びノート検
出回路４による１回の走査が完了し、以下同様の走査が
繰り返えされる。このようにしてブロック検出回路２の
各検出回路１４−１〜１４−１１及び自動ベースコード
処理用回路１５−１，１５−２から出力された信号Ｆｌ
Ｐ−Ａ２Ｐはエンコーダ１８に加えられる。エンコーダ
１８はオア回路０Ｒ１０，０Ｒ１１，０Ｒ１２から成り
、各検出回路１４−１〜１４一１１及び自動ベースコー
ド処理用回路１５−１，１５−２の出力に応じて、ブロ
ックの種類を表わす種類別コードＢＣｌ，ＢＣ２，ＢＣ
３を発生する。このブロックの種類と種類別コーＦ′Ｂ
Ｃｌ，ＢＣ２，ＢＣ３との関係を表に示すと、第３表の
ようになる。エンコーダ１８でエンコードされた種類別
コーｌ′ＢＣｌ〜ＢＣ３は第９図に示す種類別コードレ
ジスタ８に加えられる。

種類別コードレジスタ８はステージ８−３においてその
詳細が代表して示されているように加えられた信号をオ
ア回路０Ｒ２６を介してディレィフリップフロップＤＦ
９のデータ入力に加え、その出力をアンド回路Ａ２３、
オア回路０Ｒ２６を−介して入力にフィードバックする
ようになつており、アンド回路Ａ２３の他の入力には前
記ステートコントロール回路３（第７図）からの信号Ｔ
１′３が加えられている。

この信号ＴＴ３はステートコントロール回路３のアンド
回路Ａｌ９の出力をディレィフリップフロップＤＦ８で
絽μｓ遅延させたものであり、第８図ｍに示すようにス
テートＳ３を示す信号である。従つて、ブロック検出回
路２からステートＳ２で送出された種類別コードＢＣｌ
〜ＢＣ３は次の状態であるステートＳ，の間一時保持さ
れる。種類別コードレジスタ８の各出力信号及びその各
出力信号を夫々インバータ１１６，１１７，１Ｊ１８で
夫々反転した信号はデコーダ１０に加えられる。

デコーダ１０はアンド回路Ａ２４〜Ａ３Ｏからなり、加
えられる種類別コーＩ−′ＢＣｌ〜孜らに対応して、フ
ァンクションスイッチを含むブロックの検出時間を示す
信号ＦｌＴ，Ｆ２Ｔｌペダル鍵盤のキースイッチを含む
ブロックの検出時間を示す信号ＰＴｌ下鍵盤のキースイ
ッチを含むブロックの検出時間を示す信号ＬＴｌ上鍵盤
のキースイッチを含むブロックの検出時間を示す信号訂
、自動ベースコード処理時間を示す信号ＡｌＴ，Ａ２Ｔ
を各アンド回路Ａ２４〜Ａ３Ｏから出力する。これらの
信号ＦｌＴ−Ａ２Ｔは制御信号形成回路１１に加えられ
、種々の制御信号を形成するために用いられる。ブロッ
ク検出回路２のブロックＬ１〜Ｌ，，Ｕｌ〜Ｕ，に対応
する検出回路１４−４〜１４−１１の出力信号ＬｌＰ−
Ｕ４Ｐはオア回路０Ｒ１３，０Ｒ１４からなるエンコー
ダ１９に加えられ、各オクターブを示すオクターブコー
ド０Ｃ１，０Ｃ２にエンコードされる。

またノート検出回路４の各検出回路１７−１〜１７−１
３の出力はオア回路０Ｒ２０，０Ｒ２１，０Ｒ２２，０
Ｒ２３からなるエンコーダ３４に加えられ、各ノートを
示すノートコードＮＣ４〜ＮＣｌにエンコードされる。

このオクターブコード０Ｃ１，０Ｃ２及びノートコード
ＮＣｌ〜ＮＣ４は第２図に示したキーコードレジスタ９
に加えられるのであるが、このオクターブコード０Ｃ１
，０Ｃ２及びノートコードＮＣｌ〜ＮＣ４を夫々各オク
ターブ音域、各ノートに対応して表に示すと、第４表、
第５表のようになる。シングルフィンガ機能が選択され
た場合のコード種類の指定ファンクションスイッチでシ
ングルフィンガ機能ＳＦが選択された場合は、下鍵盤で
押圧された単一の鍵の音に基づいて自動ベース演奏及び
自動コード演奏が行なわれる。

ところで、シングルフィンガ機能による自動ベースコー
ド演奏においては下鍵盤で押圧される鍵は上述のように
単一であるのでコード種類を決定することができない。

そこで何らかの手段によりこのコード種類を指定してや
らなければならないのであるが、この発明では前述した
ノート検出回路４の出力を用いてペダル鍵盤で押圧され
ている鍵が白鍵であるか黒鍵であるかを検出し、これに
よつてコード種類を指定するようになつている。すなわ
ちペダル鍵盤で白鍵が押圧されるとこれをノート検出回
路４の出力から検出し短７度音程７ｂの音を含むコード
（セブンスコード）を指定し、黒鍵が押圧されるとこれ
をノート検出回路４の出力から検出し、短３度音程３ｂ
の音を含むコード（マイナコード）を指定し、白鍵及び
黒鍵のいずれもが押圧されないとメジャーコードを指定
するのである。ペダル鍵盤で白鍵又は黒鍵が押圧される
と、デコーダ１０（第９図）のアンド回路Ａ２６から信
号ｎが出力される。

この信号ＰＴは制御信号形成回路１１のアンド回路Ａ３
３に加えられる。制御信号形成回路１１はデコーダ１０
の各出力及び操作された各ファンクションスイッチから
の情報等に応じて種々の制御信号を形成するものである
が、ここではアンド回路Ａ３３のみ示し、他は省略して
図示してある。アンド回路Ａ３３の他の入力にはシング
ルフィンガ機能が選択されていることを示す信号ＳＦが
加えられている。

なお、この信号ＳＦは第２図に示したファンクションデ
ータメモリ６に一時記憶された信号を用いることができ
る。従つてアンド回路Ａ３３はファンクションスイッチ
でシングルフィンガ機能が選択されているという条件で
信号゜゜１゛を出力し、この信号゜゜１゛をＰＴ−ＳＦ
としてアンド回路Ａ５６，Ａ５７に加える。アンド回路
Ａ５６及びＡ５７の他の入力には夫々白鍵に対応するノ
ート検出回路４の出力ライン２１，２３，２５，２６，
２８，３０，３２，３３からの信号及び黒鍵に対応する
ノート検出回路４の出力ライン２２，２４，２７，２９
，３１の信号が夫々オア回路０Ｒ４６，０Ｒ４７を介し
て加えられている。従つてペダル鍵盤で白鍵が押圧され
たときにはアンド回路Ａ５６のアンド条件が成立し、信
号“１゛をセブンスコード検出信号Ｄ７として出力し、
またペダル鍵盤で黒鍵が押圧されたときにはアンド回路
Ａ５７のアンド条件が成立し、信号゜“１゛のマイナ検
出信号Ｄｍとして出力する。セブンス検出信号Ｄ７及び
マイナ検出信号Ｄｍは夫々コードメモリ５５−１，５５
−２に加えられ”る。コードメモリ５５−１，５５−２
はその詳細をメモリ５５−１に代表して示してあるよう
に、加えられた信号をオア回路０Ｒ５７を介してディレ
ィフリップフロップＤＦ４７のデータ入力に加え、この
ディレィフリップフロップＤＦ４７の出力をアンド回路
Ａ９４、オア回路０Ｒ７５を介して入力にフィードバッ
クすることにより信号Ｄ７，Ｄｍを記憶するものである
。なおアンド回路Ａ９４の他の入力にはブロック検出回
路２の自動アルペジオ処理用回路１６の出力ＡＲＰをイ
ンバータ１４９で反転した信号が加えられておりコード
メモリ５５−１，５５−２に記憶された信号は自動アル
ペジオ処理用回路１６から信号ＡＲＰが出力される毎に
クリアされるようになつている。

ところで、ペダル鍵盤で白鍵又は黒鍵のいずれもが押圧
されないとアンド回路Ａ５６，Ａ５７のアンド条件は成
立せず、コードメモリ５５−１，５５−２には信号が記
憶されない。

このときはメジャーコードが指定されたことを意味する
。このようにしてコードメモリ５５に記憶されたコード
の種類を示ず信号は従音形成用データ発生回路１３（第
２図）に加えられ、詳述しないが自動ベースコード処理
時間ＡｌＴ，Ａ２Ｔにおいて従音形成用データＳＤが発
生される。なお、第２図に示したブロック図のうち、コ
ード検出回路５、ファンクションデータメモリ６、キー
コードレジスタ９、制御信号形成回路１１、キーコード
加工回路１２、従音形成用データ発生回路１３の詳細は
特願昭５２−１０９７５＠（特開昭５４一４３０１４号
）発明の名称「キーコードデータ発生装置」に記載され
ている。

また、上記実施例ではペダル鍵盤で白鍵あるいは黒鍵を
押圧することによつてコードの種類を指定するようにし
たがこれに限定されるものではな一い。

すなわちペダル鍵盤の鍵のうち特定の鍵（白鍵及び黒鍵
にかかわらす）を押圧したときにはセブンスコードを指
定しまた他の特定の鍵を押圧したときにはマイナコード
を指定するようにしても同様に構成することができる。
またペダル鍵盤の各鍵を例えば高音部と低音部の２つの
領域に分け、高音部の領域に含まれる鍵を押圧したとき
にはセブンスコードを指定し、低音部の領域に含まれる
鍵を押圧したときにはマイナコードを指定するようにし
てもよい。また、コード種類の指定用鍵盤としてはペダ
ル鍵盤に限らず他の鍵盤を用い”るようにしてもよいの
は勿論である。（この発明の詳細な説明）以上説明した
ようにこの発明によれば、集積回路のピン数を全く増加
することなく、またコード種類指定用鍵盤に特別の専用
キースイッチを設けることなくシングルフィンガ機能選
択時のコード種類の指定を行うことができるので、電子
回路部の大規模な集積回路化を可能にするとともにコス
トダウンをはかることができる。

【図面の簡単な説明】 第１図はこの発明に係わる電子楽器の概要を示すブロッ
ク図、第２図はその要部を示す詳細ブロック図、第３図
は以下の図面に示す記号の説明図、第４図〜第７図及び
第９図はこの発明の電子楽器の一実施例を示す詳細回路
図、第８図はブロック検出回路及びノート検出回路の動
作を説明するタイミングチャートである。 ２・・・・・・ブロック検出回路、４・・・・・・ノー
ト検出回路、５・・・・・・コード検出回路、８・・・
・・・種類別コードレジスタ、１１・・・・・・制御信
号形成回路、１２・・キーコード加工回路、１３・・・
・・従音形成用データ発生回路、５５・・・・・・コー
ドメモリ。

Claims (1)

【特許請求の範囲】
1. １（ａ）複数の鍵およびこれら鍵に対応して設けられた
   複数のキースイッチを有する鍵盤と、（ｂ）上記鍵盤に
   おけるキースイッチの動作状態を検出し、動作している
   キースイッチの属するブロックを示すブロック信号およ
   び動作しているキースイッチに対応する鍵の音名を示す
   ノート信号からなるキーコードデータを順次形成出力す
   るキーコードデータ形成手段と、（ｃ）上記キーコード
   データ形成手段から出力されるキーコードデータのうち
   ノート信号を受入し、該ノート信号のうちの１つのノー
   ト信号に対応してコードの根音を指定するとともに、他
   のノート信号に対応して予め設定された関係にもとづき
   当該コードのコード種類を指定するコード検出手段と、
   （ｄ）上記コード検出手段によつて検出されたコードの
   根音およびコード種類に応じてコード音を自動的に発生
   する自動コード音発生手段とを具える電子楽器。