JPS6326697A - 電子楽器の和音指定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子楽器の和音指定装置に関し、特に根音と
和音種類との組合せにより所望の和音を指定する装置の
改良に関する。

〔従来の技術〕

根音と和音種類との組合せにより所望の和音を指定する
ことは、自動ベースコード演奏のシングルフィンガーモ
ードにおける和音指定法として従来の電子楽器において
一般に知られている。その場合の和音指定方法として次
の２つが従来から実施されている。その一つは、上鍵盤
、下鍵盤、ペダル鍵盤の少くとも三段鍵盤を具える電子
楽器において、下鍵盤において所望の根音に対応する鍵
を押圧し、ペダル鍵盤の黒鍵または白鍵を押圧する（ま
たは押圧しない）ことによりマイナ、セブンス、メジャ
等の和音種類を指定する方法である。

もう一つは、鍵盤（下鍵盤）において所望の根音に対応
する鍵を押圧し、鍵盤とは別途に設けられた特別の和音
種類指定用スイッチ（例えばタッチバー式のスイッチ）
の操作によってメジャ、マイナ、セブンス等の和音種類
を指定する方法である。

前者の場合は、一般鍵盤あるいは二段鍵盤しか具備しな
い（ペダル鍵盤を具備しない）電子楽器には適用するこ
とができないという致命的な欠点が有り、更に三段鍵盤
式の電子楽器においても和音種類指定の時はペダル鍵盤
は本来のベース音手動演奏には使用できなくなるという
欠点が生じる。

後者の場合は、和音種類指定専用の特別のスイッチ装置
を設けねばならないためコスト及び取付はスペース等の
問題が生じるのは勿論のこと、何よりも、鍵盤（根音指
定のため）とその鍵盤とは別のスイッチ装置（和音種類
指定のため）とを−緒に演奏操作しなければならないた
め演奏しにくいという欠点がある。

また、実開昭５１−１９８１７号明細書あるいは特開昭
５４−１４５１２２号明細書には、同じ鍵盤を用いて根
音指定鍵のほかに別の何らかの鍵が同時に押圧されてい
るか否かによってメジャーコードかマイナーコードの指
定を行うようにしたことが開示されている。

〔発明が解決しようとする問題点〕

しかし、上述の従来技術の場合、根音指定鍵のほかに何
か鍵が押圧されてさえいればその押鍵数にかかわらず同
じ和音種類（マイナーコード）が指定されるようになっ
ているにすぎず、根音指定鍵のほかに押圧されている鍵
の数を計数し、計数した押鍵数によって異なる和音種類
を指定するという発想はなかった。そのため、指定可能
な和音種類の数が２種類に限られてしまうという問題点
があった。

従って、上述の従来技術においては、根音及び和音種類
指定のために複数の鍵盤を必要としたり、格別の和音種
類指定専用スイッチ類を必要としたりすることはないが
、その反面、選択若しくは指定可能な和音種類の数が２
種類に限定されていたため、音楽的に満足のゆく和音演
奏を実現するのは困難であった。

この発明は上述の点に鑑みてなされたもので、和音指定
（根音及び和音種類指定）のために複数の鍵盤を必要と
したり、格別の和音種類指定専用スイッチ類を必要とし
たりすることなく、簡単な構成によって、従来に比べて
多種類の和音指定を容易に行うことができるようにした
電子楽器の和音指定装置を提供しようとするものである
。

〔問題点を解決するための手段〕

この発明に係る電子楽器の和音指定装置は、鍵盤部と、
前記鍵盤部で押圧されている鍵のうち所定の優先順位に
従って単一の鍵を根音指定鍵として検出する根音検出手
段と、前記鍵盤部における押鍵数を計数し、この計数内
容に基づき、ａ）前記根音指定鍵以外の押圧鍵が存在し
ていない、ｂ）前記根音指定鍵以外に１つの鍵が押圧さ
れている、Ｃ）前記根音指定鍵以外に２つの鍵が押圧さ
れている、ｄ）前記根音指定鍵以外に３つの鍵が押圧さ
れている、の少なくとも４種類の押鍵数状態のいずれで
あるかを判別し、この判別結果に基づきメジャ、マイナ
、セブンス、マイナセブンス等の少なくとも４つの和音
種類のうちの１つを指示する出力を生ずる和音種類指示
手段と、前記根音検出手段で検出された根音名と前記和
音種類指示手段で指示された和音種類とによって定まる
和音に関連する楽音信号を形成する楽音形成手段とを具
えるものである。

〔作用〕

鍵盤部で所望の数の鍵を押圧すると、根音検出手段では
、押圧されている鍵のうち所定の優先順位に従って単一
の鍵を根音指定鍵として検出する。

和音種類指示手段では、前記鍵盤部における押鍵数を計
数し、この計数内容に基づき、上記ａ）〜ｄ）の少なく
とも４種類の押鍵数状態のいずれであるかを判別し、こ
の判別結果に基づきメジャ、マイナ、セブンス、マイナ
セブンス等の少なくとも４つの和音種類のうちの１つを
指示する。こうして、メジャ、マイナ、セブンス、マイ
ナセブンス等の少なくとも４つの和音種類のうちの所望
の和音種類に対応する上記ａ）〜ｄ）のいずれかの押鍵
数状態となるように、Ｉａ盤部において所望の数の鍵を
押圧すれば、所望の根音及び和音種類を指定することが
できる。従って、この発明によれば、共通の鍵盤部を用
いて根音と和音種類の両方を指定することができ、根音
及び和音種類指定のために複数の鍵盤を必要としたり、
格別の和音種類指定専用スイッチ類を必要としたりする
ことがなく、また、少なくとも４つの和音種類の指定が
可能であり、音楽的に満足のゆく自動和音演奏・伴奏演
奏を容易に行うことができる。

和音指定に使用する鍵盤部は、和音指定（あるいは伴奏
）専用である必要はない。和音指定に利用しない場合は
１通常の鍵盤と同様、押圧鍵に対応する楽音が発生され
るものであってよいゆ以下の実施例では、自動ペースコ
ード演奏のシングルフィンガーモードが選択された場合
に、一般鍵盤の所定の一部の鍵域（下鍵域という用語を
使用している）が根音指定と和音種類指定に兼用される
「鍵盤部（伴奏用鍵盤部）」として機能するようになっ
ている。なお、根音及び和音種類指定に兼用される「鍵
盤部」とは上述のように鍵盤の一部鍵域であってもよい
し、−段の鍵盤全部であってもよい。

〔実施例〕

以下、添付図面を参照してこの発明の実施例につき詳細
に説明しよう。

実施例の全体構成の概略説明 第１図に示す電子楽器は一段鍵盤式のものであり、キー
スイッチマトリクス１０には一段鍵盤の各賞に対応する
キースイッチがマ）　ＩＪクス状に配列されている。キ
ー走査回路１１はキースイッチマトリクス１０を高音側
から走査し、各キーに対応するタイムスロットにおける
パルスの有無（１”かＯｎか）によって当該キーのオン
・オフを示す時分割多重化されたキーデータＫＤを単一
の出力ライフに発生する。尚、キー走査回路１１は低音
側のキーから走査するようにしてもよいが、以下では高
音側から走査するものとして説明する。

キー走査回路１１は、走査用のカウンタを含んでおり、
現在走査中のキーを示す複数ビットのキーコード（ノー
トコードＮ１〜Ｎ４とオクターブコードＢ１〜Ｂ３とか
ら成る）を該カウンタから出力して走査キー表示ライン
１２に供給する０″また、キー走査回路１１では、キー
スイッチマトリクス１０の各キーには対応していない余
分の走査時間を形成するようになっており、その間キー
データＫＤを送出しないことにより、後段の回路で各種
自動演奏用のキー情報類を形成するだめの時間的余裕を
確保している。更に、キー走査回路１１では、キー走査
に関連する様々なタイミング信号を形成し、他の回路に
供給するようになっている。

それらのキー走査関連タイミング信号の詳細は後に明ら
かにする。

第１図に示す電子楽器は、自動ペースコード演奏機能を
具えており、自動ベースコード演奏が選択されていない
場合は鍵盤の全鍵を第１の楽音発生態様（メロディ演奏
）で発音するよう全発音チャンネルな全鍵共通に利用し
、自動ベースコード演奏が選択された場合は鍵盤の一部
の鍵域を第２の楽音発生態様（自動ベースコード演奏娶
≠番蝉；＝粒≠テ弁醤すなわち伴奏演奏）に対応させ、
渋りのミ域を第１の楽音発生態様（メロディ演奏）に対
応させるよう（（シている０鍵盛を第１及び第２の楽音
発生態様のために分割利用する場合は、全発音チャンネ
ルのうち所定の発音チャンネルグループが第２の楽音発
生態様のために専用に利用され、残りの発音チャンネル
グループが第１の楽音発生態様のために専用に利用され
る。

第２の楽音発生態様のために使用される鍵域では、伴奏
コード（和音）が押鍵指定される。自動ペース音は、押
鍵指定された伴奏和音とベースパターンデータとにもと
づいて自動的に形成される。

第２の楽音発生態様のための発音チャンネルグループ（
伴奏用チャンネル）は、和音のための所定の発音チャン
ネルと、自動ペース音のだめの専用の発音チャンネルを
含んでいる。

１゜ 第１図に示す電子楽器の鍵盤及び発音チャンネルを、第
１の楽音発生態様のみで利用するか、あるいは第１及び
第２の楽音発生態様で分割利用するかは、モード選択回
路１３によって選択される。

モード選択回路１３は、主として、自動ベースコード演
奏のフィンガードコードモードを選択するスイッチＦＣ
−ｓｗと、シングルフィンガーモードを選択するスイッ
チ５Ｆ−３Ｗを具えており、その他付随的な機能選択ス
イッチとしてメモリ機能選択スイッチＭ−ＳＷと、利用
チャンネル選択スイッチ１０／７−３Ｗとを具えている
０更に、モード選択回路１３では、上記各スイッチのオ
ン・オフ状態を取込むラッチ装置１４と、このラッチ装
置１４に取込まれた各スイッチのオン・オフ状態にもと
づいて各種モード信号１０／７　、Ｍ、　Ｆ　Ｃ１５Ｆ
、ＡＢＣを発生すると共にモード切換時にモード切換え
を示すパルスΔＦ、ΔＡＢＣを発生するモード切換制御
回路１５とを具えている０フインガ一ドコードモード選
択スイッチＦＣ−３Ｗ６るいはシングルフィンガーモー
ド選択スイッチ５Ｆ−３Ｗがオンされているとき、自動
ペースコード演奏（更にそれに連動して自動アルペジョ
演奏）が選択されていることを意味し、この電子楽器の
鍵盤と発音チャンネルは第１及び第２の楽音発生態様に
よって分割利用される。このとき、自動ベースコードモ
ード信号ＡＢＣが１″となり、上述のように分割利用す
べきことを指示する。

尚、スイッチＦＣ−ＳＷの出力１１”はインバータ１６
で反転されてアンド回路１７に加わり、スイッチ５Ｆ−
３Ｗの出力を阻止するようになっており、フィンガード
コードモード（ＦＣ）の方がシングルフィンガーモード
（ＳＦ）に優先する０両スイッチＦＣ−８Ｗ、５Ｆ−３
Ｗが共にオフのときは自動ペースコード演奏が選択され
ていないことを意味し、その場合はこの電子楽器のＢ盤
と発音チャンネルは第１の楽音発生態様のみで利用され
る。自動ペースコード演奏が選択されていないモードを
、以下ではノーマルモードということにする。ノーマル
そ−ドの場合、自動ベースコードモード信号ＡＢＣは”
０″である。

モード切換制御回路１５では、自動ベースコードモード
（フィンガードコードモードあるいはシングルフィンガ
ーそ一ド）からノーマルモートニ変化した場合、あるい
はその逆に変化した場合、モード切換パルスΔＡＢＣを
一定時間の間発生する。このモード切換パルスΔＡＢＣ
は、第２の楽音発生態様（自動ペースコード演奏）によ
って利用される発音チャンネルグループの発音割当てを
クリアしたり各種回路の動作を一時的に禁止する働きを
する。この発音チャンネルグループは、第１及び第２の
楽音発生態様の両刃によって使い分けられるため、モー
ド切換時に古い発音データ（第１あるいは第２の楽音発
生態様の−１のための発音データ）をこのモード切換パ
ルスΔＡＢＣＫよって一旦クリアし、新しい発音データ
（第１あるいは第２の楽音発生態様の他方のためのデー
タ）を割当てる準備をするのでらる０特に、鍵盤演奏中
にモードを切換えた場合に、切換えによる過渡的な不要
な音の発生を禁止するためにこのモード切換パルスΔＡ
ＢＣは有効である。

メモリ機能選択スイッチＭ−ＳＷは、自動ペースコード
演奏時において押鍵データを離鍵後も記憶して、離鍵後
も自動ペース音、和音等を発生し続けるメモリ機能を選
択するスイッチである。利用チャンネル選択スイッチ１
０／７は、利用する全発音、チャンネル数を選択するス
イッチであシ、この実施例では１０チヤンネルか７チヤ
ンネルかの一方を選択することができる。このスイッチ
１０，４がオフのどきは１０チヤンネルが選択される。

発音割当て回路１８は、各タイムスロットにおけるパル
スの有無によって押圧鍵を示す時分割多重化されたを−
データＫＤにもとづいて押圧鍵の発音を発音チャンネル
のいずれかに割当てる働きをする発音割当て制御部１９
を含んでいる。発音チャンネル数は最大で１０個であり
Ｊ上述のスイッチ而／７がオンされたときは最大発音チ
ャンネル数が７個に縮減さｉする。更に、発音割当て回
路１８は、タイミング信号発生回路２０とウィンドウ回
路２１とを含んでいる。

タイミング信号発生回路２０は、各発音チャンネルの時
分割タイミングに対応してチャンネルタイミング信号Ｕ
ｃｈＴ、ＬｃｈＴ、ＰｃｈＴ、ＡｃｈＴを発生する。成
るチャンネルタイミングでどのチャンネルタイミング信
号（ＵｃｈＴ、ＬｃｈＴ、ＰｃｈＴ、ＡｃｈＴ）が発生
するかによって、そのチャンネルが第１の楽音発生態様
によって利用されるかあるいは第２の楽音発生態様によ
りて利用されるかを示す。モード選択回路１３から与え
られる各種モード信号１０／７〜ΔＡＢＣの状態に応じ
て各チャンネルタイミング信号Ｕ　ｃ　ｈ　Ｔ　−Ａｃ
ｈＴが発生するチャンネルタイミングが切換えられる。

この切換えによって、発音チャンネルすべてを第１の楽
音発生態様のために利用するか、あるいは第１と第２の
楽音発生態様とで分割利用するかの切換え制御が可能と
なる。

ウィンドウ回路２１は、キー走査回路１１から与えられ
たキーデータＫＤを、モード選択回路１３から与えられ
る各種モード信号の状態に応じて、第１あるいは第２の
楽音発生態様の一方に振分けるためのものである。ノー
マルモードの場合は、すべての鍵のキーデータＫＤを第
１の楽音発生態様に振分けるが、自動ベース；−ドモー
ドの場合は、所定の鍵域のキーデータＫＤを第１の楽音
発生態様に振分け、他の鍵域のキーデータＫＤを第２の
楽音発生態様に振分ける。各楽音発生態様に応じて振分
けられたキーデータＫＤは発音割当て制御部１９に与え
られ、タイミング信号発生回路２０から与えられるチャ
ンネルタイミング信号ＵｃｈＴ、ＬｃｈＴによって指示
されたチャンネルグループのいずれかに割当てられる。

尚、タイミング信号発生回路２０から発生されるオフチ
ャンネルタイミング信号０ＦｃｈＴは、モード切換パル
スΔＡＢＣにもとづいて発生されるもので、発音割当て
をクリアすべきチャンネルを指示する。

発音割当て回路１８に付随して設けられているトランケ
ート回路２２は、最も古く離鍵されたチャンネル（トラ
ンケートすべきチャンネル）を検出する回路であり、最
も古く離鍵されたチャンネルに対応してトランケートチ
ャンネル信号Ｔ　ＲＵＮを発生する。発音割当て制御部
１９では、このトランケートチャンネル信号ＴＲＵＮに
よって指定されたチャンネルに対応して新たな押圧鍵の
発音を割当てる。

発音割当て制御部１９では、キー走査回路１１から与え
られたキーデータＫＤを新たに割当てるべきことを決定
したとき、割当てるべきチャンネルのタイミングに対応
して１発のロード信号ＬＤ（割当て命令）を発生する。

同時に、発音割当て制御部１９では、ロード信号ＬＤを
発生したチャンネルに対応してキーオン信号ＫＯＩを記
憶し、出力する。

キー情報変換部２６は、発音割当て回路１８で割当てた
キーデータＫＤを複数ピットのキーコードに変換して記
憶するものである。キー情報変換部２６は、各発音チャ
ンネルに割当てられた音のキーコードを記憶するキーコ
ードメモリ２４を含んでいる。キーコードメモリ２４に
はキー走査回路１１から走査キー宍示ライン１２を介し
てキ−コードＮ１〜Ｎ４、Ｂ１〜Ｂ３が与えられており
、発音割当て制御部１９かもロード信号ＬＤが与えられ
たとき、入力側に゛与えられているキーコードＮ１〜Ｂ
３をロード信号ＬＤが発生したチャンネルに対応して記
憶する。

また、キー情報変換部２３は比較回路２５を含んでおり
、走査キー表示ライン１２に与えられた走査キーを示す
キーコードとキーコードメモリ２４に記憶している割当
て済みのキーコードとを比較する。キーコードメモリ２
４は、発音割当て回路１８における各チャンネルの時分
割タイムスロットに同期して各チャンネルに割当て済み
のキーコードを時分割的に出力する。この各チャンネル
の時分割タイミングはキー走査タイミングに比べて高速
であり、走査キー表示ライン１２に１つのキーコードＮ
１〜Ｂ３が出力されている間に、キーコードメモリ２４
からはすべてのチャンネルのキーコードが出力されるよ
うになっている。比較回路２５は両人力のキーコードが
一致すると一致信号ＥＱを出力し、発音割当て制御部１
９に供給する。発音割当て制御部１９では、この一致信
号ＥＱの有無によって、今、与えられているキーデータ
ＫＤが既に割当て済みのものであるか否かを判断する。

キー情報変換部２３において設けられているオクターブ
コード変換回路２６．２７は、自動ベースコード演奏の
ための処理の際に、キーコードのオクターブコードＢ１
〜Ｂ３の値を変更するためのものである。出力回路２８
はキーコードメモリ２４から出力される。各チャンネル
に割当てられたキーコードＮ１〜Ｎ４．８１〜Ｂ３と１
発音割当て制御部１９から出力されるキーオン信号ＫＯ
１とを楽音発生回路５１に出力するものである。

尚、発音割当て回路１８内のタイミング信号発生回路２
０からは、キー走査時間を設定するクロックパルスφＡ
、φＢも発生され、キー走査回路１１に供給される。

キー走査回路１１から出力されるキーデータＫＤは和音
検出制御回路３０にも供給される。和音検出制御回路３
０は、主に、自動ベースコード演奏における伴奏和音を
検出するものであるが、多機能を有している。和音検出
制御回路３０内の構成を機能別に分けると、フィンガー
ドコードモード用（ＦＣ）和音検出部３１と、シングル
フィンガーモード用（Ｓ　Ｆ）根音検出優先回路３２と
、シングルフィンガーモード用（ＳＦ）和音種類検出部
３３とを含む。下鍵域キーデータレジスタ３５が、ＦＣ
和音検出部３１及びＳＦ和音種類検出部３３によって共
用されている。また、マイナ和音（ｍｉｎ）メモリ３６
とセブンス和音（７ｔ　ｈ）メモリ３７がＦＣ和音検出
部３１とＳＦ和音種類検出部３３によって共用される。

ＦＣ和音検出部３１は、キーデータＫＤのうち第２の楽
音発生態様に利用される鍵域（これを下鍵域ということ
にする）における抑圧キーデータの組合せにもとづいて
伴奏和音を検出し、検出した和音の根音名を表わす根音
データＲＴＬＤと、和音種類を表わすデータｍｉｎある
いは７ｔｈを出力する。マイナ和音のときデータｍｉｎ
がパ１″′、セブンス和音のときデータ７ｔｈが“１″
、メジャー和音のときは両データｍｉｎ、７ｔｈが共に
“０”である。これらのデータｍｉｎ、７ｔｈはメモリ
３６．３７に記憶される。

シングルフィンガーモード（Ｓ　Ｆ）においては、第２
の楽音発生態様に利用される下鍵域（すなわち伴奏用の
鍵域）において、和音の根音を示す１つの鍵を最高音（
または最低音）として押圧し、同じ鍵域のそれよりも低
音側（または高音側）の鍵の所定の押ＩＩＣまたは押鍵
しないこと）によってメジャ、マイナ、セブンスの和音
種類を指定するものとしている。そのため、ＳＦ根音検
出優先回路３２では、下鍵域のキーデータＫＤのうち最
高音（または最低音）の押圧キーデータを優先検出し、
根音データＲＴＬＤとして出力する。また、ＳＦ和音種
類検出部３３では、下鍵域で押圧されている鍵の数に基
づいて和音種類を検出し、メモリ３６または３７に記憶
する。

和音検出制御回路３０は、キーデータＫＤのうち下鍵域
のキーデーラダを選択して下鍵域キーデータＬＫＫＤと
して出力する。この下鍵域キーデータＬＫＫＤは下鍵域
ニューキーオン検出回路３８に供給され、下鍵域で何ら
かの鍵が新たに押圧されたときに下鍵域ニューキーオン
信号ＬＡＮＫＯが該回路３８から発生される。

また、和音検出制御回路３０は、下鍵域キーデータＬＫ
ＫＤを記憶し、下鍵域で何らかの鍵が押圧されていると
き１”となる下鍵域キーオン信号ＬＫＯを発生する。こ
の下鍵域キーオン信号ＬＫＯは下鍵域キーオンメモリ３
９に記憶され、下鍵域で何らかの鍵が押圧されていると
き直流的に“１″となる下鍵域エニイキーオン信号ＬＫ
ＡＫＯが該メモリ３９から出力される。この信号ＬＫＡ
ＫＯはメモリモード（Ｍが“１”）のときは離鍵後も′
″１″を持続する。

自動ベースコード処理回路４０は、和音検出制御回路３
０で検出された根音データＲＴＬＤを記憶しシフトする
根音シフトレジスタ４１と、ベース音キーデータ形成回
路４２と、シングルフィンガーモード用（ＳＦ）和音キ
ーデータ形成回路４３とを含んでいる。根音シフトレジ
スタ４１は、根音名のタイミングに対応して発生する根
音データＲＴＬＤを順次シフトし、各シフトステージか
ら根音に対する所定音程度数の音（従音）のタイミング
データを出力する６ベ一ス音キーデータ形成回路４２で
は、根音シフトレジスタ４１の出力と和音種類データｍ
　ｉ　ｎ、７ｔｈ、及びベースパターンデータＢａ５ｓ
ＰＴにもとづいて、ベースパターンデータＢａ５ｓＰＴ
が示す音程度数に相当する音名のタイミングデータすな
わちベース音キーデータＫＰを発生すると共に、そのベ
ース音のオクターブコードＢｌ’〜Ｂｌ’　を発生する
。

また、ベースパターンデータＢａ５ｓＰＴの発生タイミ
ングに対応してベース音の発音タイミングを示すベース
タイミング信号ＢＴを発生する。ＳＦ和音キーデータ形
成回路４３では、根音シフトレジスタ４１の出力と和音
種類データｗｉｎ、７ｔｈにもとづいて、和音の根音と
従音（和音構成音）の音名を示すタイミングデータ（シ
ングルフィンガー和音キーデータ５ＦＫＬ）を発生する
。

シングルフィンガー和音キーデータ５ＦＫＬ及びベース
音キーデータＫＰ、における各音名のタイミングは、キ
ー走査回路１１から出力されるキーデータＫＤのタイミ
ングと一致している。自動的に形成されたこれらのキー
データ５ＦＫＬ、　ＫＰは発音割当て回路１８に供給さ
れ、第２の楽音発生態様のための発音チャンネルグルー
プに割当てられる。

ベース音のオクターブコードＢｌ’〜Ｂ３’はオクター
ブコード変換回路２６に供給され、ライン１２の走査キ
ーのオクターブコードＢ１−８３に代わってキーコード
メモリ２４に供給される。また、シングルフィンガーモ
ード（Ｓ　Ｆ）の場合も、シングルフィンガーモード信
号ＳＦにもとづいてオクターブコード変換回路２６で独
自のオクターブコードが形成され、ライン１２の走査キ
ーのオクターブコードに代わってキーコードメモリ２４
に供給される。

ベースパターンデータＢａ５ｓＰＴは、オートリズム装
置４５内のパターン発生回路４６から発生される。オー
トリズム装置４５は、多数のリズム選択スイッチ（図示
せず）とパターン選択スイッチ（図示せず）を具えてお
り、選択されたりズムおよびパターンに応じて所定のベ
ースパターンデータＢａ５ｓＰＴ及びコード（和音）発
音タイミングパターンパルスＣＴをパターン発生回路４
６から発生する。また１選択されたリズムに対応してリ
ズム音信号Ｒ，ＴＯＮＥを発生する。また、オートリズ
ム装置ｔ！４５は、リズムが動いているか否かを示すリ
ズムラン信号ＲＵＮを発生する。ＲＵＮメモリ４７に“
１″′がセットされているときオートリズム装置４５は
動いており、リズム音信号Ｒ，ＴＯＮＥやパターンデー
タＢａ　ｓ　ｓＰＴ、ＣＴを発生、し得る状態となって
いる。このとき。

ＲＵＮメモリ４７から出力されつるりズムラン信号ＲＵ
Ｎは１１１”である、ＲＵＮメモリ４７がリセットされ
ると、オートリズム装置４５は止まり。

リズム音信号Ｒ，ＴＯＮＥやパターンデータＢａ５ｓＰ
Ｔ、ＣＴは発生されない。ＲＵＮメモリ４７は、リズム
スタートスイッチ５ＴＲＴがオンされたとき、あるいは
シンクロスタートスイッチ５ＹＮＣがオンで伴奏用の下
鍵域で何らかの鍵が押されたとき、オア回路４８からの
信号１１１１１によリセットされる。シンクロスタート
スイッチ５ＹＮＣの出力はアンド回路４９に加わり、こ
のアンド回路４９の他の入力には下鍵域キーオンメモリ
３９からの下鍵域エニイキーオン信号ＬＫＡＫＯが加わ
る。シンクロスタートとは、鍵の押し始に同期してリズ
ムをスタートさせることである。パターンデータＢａ５
ｓＰＴ、ＣＴが発生されるには、単にＲＵＮメモリ４７
がセットされているだけでは不十分であり、何らかのリ
ズムが選択されていなければならない。

ＲＵＮメモリ４７は、モード切換パルスΔＡＢＣによっ
て一旦υセットされる。リズムスタートスイッチ５ＴＲ
Ｔがオンの場合は、パルスΔＡＢＣが消去したとき再セ
ットされるので、モード切換パルスΔＡＢＣが発生して
いる間だけリズム及び自動演奏パターンが止まる。シン
クロスタートスイッチ５ＹＮＣがオンの場合は、パルス
ΔＡＢＣの消去後に下鍵域の鍵が最初に押圧されたとき
に再びセットされる。ＲＵＮメモリ４７がリセットされ
ているとき（ＲＵＮ）あるいはリズムが全く選択されて
いないときにリズムストップ信号Ｒ８ＴＰ我オートリズ
ム装置４５から発生される。

このリズムストップ信号Ｒ８ＴＰは、自動ベースコード
演奏制御のために利用される。楽音制御回路５３は、出
力回路２８から与えられたキーオン信号ＫＯＩや自動ペ
ースコードモード信号ＡＢＣ等にもとづいて、楽音振幅
エンベロープ制御用のアタック信号ＡＴ、ディケイ信号
ＤＣや自動ベースコードモード信号ＡＢＣ傘あるいはモ
ード切換パルスΔＡＢＣ・を発生し、更に音色選択信号
ＴＣを発生する。楽音発生回路５１では、楽音制御回路
５３から発生された信号に従って楽音振幅エンベロープ
や音色を制御する。尚、モード切換パルスΔＡＢＣ傘は
モード切換制御回路１５から発生されるモード切換パル
スΔＡＢＣとほぼ同様なパルスであり、配線数の節約の
ためにパルスΔＡＢＣを楽音発生回路５１まで持って来
すに、モード信号ＡＢＣｎにもとづいてモード切換パル
スΔＡＢＣ傘をあらためて作り直しているのである。

楽音制御回路５３内にはキーオン立上りパルス発生回路
５４を含んでおり、キーオン信号ＫＯＩの立上り時に一
定時間幅のキーオン立上りパルスＫＯ２を発生する。こ
のキーオン立上９パルスＩ（０２にもとづいてアタック
信号ＡＴ？：短時間だけ発生させることにより楽音発生
回路５１においてパーカッシブ型の振幅エンベロープを
付与した楽音を発生させる。キーオン立上りパルス発生
回路５４では、モード切換パルスΔＡＢ（、木が発生し
ているときはキーオン立上りパルスＫＯ２の発生を禁止
するようにしている。これは、モードの切換えによって
押鍵中の音が別の発音チャンネルに割当て変更されるこ
とにより、実際は鍵の押し始めでないのに偽のキーオン
立上りパルスＫＯ２が発生されることがあるため、この
偽のキーオン立上リパルスＫＯ２を禁止して、パーカッ
シブ型エンベロープの音が二重に発生されることのない
ようにするためである。

楽音発生回路５１から発生された楽音信号及びオートリ
ズム装置４５から発生されたリズム音信号Ｒ，Ｔ　ＯＮ
　Ｅはサウンドシステム５５に供給され、発音される。

尚、第１図においては、この実施例の電子楽器の各部回
路の大まかな配線のみが示されているだけであり、実際
は更に多数の信号類が各部回路の間で送受される。その
詳細は第２図以降に示す各部の詳細図において明らかに
なる。

クロックパルスの説明 第１図の発音割当て回路１８内のタイミング信号発生回
路２０の詳細例は第２図に示されている。

このタイミング信号発生回路２０はチャンネルタｐ イミング信号ＵｃｈＴ−＋ｃｈＴのみならず、キー走査
用のクロックパルスダｈ、ＩＢも発生する。

第２図において、イニシャルクリア信号ＩＣは遅延フリ
ップ７０ツブ５６とアンド回路５７に加わ９、遅延フリ
、プフロップ５６の出力がインバータ５８で反転されて
アンド回路５７の他の入力に加わる。イニシャルクリア
信号ＩＣは、電子楽器の電源を投入したときに一定時間
の間”　１　”に立上る信号である。遅延ノリツブ７０
ツグ５６はシステムクロックパルスゲによって駆動され
る。

システムクロックパルスゲは第３図に示すように２相ク
ロツクパルスダ５、ダ２から成るものであり、データを
取り込むタイミングはパルス粘に従い、取り込んだデー
タを出力するタイミングはパルスゲ、に従う。このシス
テムクロックパルスゲの１周期分の時間を以下では１ビ
ツトタイムという。遅延７リツプフロツプ５６、アンド
回路５７、インバータ５８は微分回路を構成しており、
イニシャルクリア信号ＩＣの立上り（電源投入）に応答
して１ビツトタイム幅のパルスＩＣ’をアンド回路５７
から出力する（第３図参照）０ アンド回路５７の出力パルスＩＣ’はオア回防９を介し
て１１ステージ／１ビ、トのシフトレジスタ６０に入力
されると共に７リツプ７０ツブ６１のセット入力（Ｓ）
に加わる０フリツプフロツプ６１はシステムクロックパ
ルスゲに同期して駆動されるもので、パルスゲ、のタイ
ミングでＳ入力あるいはＴ入力の信号を取り込み、入力
信号にもとづいて設定された状態を示す信号をパル／ｃ
、ｙｉ２のタイミングで出力する。フリップフロ、プロ
１の出力Ｑはセット人力（Ｓ）に加わるパルス■Ｃ′よ
りも１ビツトタイム遅れて１”に立上る（第３図の６１
−Ｑ参照）。

シフトレジスタ６０は１ビツトタイム幅のパルスＩＣ’
をシステムクロックパルスゲに従って頂次シフトする。

第１ステージＱ１から第１０ステージＱＩＯの出力はノ
ア回路６２に加わり、ノア回路６２の出力がオア回路５
９を介してシフトレジスタ６０に戻されると共にフリッ
プフロップ６１のＴ入力に加わる。シフトレジスタ６０
の最終ステージＱｌｌに１′がシフトされてきたとき、
その前のステージＱ１〜ＱＩＯの出力は０″であり、ノ
ア回路６２の出力が１″となる。そのときノア回路６２
の出力″１′がシフトレジスタ６０の第１ステージＱ１
に取シ込まれ、その次のタイミングで第１ステージＱ１
の出力が”１″となる。従って、シフトレジスタ６０で
は単一の信号”■”が常に循環し、順送りにシフトされ
る０“１°°が出力されるシフトレジスタ６０のステー
ジＱｌ−Ｑｌｌの番号１〜１１を第３図の６０−Ｑに示
す。

フリップフロップ６１はノア回路６２から“１′が出力
きれる毎に状態を反転する。このフリップフロップ６１
の出力Ｑ（６１−Ｑ）が反転するのは、ノア回路６２の
出力″１ｎすなわちシフトレジスタ６０の第１１ステー
ジＱｌｌの出力“°１′の１ビツトタイム後である。従
って、７リツプフロツプ６１の出力Ｑは第３図の６１−
Ｑに示すようにデー−ティ１／２繰返しパルスとなる。

フリップ７０ツブ６１の出力Ｑはノア回路６３に加わり
、この出力Ｑをインバータ６４で反転した信号がノア回
路６５に加わる。ノア回路６３．６５の他の入力にはシ
フトレジスタ６０の第１１ステージＱｌｌの出力が加わ
る。ノア回路６３からは第３図に示すような２２ビツト
タイム周期のクロックパルスＩｚＩＢが出力され、ノア
回路６５からは第３図に示すような２２ビツトタイム周
期のクコ、クパルスダえが出力される。この２相のクロ
ックパルス０Ａ、ＯＢはキー走査用のクロ、クパルスと
して利用される。２相クロツクパルスとして対で利用さ
れるとき、これらのパルスゲＡ％Ｉｓをｌｈｓと表示す
る。クロックパルスＩＢの立上りから次の立上り直前ま
での２２ビツトタイムを１キ一時間ということにする。

また、フリップフロップ６１の出力Ｑ（６１−Ｑ）は、
後半期間信号Ｈ２としてタイミング信号発生回路２０か
ら出力される０この後半期間信号Ｈ２は１キ一時間の後
半の１１ピツトタイムの間″ｌ＃となる。更に、クリッ
プ７０ツブ６１の出力Ｑはアンド回路６６に加わる。ア
ンド回路６６の他の入力にはシフトレジスタ６０の第１
１ステージＱｌｌの出力が加わる。従って、第３図の６
１−Ｑが“１″で、６０−Ｑが「１１」のタイミングの
ときアンド回路６６の条件が成立し、遅延７リツプフロ
ツプ６７にＩＩ　Ｉｌｌが入力される。遅延フリップフ
ロップ６７はシステムクロ、クパルスダに従って入力信
号を１ピツトタイム遅延し、信号Ｓ１として出力する。

従って、信号Ｓ１は、第３図に示すように１キ一時間の
最初の１ビツトタイムに対応して繰返し発生する。

モード選択回路１３の詳細 第１図におけるモード選択回路１３の詳ａダｊは第４図
に示されている。第４図において、ラッチ装置１４は各
スイッチ１０／７−　Ｓ　ＷＳＭ　−Ｓ　Ｗ。

ＦＣ−ＳＷ、５Ｆ−ＳＷに対応するラッチ回路１４−１
．１４−２．１４−３．１４−４を具えている。各ラッ
チ回路１４−１乃至１４−４の内部構成はほぼ同一であ
るので、う、テ回路１４−１についてのみ参照符号を付
けて説明する。

ラッチ回路１４−１において、スイッチ１０／７−８Ｗ
の出力はアンド回路６８に加わり、アンド回路６８の出
力はオア回路６９を介して遅延フリップ７０ツブ７０に
取り込まれる。アンド回路６８の他の入力には、比較的
周期の長い走査サイクルパルス４．５Ｍが加えられる。

後述するように、このパルス４．５Ｍは、キー走■回路
１１（第１図）から１走査サイクルに対応して発生され
るもので、１キ一時間のパルス幅をもち、パルス発生周
期は４．５ミリ秒でらる０遅延７リツプフロツプ７０の
出力はアンド回路７１、オア回路６９を介して自己保持
されろ。アンド回路７１の他の入力にはノア回路７２の
出力が加わる０このノア回路７２の出力はイニシャルク
リア°信号ＩＣが発生しているときある、いは走査サイ
クルパルス４．５Ｍが発生したとき”０パとなり、上記
自己保持を禁止するが、それ以外のときは自己保持を可
能にする。従って、走査サイクルパルス４．５Ｍが発生
する毎にスイッチ１０／７−　Ｓ　Ｗの状態が遅延クリ
ップ７０ツブ７０に取り込まれ、次にパルス４．５Ｍが
発生するまで記憶保持される。このように、低速の（４
，５ｍｓ周期の）パルス４．５Ｍに従ってスイッチ出力
をラッチするようにした理由は、スイッチのチャタリン
グを除去するためである。

スイッチＦＣ−３Ｗ及び５Ｆ−８Ｗに対応するラッチ回
路１４−３及び１４−４では、スイッチ出力をラッチす
る遅延フリップ７０ツブの入力信号と出力信号とを入力
した排他オア回路７３，７４を夫々具えている。この排
他オア回路７３．７４はフィンガードコードモード選択
スイッチＦＣ−８Ｗあるいはシングルフィンガーモード
選択スイッチ５Ｆ−ＳＷが、オンからオフへ、あるいは
オフからオンへ、切換わっだととを検出するだめのもの
である。例えば、スイッチＦＣ−８Ｗがオフからオンへ
切換った場合、オンを示すスイッチ出力”１″を取込む
パルス４．５Ｍの発生タイミングにおいて、ラッチ回路
１４−３の遅延フリップ７０、プ７５の入力側には信号
″１”が現われ、遅延フリップ７０ツブ７５の出力側に
は直前のオフ状態を示す信号”０”が現われる０従って
、排他オア回路７３の出力信号ΔＦＣが１キ一時間の間
だけ１”となる。その逆の場合も同様である。

すなわちスイッチＰＣ−３Ｗがオンからオフへ切換った
場合は遅延フリップ７０ツブ７５の入力側が“Ｏパ、出
力側が”１”で、排他オア回路７３の出力信号ΔＦＣが
”１”となる。同様に、スイッチ５Ｆ−８Ｗがオンから
オブ、あるいはオフからオンに切換った場合は、パル、
ｔ４．５Ｍの発生タイミングに対応して排他オア回路７
４の出力ΔＳＦが１度だけ１″となる。

う、チ回路１４−１のラッチ出力は、利用チャンネル選
択スイッチ１０／７−ＳＷのオン・オフ状態を示すチャ
ンネルモード信号ｌＯ／７として出力される。このチャ
ンネルモード信号ＬＯ／７が”０”のときは１０チャン
ネル全部が楽音発生に利用され、１”°のときは所定の
７チヤンネルだけが楽音発生に利用される。

ラッチ回路１４−３の遅延フリ、プ７０ツブ７５にラッ
チした信号は、自動ベースコード演奏のフィンガードコ
ードモード（ＦＣ）が選択されているか否かを示すフィ
ンガードコードモード信号ＦＣとして出力される。ラッ
チ回路１４−４の遅延フリップ７０ツブにラッチした信
号は、自動ベースシード演奏のシングルフィンガーモー
ド（ＳＦ）が選択されているか否かを示すシングルフィ
ンガーモード信号ＳＦ’として出力される。

ラッチ回路１４−２の遅延フリップフロップにう、チし
た信号は、メモリ機能選択スイッチＭ−ＳＷのオン・オ
フ状態を示す信号としてモード切換制御回路１５のアン
ド回路７６に加えられる。

このスイッチＭ　−Ｓ　Ｗの出力を示す信号と自動ぺ−
スコードモード信号ＡＢＣ及びリズムラン信号ＲＵＮ及
び下鍵域キーオン信号ＬＫＯにもとづいてメモリモード
信号Ｍが発生される。

モード切換制御回路１５における回路７７は、変化検出
信号ΔＦＣあるいはΔＳＦが発生したとき一定時間の間
“°０”となる信号］を発生する回路である。前述のよ
うに、スイッチＦＣ−ＳＷあるいは５Ｆ−８Ｗが切換っ
たとき、パルス４．５Ｍの発生タイミングに対応して変
化検出信号ΔＦＣあるいはΔＳＦが１ｎとなる（第５図
参照）。

変化検出信号ΔＦＣあるいはΔＳＦが１”となると、オ
ア回路７８．７つを介してフリップ７０ツブ８０がリセ
ットされる。フリップフロップ印は、クロックパルスｌ
ｈのタイミングで入力を取り込み、クロ、クパルスｌｖ
ｚのタイミングで状態を決定する。従って、フリップフ
ロップ８０の出力Ｑは第５図の８０−Ｑに示すように、
信号ΔＦＣあるいはΔＳＦより１キ一時間遅れて０′に
立下る。同時に、７リツプフロツプ８０の反転出力Ｑは
１″に立上る。この反転出力Ｑはアンド回路８１に加わ
る。アンド回路８１の他入力には走立サイクルパルス４
．５Ｍが加えられる。従って、次の定食サイクルパルス
４．・５Ｍの発生時に、フリップ７０ツブ８０のＴ入力
に対してアンド回路８１から１′°が供給され、その１
キ一時間後に７リツプ７０ツブ８０の状態が反転し、出
力Ｑ（第５図の８Ｏ−Ｑ）が１“に立上る。以後は、フ
リップフロップ８０の反転出力可は“０″となるのでア
ンド回路８１は動作せず、信号ΔＦＣあるいはΔＳＦに
よって再びリセットされるまで７リツプフロツプ８０の
状態は変化しない。

フリップ７０ツブ８０の出力Ｑはアンド回路ａ２に加わ
り、アンド回路８２の出力はノア回路８４に加わる。ま
た、オア回路７９の出力はインバータ８３で反転されて
アンド回路８２に加わる一万、ノア回路８５にも加わる
。ノア回路８４と８５はフリップフロップになっており
、ノア回路８５の出力がＳＦ／ＦＣモード切換信号ΔＦ
として出力される。信号ΔＦＣあるいはΔＳＦが”１″
に立上る前はアンド回路８２の条件が成立しており、ア
ンド回路８２の出力“１″、ノア回路８４の出力″ＯＨ
，オア回路７９の出力″０”により、ノア回路８５の出
力信号ｘ下は“１”となっている。

信号ΔＦＣあるいはΔＳＦが”１”となるとノア回路８
５の入力が”１”となり、出力信号７丁は０″に立下る
。信号ΔＦＣあるいはΔＳＦが“０”に立下ると同時に
７リツプフロツプ８０の出力Ｑが°°０”に立下るので
、アンド回路８２の出力はＩＩ　Ｏ１１のママであり、
ノア回路８５の出力信号ΔＦは”０”を維持する。次の
定食サイクルパルス４．５Ｍの到来によって７リツプ７
０ツブ８０が反転すると、アンド回路８２の出力は°１
”となり、ノア回路８５の出力信号＝１は”１パに立上
る。従って、第５図に示すように、信号訂は「４．５ｍ
ｓ＋α」　（但しαは１キ一時間）の間だけ°゛０″に
立下る。

この信号ΔＦがｆ”　４．５ｍｓ＋α」の間゛０″゛に
立下るのは、変化検出信号ΔＦＣあるいはΔＳＦが発生
したときであり、これは次の場合である。

自動ペースコードモードからノーマルモードに切換わっ
た場合（スイッチＦＣ−ＳＷ及び５Ｆ−８Ｗが共にオフ
になった場合）、あるいは、その逆の場合（スイッチＦ
　Ｃ−’Ｓ　Ｗあるいは５Ｆ−ＳＷがオンに切換った場
合）、あるいは、自動ペースコードモードにおいてフィ
ンガードコードモードからシングルフィンガーモードに
切換った場合あるいはその逆の場合、である。この信号
ｘ子は和音検出制御回路３０（第１図）において和音の
記憶をクリアするために使用される。単に自動ペース　
　。

コードモードからノーマルモードに切換わっだ場合（あ
るいはその逆）に限らず、自動ペースコードモード内で
のモードの切換時（ＦＣからＳＦ、あるいはその逆）に
も信号ｔ−ｆｒが“０°゛に立下るようにした理由は、
鍵押圧状態が同じでもフィンガードコードモードとシン
グルフィンガーモードとでは和音が異なることがあるか
らである〇尚、ノア回路８５の出力はインバータ８６で
反転され、オア回路８７に加わる。オア回路８７の出力
はモード切換パルスΔＡＢＣとして利用される。従って
、信号訂が０″に立下ったとき、この信号ｗＦと同じ時
間幅（４，５ｍｓ＋α）でモード切換パルスΔＡｌＩＣ
が発生する。しかし、この信号：〒に対応して発生する
パルスΔＡＢＣは本来のモード切換パルスへＡＢＣより
もはるかに短いパルスである。本来のモード切換パルス
ΔＡＢＣは次のようにして発生される。

ラッチ回路１４−３あるいは１４−４から出力されたフ
ィンガードコードモード信号ＦＣあるいはシングルフィ
ンガーモード信号ＳＦはオア回路８８に入力される。オ
ア回路８８の出力は、自動ベースコードモード（ＦＣあ
るいはＳＦのどちらか一万）のとき”１”、ノーマルモ
ードのトキ“０′”である。オア回路８８の出力は遅延
７リツプフロツプ８９で１キ一時間遅延されて排他オア
回路９０に加わる。排他オア回路９０の他の入力にはオ
ア回路８８の出力が直接加わる。従って、自動ベースコ
ードモードからのノーマルモードに（あるいはその逆に
）変化したとき、排他オア回路９０から１キ一時間幅の
変化検出パルスへＡＢＣ’が発生される。この変化検出
パルスΔＡ　Ｂ　Ｃ’の発生タイミングは、第５図に示
すように、走査サイクルパルス４．５Ｍよりも１キ一時
間遅れている。

これは、ラッチ回路１４−３．１４−４内の遅延フリッ
プフロップの存在により、パルス４．５Ｍのタイミング
よりも１キ一時間遅れて信号ＦＣあるいはＳＦが変化す
るからである。

排他オア回路９０から出力された変化検出パルス八ＡＢ
Ｃ′によって７リツプフロツプ９１がセットされると共
にカウンタ９２がリセットされる。

フリップフロップ９１は前記フリップフロップ８０と同
様にクロックパルスｌＡＢによって制御され、入力と出
力との間に１キ一時間の遅れがある。従って、フリップ
フロップ９１の出力Ｑは第５図の９１−Ｑに示すように
、セット入力（Ｓ）に加わる変化検出パルスへＡ　Ｂ　
Ｃ’の立上りから１キ一時間遅れて１”に立上る。この
フリ、プ７０ツブ９１の出力Ｑ（９１−Ｑ）がオア回路
８７を経由し、モード切換パルスへＡＢＣとして出力さ
れる。

カウンタ９２のカウント入力（Ｔ）にはアンド回路９６
を介して走査サイクルパルス４．５Ｍが加えられる。ま
た、カウンタ９２の制御クロックパルスとして２相りａ
、クパルスｌｋＢが加えられている。

カウンタ９２はクロックパルスＸｉ、のタイミングでカ
ウント入力（Ｔ）の信号を取り込み、取り込んだ信号が
“１”であれば１カウントアツプし、そのカウント結果
をクロックパルスｌｌＢのタイミングで出力する。３ピ
ツトメバイナリカウンタ９２の出力Ｑｌ−Ｑ３はアンド
回路９４に入力される。

アンド回路９４の残シの入力には変化検出パルスΔＡ　
Ｂ　Ｃ’をインバータ９５で反転した信号が加わる。ア
ンド回路９４の出力はフリップフロップ９１のリセット
入力ＣＲ）に加わると共にインバータ９６で反転されて
アンド回路９乙に加わる。

変化検出パルスΔＡ　Ｂ　Ｃ’が発生したときカウンタ
９２はリセットされ、その計数値は第５図の９２−Ｑに
示すようにＯになる。以後、走査サイクルパルス４．５
Ｍが発生する毎にカウンタ９２はカウントアツプされ、
計数値が１０進の「７」になると２進出力Ｑ１〜Ｑ３が
すべて１″′となり、アンド回路９４の条件が成立する
０これによりフリップ７０ツブ９１がリセットされると
共に、アンド回路９３が不動作となり、計数が停止され
る。

従って、フリ、プフロップ９１の出力Ｑは定歪サイクル
パルス４．５Ｍの７周期分の時間（４，５ｍ５Ｘ７　＝
　３１．５　ｍｓ　）だけ”１′”となる。従って、ク
リップ７０ツブ９１の出力Ｑに対応してオア回路８７か
ら、出力されるモード切換パルスΔＡＢＣのパルス幅は
少くとも３１．５ｍｓの幅をもつ。七ころで、排他オア
回路９０から変化検出パルスへＡＢＣ’が出力される直
前には信号ΔＦＣあるいはΔＳＦが必らず発生するので
、７リツプフロツプ９１の出力Ｑが”Ｉ　１１に立上る
２キ一時間前に信号Ｘ〒が”Ｏ°゛に立下り、この信号
：〒をインバータ８６で反転した信号にもとづいてオア
回路８７の出力（ΔＡＢＣ）が１″に立上る。従って、
第５０に示すように、実際のモード切換パルスΔＡＢＣ
はフリ、グフロップ９１の出力Ｑよりも２キ一時間前に
立上るので、そのパルス幅は３１，５ｍｓ＋２α（αは
１キ一時間）である。

ノア回路９７と９８はフリ、プフロップを構成しており
、自動ベースコードモード信号ＡＢＣはノア回路９７か
ら出力される。カウンタ９２の２ビツト目と３ビツト目
の出力Ｑ２、Ｑ３がオア回路９９を介してアンド回路１
００に加わり、アンド回路１００の他の入力には変化検
出パルスへＡＢＣ’を反転するインバータ９５の出力が
加わる。アンド回路１００の出力・はアンド回路１０１
及び１０２に加わる。遅延７リツプフロツプ８９の出力
は、フィンガードコードモード（ＦＣ）あるいはシング
ルフィンガーモード（ＳＦ）のときすなわち自動ベース
コードモードのとき１″であり、この出力がアンド回路
１０２に加わると共にインバータ１０３で反転されてア
ンド回路１０１に加わる。

ノーマルモードカラ自動ベースコードモードに切換った
とき、すなわちスイッチＦＣ−ＳＷと５Ｆ−３Ｗが共に
オフであった状態からどちらか一万がオンに切換りたと
き、排他オア回路９０から変化検出パルスΔＡ　Ｂ　Ｃ
’が発生され、その１キ一時間後に遅延フリップ７０ツ
ブ８９の出力が°°１″′に立上る。パルスΔＡ　Ｂ　
Ｃ’が“１ｎになったときアンド回路１００の出力（第
５図の１００参照）は”０”に立下る。パルスΔＡ　Ｂ
　Ｃ’によってカウンタ９２がリセットされるとオア回
路９９の出力は“ＯＩ＋になるので、アンド回路１００
の出力はパルスΔＡ　Ｂ　Ｃ’が消去した後も”Ｏｎの
ままである。カウンタ９２の計数値が２以上になると出
力Ｑ２あるいはＱ３が′１″となるので、アンド回路１
００の出力は１”に立上る。アンド回路１００の出力が
”０″となっている時間はパルス４．５Ｍの２周期分の
時間（４，５ｍｓ　Ｘ　２＝９　ｍ　ｓ　）である。従
って、モードが切換った時から９ｍｓの間アンド回路１
０１．１０２が不動作となり、フリップ７０ツブ（９７
，９８）の状態が変化するのが抑止される。アンド回路
１００の出力が１′に立上ると、遅延フリップフロップ
８９からの信号″′１″によってアンド興路１０２の条
件が成立し、ノア回路９８に１”が入力される。

一方、アンド回路１０１の条件は成立せず、ノア回路９
７には”０″が入力される０これによりノア回路９７の
出力すなわち自動ペースコードモード信号ＡＢＣは“１
”に立上る（第５図参照）０自動ペースコードモードカ
ラノーマルモードに切換わる場合も同様に、９ｍｓの遅
延の後に７リツプ７０ツブ（９７，９８）の状通が反転
し、実際の切換え時から９ｍｓ遅れて信号ＡＢＣが°゛
０”に立下る。

ラッチ回路１４−２から出力されたメモリ機能選択スイ
ッチＭ−３Ｗのオン・オフ状態を示す信号は、アンド回
路７６．１０４．１０５、オア回路１０６を介して遅延
フリップフロップ１０７に記憶される。アンド回路１０
４は取り込み用であり、アンド回路１０５は自己保持用
である。アンド回路７６の他の入力にはノア回路９７か
ら出力される自動ペースコードモード信号ＡＢＣが与え
られる。アンド回路１０４にはアンド回路７６の出力の
ほかに、オートリズム装置４５（第１図）から与えられ
るリズムラン信号ＲＵＮと和音検出制御回路ろ０（第１
図）から与えら乏を石工鍵域キーオン信号ＬＫＯが入力
されろ。アンド回路１０４の出力がオア回路１０６を介
して遅延フリップフロップ１０７に取り込まれ、この遅
延フリップフロップ１０７の出力がアンド回路１０５を
介して自己保持される。遅延フリップフロップ１０７の
出力がメモリモード信号Ｍとなる。

自動ベースコード演奏が選択されているときに（ＡＢＣ
が１″）、メモリ機能選択スイッチＭ−８Ｗがオンする
とアンド回路７６の条件が成立する。このとき、オート
リズムが動作中であり（ＲＵＮが“１″）かつ所定の下
鍵域で何らかの鍵が押圧されると（ＬＫＯが１”）、ア
ンド回路ＩＣ１４の条件が成立し、遅延フリップフロッ
プ１０７に１”が記憶される（メモリモード信号Ｍが１
ｎとなる）。

自己保持用のアンド回路１０５には、遅延フリップフロ
ップ１０７の出力のほかに、アンド回路７６の出力、リ
ズムラン信号ＲＵＮ、及びＳＦ／ＦＣモード切換信号Δ
Ｆが入力される。従って、スイッチＭ　−Ｓ　Ｗがオフ
されたとき、あるいは自動ベースコードモードがオフに
なったとき（’　Ａ　Ｂ　Ｃが”　ｏ　”　）、あるい
はオートリズムが止ったとき（ＲＵＮが”　ｏ　”　）
、あるいはフィンガードコードモードまたはシングルフ
ィンガーモードに変化があったとき（）が’　ｏ　”　
）、アンド回路１０５が動作不可能となり、メモリモー
ド信号Ｍがクリアされる。

ＢｆｉＵ及び発音チャンネルの使い分けについてこの実
施例で使用する鍵盤は、ＲＣ２からＣ７までの６１鍵が
一列に（−段に）並んでいるものである。この鍵盤にお
ける鍵域の使い分は方を第１表に示す。

第１表 ノーマルモードの場合すなわち自動ペースコード演奏が
選択されていない場合は、？盤の全鍵Ｃ２〜Ｃ７が第１
の楽音発生態様（メロディ演奏）のために利用される。

この第１の楽音発生態様のために利用される鍵域を上鍵
域（符号はＵで示す）ということにする。

自動ペースコードモード（ＡＢＣモート）の場合は、鍵
Ｃ２からＦｅ１２での低音側の１オクターブ苧の鍵域が
第２の楽音発生態様（自動ペースコード演奏及び自動ア
ルペジョ演奏すなわち伴奏演奏）のために使用され、高
音側の９０３からＣ７ｔでの鍵域が第１の楽音発生態様
（メロディ演奏）のために使用される０第２の楽音発生
態様のために使用される鍵Ｃ２〜Ｆ＃３の鍵域が下鍵域
（Ｌ）である。この＠０２〜Ｆ４＃３の鍵域は、ノーマ
ルモードのときは上鍵域恒）として機能するが、ＡＢＣ
モードのときは下ａ域（Ｌ）として機能するのである０
次に発音チャンネルの使い分は方について説明する０ 発音割当て回路１８（第１図）では各発音チャンネルに
対応するデータが時分割で処理されるようになっている
。発音割当て回路１８における時分割チャンネルタイ、
ミンクは１１個有るが、そのうち１つのチャンネルタイ
ミングは実際の発音チャンネルに対応していない。楽音
発生回路５１（第１図）における実際の発音チャンネル
ｃｌ（楽音発生系列数）は１０である。発音割当て回路
１８における１１の時分割チャンネルタイミングの使い
分は方を第２表に示す０ 第２表 第２衣において、チャンネルタイミング「１」が実際の
発音チャンネルに対応していない余分のチャンネルタイ
ミングであり、チャンネルタイミング「２」〜「１１Ｊ
が１０個の発音チャ／ネルの夫々に対応している。符号
Ｕは、上鍵域の鍵が割当てられるチャンネル、すなわち
第１の楽音発生態様（メロディ音）のために利用される
チャンネルを示す。符号り、Ｐ＃は下鍵域の押圧鍵にも
とづく伴奏音が割当てられるチャンネル、すなわち第２
の楽音発生態様のために利用されるチャンネルを示す。

Ｌは和音構成音（下鍵域りにおける押鍵音）が割当てら
れるチャンネルを示し、Ｐは自動ベース音が割当てら’
４ｚるチャンネルを示尭Ｒ−？・＋１ を示す。×は強制的にオフにする（発音割当てをクリア
する）チャンネルを示す。

第２衣において、１０チヤンネルモード（チャンネルモ
ード信号１０／７が”０゛）の場合、ノーマルモードの
ときはすべてのチャンネル（２〜１１）が第１の楽音発
生態様（財）のために使用される。自動ペースコード演
奏のフィンガードコードモードＦＣのときはチャンネル
２．３．５．７．９．１１が第２の楽音発生態様（Ｌ、
Ｐヨ去）のために使用され、残りのチャンネル４．６．
８、ｌｏが第１の楽音発生態様億ノのために使用される
。但し、シングルフィンガーモードＳＦのときはチャン
ネル「３」は使用されず、和音構成音のだめのチャンネ
ル（Ｌ）は３個だけである。これは、シングルフィンガ
ーモードのときは和音構成音は３音しか発生しないため
である。モード切換パルスΔＡＢＣが発生する短時間（
３１，５ｍｓ　＋　２α）の間は、第２の楽音発生態様
のためのチャンネル（２，３，５，７，９，１１）が強
制的にクリアされる。これは、モードの切換えによって
これらのチャンネル（２，３，５，７，９，１１）の楽
音発生態様が変化する（第１から第２へ、あるいはその
逆に）ため、割当て動作に不都合が生じないようにする
ためである。

７チヤンネルモード（信号ｌＯ／７が“１′°）の場合
はチャンネル「３」、「８」、「１０」の３チヤンネル
か強制的にクリアされることが第２表に示されている。

第１の楽音発生態様（［Ｊ）と第２の楽音発生態様（Ｌ
ｌＰ、：ｌＸ’）の使い分けに関しては上述の１０チヤ
ンネルモードのときと同じである。

第２表に示す時分割チャンネルタイミング「１」〜「１
１」は、発音割当て回路１８内のタイミング信号発生回
路２０のシフトレジスタ６０　（第２図）において設定
される。このシフトレジスタ６ｏの第１ステージＱ１か
ら第１１ステージＱｌｌの出力タイミング（第３図の６
０−Ｑ参照）が第２表に示すチャンネルタイミング「１
」〜「１１」に対応している。

第２図において、シフトレジス４６０の各ステージＱ１
〜Ｑｌｌの出力は割当て態様設定回路１０８と割当て禁
止回路１０９に供給される。割当て態様設定回路１０８
は、選択されたモードに対応する所定の割当て態様（第
２表参照）に従ってチャンネルタイミング信号ＵｃｈＴ
、ＬｃｈＴ１ＰｃｈＴ±ｄ４を発生する。上部域チャン
ネルタイミング信号ＵｃｈＴは、第２表に示す第１の楽
音発生態様のだめのチャンネル（Ｕ）の時分割タイミン
グに対応して発生される。上部域チャンネルタイミング
信号ＬｃｈＴは、第２表に示す伴奏和音用のチャンネル
（Ｌ）の時分割タイミングに対応して発生される。ペー
スチャンネルタイミング信号ＰｃｈＴは、第２表に示す
自動ベース音用のチャンネルＣＰ）のタイミングに対応
して発生される。第４図のモード選択回路１３から発生
されたチャンルモード信号１０／７．シングルフィンガ
ーモード信号ＳＦ、及び自動ペースコードモード信号Ａ
ＢＣが割当て態様設定回路１０８に供給され、これらモ
ード信号の状態に応じて所定の態様で（第２表に示すよ
うに）チャンネルタイミング信号Ｕｃ　ｈ　Ｔ　＝　Ｐ
　ｃ　ｈ　Ｔが発生される。

割当て態様設定回路１０８においては、シフトレジスタ
６０の所定のステージ出力（Ｑ２〜Ｑ１１）を合成して
各チャンネルタイミング信号Ｕｃｈ’ｒ”−ＰｃｈＴを
得るように論理回路が組まれている。アンド回路１１０
，１１１，１１２は１０チヤンネルモード（信号１０／
７が’Ｏ”）のときステージＱ３、Ｑ８、ＱＩＯの出力
を選択するための回路である。オア回路１１３はノーマ
ルモード（Ａ　Ｂ　Ｃ）のときの上部域チャンネルタイ
ミング信号Ｕｃ　ｈＴを合成する回路である。オア回路
１１４は自動ペースコードモード（ＡＢＣ）のときの上
部域チャンネルタイミング信号Ｕ　ｃ　ｈ　Ｔを合成す
る回路である。オア回路１１５は上部域チャンネルタイ
ミング信号Ｌ　ｃ　ｋｚ　Ｔを合成する回路である。自
動ペースコードモード（ＡＢＣがＩｔ　Ｉ　Ｉｔ　）の
とき、アンド回路１１６，１１７．１１８を介して信号
Ｕ　ｃ　ｈ　Ｔ’　、　Ｌ　ｃｈ　Ｔ　、　Ｐ　ｃ　ｈ
　Ｔが出力される。ノーマルモード（ＡＢＣが１４０１
＋　）のときはアンド回路１２０からオア回路１２１を
介して信号ＵｃｈＴのみが出力される。

各信号Ｕ　ｃ　ｈ　Ｔ　＝　Ｐ　ｅ　ｈ　Ｔの発生のた
めの論理式を次に示す。尚、１０／７は信号１０／７を
インバータ１２２で反転したものを示す。

Ｕ　　ｃ　　ｈ　　Ｔ＝Ａ［ＩＣ（Ｑ４＋０６＋１０／
７・Ｑ８＋ｌＯ／７・Ｑ１０）＋咋・（Ｑ２＋旺・１０
／７・Ｑ３＋Ｑ４＋Ｑ５＋Ｑ６＝０７＋１０／７・Ｑ８
＋Ｑ！ｌｌ＋１０／７・Ｑ１０＋Ｑ１１）Ｌ　ｃ　ｈ　
Ｔ＝ＡＢＣ（ＳＦ４０／７・Ｑ３＋０５＋０７＋０９）
Ｐｃ　　ｈＴ＝ＡＢｃ　　−Ｑ２ 割当て禁止回路１０９は、前記第２表でＸ印で示したチ
ャンネルのタイミングに対応するオフチャンネルタイミ
ング信号ＯＦｃ　ｈ　Ｔを発生する。

７チヤンネルモード（信号１０／７が“１″″）のとき
はアンド回路１２３．１２４．１２５、オフ回路１２６
．１２７を介してステージＱ３．Ｑ８ＱＩＯの出力タイ
ミングに対応してオフチャンネルタイミング信号０Ｆｃ
ｈＴを発生する。また、シングルフィンガーモード（信
号ＳＦが“１”）のときはオア回路１２８、アンド回路
１２３を介してステージＱ３の出力タイミングに対応し
て信号０ＦｃｈＴを発生する。また、モード切換パルス
ΔＡＢＣが発生している間はアンド回路１２９が動作可
能となり、オア回路１３０で合成されたステージＱ２．
Ｑ３．Ｑ５．Ｑ７．Ｑ９の出力タイミングに対応して信
号０ＦｃｈＴが発生される。

１０チヤンネルモード（信号１０／７がｌ（Ｏ１１）の
ときのチャンネルタイミング信号ＵｃｈＴ、ＬｃｈＴ、
０ＦｃｈＴの発生状態例を第６図に示す。

シングルフィンガーモードＳＦのときはチャンネル「３
」に対応する信号ＬｃｈＴは発生されない。

これは、第２図のアンド回路１１０が不動作となるため
である。第３図及び第６図に示すように、１キ一時間（
２２μｓ）の間に各チャンネルのタイミングが２回発生
する。

キー走査μ路１１の詳縦 第７図は、第１図におけるキー走査回路１１の詳細例を
キースイッチマトリクス１ｏに関連して示す図である。

キー走査回路１１のキー走査用カウンタ１３１，１３２
にはタイミング信号発生回路２０（第２図）から発生さ
れたキー走査用の２相クロツクパルスφＡＢ　（φＡ、
φＢ）が供給される。６進カウンタ１３１はカラン１−
人力（Ｔ）に加わる信号“１″をクロックパルスφＡ１
１ｌのタイミングで繰返し加算する。すなわちクロック
パルスφＡのタイミングでカウント入力ケンを取り込ん
でカウントアツプし、パルスＩＢのタイミングでカウン
ト結果に対応する出力状態を設定する。従って、６進カ
ウンタ１３１はクロックパルスｌｐＢに従ってカウント
アツプされ、その出力の状態はクロックパルス／！ｉＢ
が立上る毎にすなわち第３図に示す１キ一時間毎に変化
する。６進カウンタ１３１の計数内容は、１０進表示の
「０」、「１」、「２」、「４」、「５」、「６」（２
進表示の、’ｏｏ、ｏ”、”００１”、”　０１０　”
、”１００’、”１０１”、”１１０”）の順で変化し
、１０進表示のｒ’３１（２進表示の”０１１″）を飛
び越すようになっている。

６進カウンタ１６１の計数内容が「６」（”１１０”）
から「０」（”ＯＯＯ″′）に戻るとき、詳しくはパル
スＯＢのタイミングでカウンタ１３１の出力が「０」に
変わる直前のパルスダＡのタイミングにおいて、キャリ
イ信号（ＣＯ）が該カウンタ１３１、から出力さり、、
１６進カウンタ１ろ２のカウント入力（Ｔ）に供給され
る。１６進カウンタ１ろ２は、カウント入力（Ｔ）に与
えられたキャリイ信号をパルスｌＡのタイミングで取り
込んでカウントアツプし、パルスｌＢのタイミングでカ
ウント結果に対応する出力状態を設定する。要するに、
６進カウンタ１３１の出力が「０」に成る毎に１６進カ
ウンタ１３２の出力が変化する（１カウントアツプされ
る）０ １６進カウンタ１３２の計数内容が「１５」（“１１１
１　”　）から「０」（“００００”）に戻るとき、詳
しくはパルスＯＢのタイミングでカウンタ１６２の出力
が「０」に変わる直前のパルスｌＡのタイミングたおい
て、キャリイ信号（ＣＯ）ｉ・；該カウンタ１３２から
出力される。このカウンタ１３２のキャリイ信号（Ｃｏ
）は遅延７リツプ７０ツブ１３３に入力される。遅延７
リツプフロツプ１６３はパルスＯＡのタイミングでキャ
リイ信号（ＣＯ）を取り込んでパルスＯＢのタイミング
で出力する。従ってカウンタ１３１及び１３２の出力が
すべてＩＩ　Ｏ１１となる１キ一時間に７１１石して遅
延フリ、プフロップ１３３の出力が１″°となる。この
遅延フリップフロップ１ろ６の出力は走査サイクルパル
ス４．５Ｍとして各回路に供給される。後述するように
、この走査サイクルパルス４．５Ｍは最高鍵Ｃ７を走査
するタイミングに対応している。

６進カウンタ１３１の出力はデコーダ１３４に加わり、
１６進カウンタ１３２の出力はデコーダ１３５に加わる
。デコーダ１３４の出力はキースイッチマ）　ＩＪクス
１０の音名ラインに入力される。

音名ＣとＦ＃のラインにはデコーダ１３４の出力「０」
が入力され、ＢとＦのラインには「１」が入力され、Ａ
＃とＥのラインには「２」が入力され、ＡとＤ＃のライ
ンには「４」が入力され、Ｇ＃とＤのラインには「５」
が入力され、ＧとＣ＃のラインには「６」が入力される
０従って６進カウンタ１３１の計数内容が「０」、「１
」、「２」、「４」、ｒ５Ｊ、ｒ６Ｊ、「０」、「１」
・・・と変化するにつれて４名Ｃ１ＢｌＡＪ、Ａ、Ｇ＃
、Ｇ１Ｆ＃、Ｆ・・・の順に１２の音名が高音側から１
唄に操返し走査される。

キースイッチマトリクス１０の出力８５２〜Ｂｌｌは９
Ｃ７〜Ｃ２の半オクターブ毎のグループに対応している
。これらの出力ＢＳ２〜Ｂｌｌはマルチプレクサ１３６
に加わり、１６進カウンタ１３２の計数値「０」〜「ｌ
Ｏ」に対応するデコーダ１３５の出力ＢＴＯ−ＢＴＩＯ
によって選択され、１本のライン１３７にまとめられる
。キースイッチマトリクス１０の出力Ｂ５．２〜Ｂｌｌ
に対応する鍵グループとこれらの出力８５２〜Ｂｌｌを
選択、するデコーダ１６５の出力ＢＴＯ〜ＢＴＩＯとの
関係を第３表に示す。

第３表 （伏く） 最低鍵Ｃ２はその上の半オクターブの鍵グループＦ＃２
〜Ｇ＃２と同じ出力Ｂｌｌに導かれている。

そのため、この最低鍵Ｃ２のために専用の走丘入カライ
ンＣＬが設けられている。音名Ｃに対応するデコーダ１
３４の出力「Ｏ」はアンド回路１６８及び１３９に入力
される。最低鍵Ｃ２カニ属する半オクターブ域を選択す
るためのデコーダ１３５の出力ＢＴＩＯがアンド回路１
３９に加わり、その出力ＢＴＩＯをインバータ１４０で
反転した信号がアンド回路１３８に加わる。従って、デ
コーダ１３５の出力ＢＴＯ〜ＢＴ９が発生している間（
はアンド回路１３８が動作可能となり、デコーダ１３４
の出力「０」にもとづいてＣ７、Ｃ６、Ｃ５、Ｃ４、Ｃ
３あるいはＦ＃６、Ｆ＃５、Ｆ＃４、Ｆ＃３、Ｆ＃２の
鍵が走査される０デコーダ１３５の出力ＢＴＩＯが発生
するとアンド回路１３９が動作可能となり、デコーダ１
３４の出力「０」が１”となったときラインＣＬを介し
て最低鍵Ｃ２に走査パルスが与えられる。この最低鍵Ｃ
２の走査出力はマトリクス１０の出力ＢＩＬに現われる
。ラインＣＬの走査ぷルスはマルチプレクサ１３６のア
ンド回路１４１にも加えられ、出力Ｂｌｌに現われる最
低鍵Ｃ２の走査出力を該アンド回路１４１で選択する０ １６進カウンタ１３２の出力が「０」のときはデコーダ
１６５の出力ＢＴＯによって最高の半オクターブ０７〜
Ｇ６の出力Ｂ５２が選択される。

以後、カウンタ１３２の計数が進むにつれて徐々に低い
鍵域の出力Ｂ５１・・−Ｂｌｌが選択される。

また、デコーダ１３５の出力が同じ値を維持している間
にデコーダ１３４の出力（ま高音側から／ｌ、Ｗ　ＩＣ
１回ジするので、結局、キースイッチマ）　ＩＪクス１
０の６父は高音側から１１スに（最高音Ｃ７からｉα低
晋Ｃ２まで）走査されることになるＯマルチブレクテ１
３６の出力ライン１６７には高音側の鍵から順に時分割
多重化されたキーデータ（”１’“がキーオン、′Ｏｎ
がキーオフを示す）が得られる。ライン１３７のデータ
はアンド回路１４２を経由してキーデータＫＤとして出
力される。時分割多重化されたキーデータＫＤにおける
１タイムスロツト（１キーデータ）の幅は１キ一時間（
第３図参照）である。

カウンタ１３１及び１３２の出力は、現在走査中の鍵を
示すキーコードＮ１〜Ｎ４、Ｂ１〜Ｂ３として走査キー
表示ライン１２（第１図）に供給される。キーコードを
構成するノートコードＮ１〜Ｎ４のうち下位３ビア　ト
Ｎ　１〜Ｎ３は６進カウンタ１３１の出力であり、上位
１ピツ）Ｎ４は１６進カウンタ１３２の最下位ビット出
力である。オクターブコードＢ１〜Ｂ３は１６進カウン
タ１３２の上位３ビツト出力である。ノートコードＮ１
〜Ｎ４の値と音名の関係を第４表に、オクターブコード
Ｂ１〜Ｂ３の値とオクターブΩ域との関係を第５表に示
す。

第４表 第５表 （続く） 尚、オクターブコードＢ３、Ｂ２、Ｂ１は、更に１１０
”（１０進の６）、”１１１”（１０進の７）という値
をとるが、これは鍵磐には対応していす、信号ＢＴ１２
，１３、Ｂｒ１４．１５の発生タイミングに対応してい
る。

鍵Ｆ＃３〜Ｃ＃２の鍵域に対応するデコーダ１３５の出
力ＢＴ７、Ｂｒ３、Ｂｒ３　（第３表参照）はオア回路
１４３に入力される。更にこのオア回路１４３には最低
鍵Ｃ２の走査ラインＣＬの信号も人力される。このオア
回路１４３の出力は、自動ベースコード演奏のために使
用される下こ域の鍵Ｆ＃３〜Ｃ２の走査タイミングに対
応して１”となり、下旦域定食タイミング信号ＬＫとし
て利用される。この下ヱ域走歪タイミング信号ＬＫはナ
ンド回路１４４に入力される０ナンド回路１４４の他の
入力にはモード選択回路１３（第４図）からモード切換
パルスΔＡＢＣが供給され、その出力（ｉアンド回路１
４２に加えられる。従って、モード切換パルスΔＡＢＣ
が発生する短時間（３１，５ｍ５−）−２α）の間、下
鍵域走査タイミングにおいてナンド回路１４４の出力が
ｏ”となり、下鍵域（Ｆ＃３〜Ｃ２）のキーデータＫＤ
がアンド回路１４２で阻止される。これは、モード切換
時に不都合な割当キーデータＫＤの各タイムスロットに
割当てられる鍵Ｃ７〜Ｃ２の一部を第８図に示す。また
、デコーダ１３５の出力ＢＴＯ−ＢＴ１５（７）発４１
（ミンクを第８図のＢＴＯ〜ＢＴ１５に示す。以下、デ
コーダ１３５の各出力ＢＴＱ〜ＢＴ１５が発生するタイ
ミングをブロックタイミングということにする。

１つのブロックタイミングは６キ一時間である。

更に、下准域走査タイミング信号ＬＫの発生タイミング
を第８図のＬ　Ｋに示す。また、最低６ｃ２走査タイミ
ング信号ＣＬＴの発生タイミングな第８図のＣＬＴに示
す。この信号ＣＬＴは最低３走をラインＣＬに与えられ
た走査パルスである。

デコーダ１３５の出力ＢＴ５とＢｒ３及びイニシャルク
リア信号ＩＣがノア回路１４５に入力される。この出力
ＢＴ５とＢｒ３は、下鍵域の直前の１オクターブ（Ｆ＃
４〜Ｇ３）の走査タイミングに対応している。ノア回路
１４５の出力は第８図のＣＡＮに示すようにデコーダ出
力ＢＴ５とＢｒ３の発生時（及びイニシャルクリア信号
（Ｃの発生時）にＯｎになる。このノア回路１４５の出
力は、記憶解除用のキャンセル信号ＣＡＮとして利用さ
れる。

デコーダ１３５の出力ＢＴＱとＢＴＩはオア回路１４６
に入力され、信号ＢＴＯ，ｌ（第８図参照）が得られる
。また、デコーダ１３５の出力ＢＴＩＯ〜ＢＴ１３を入
力したオア回路１４７からは信号ＢＴ１０〜１３が得ら
れ、ＢＴＩ２とＢＴＩ３を入力したオア回路１４８から
は信号ＢＴ１２，１３が。

得られ、ＢＴＩ４とＢ’ｌ’１５を入力したオア回路１
４９からは信号ＢＴ１４，１５が得られる。第８図に示
すように、これらの信号ＢＴＩＯ〜１３、ＢＴＩ２．１
３、ＢＴＩ４，１５は実際のキー走査の後に発生してい
る。これらの信号によって示されたコに対応していない
余分の定歪時間において自動ペースコード演奏あるいは
自動アルベジョ演奏のたのの処理が行われる。

デコーダ１３４の出力ｒＯＪすなわち晋名ＣまたはＦ＃
に対応する信号と１６進カウンタ１３２の最下位とッ）
（Ｎ４）をインバータ１５１で反転した信号とがアンド
回路１５０に加えられる。

このアンド回路１５０から出力されるＣノートタイミン
グ信号ＣＮＴは、カウンタ１３１．１３２から得られる
ノートコードＮ１〜Ｎ４が“ｏｏｏｏ’“のときすなわ
ちＣ音のタイミングのとき“１′”となるもので、第８
図に示すように１２キ一時間毎に繰返し発生する。尚、
カウンタ１３１．１３２の出力がすべて“０′°のとき
は最高？Ｃ７が主歪されるので、走査サイクルパルス４
．５Ｍは第８図に示すように最高鍵Ｃ７の走査タイミン
グに対応して発生される。また、デコーダ１３５の出力
ＢＴ５とＢｒ３がノア回路２７９に入力され、信号ＢＴ
５．６が得られる。

各種処理動作の時間関係の概略 割当て処理あるいは自動演奏用のキーデータ形成処理等
、各種処理の詳細な説明の前に、これら各〒１処理が実
行される時間関係を大局的に理解するために、各種処理
が実行されるタイミングの概略を第８図のＺに示す。キ
ー走査期間は最高鍵Ｃ７の走査タイミングから最低鍵Ｃ
２の走査タイミングまでの６１キ一時間である。第８図
のＺにおけるＡＢＣはノーマルモードの場合の処理動作
タイミングを示す。ノーマルモードの場合は全ての鍵が
上鍵域として取扱われるので、全キー走査タイミングに
対応して上鍵域の発音チャンネルに対する割当て処理が
行われる。尚、個々の押圧鍵に関する割当て処理は、そ
のキーデータＫＤが発生している１キ一時間内で行われ
る０ 第８図のＺにおけるＦＣはフィンガードコードモードの
場合の処理動作タイミングを示す。フィ７−）ｊ−トコ
ードモードにおいては、Ｃ７から０３までの鍵が上こ域
となり、Ｆ＃３からＣ２までの口が下鍵域となる。その
ため、鍵Ｃ７の走査タイミングから０３の走査タイミン
グまでの４２キ一時間においては、キーデータＫＤによ
って示された押圧鍵（上鍵域の押圧鍵）を上９域の発音
チャンネルに割当てる処理が行われる。フィンガードコ
ードモードにおいては下鍵域で押圧された鍵をそのまま
和音構成音として発音するので、ＢＦｔｒ３からＣ２ま
での下鍵域のキー走査タイミングにおいては、キーデー
タＫＤによって示された押圧鍵（下鍵域の押圧鍵）を下
Ｒ域の発音チャンネル（チャンネルタイミング信号Ｌｃ
ｈＴによって示されるチャンネル）に割当てる処理が行
われる。

＝Ｆ＋３からＣ２までの下鍵域のキー走査タイミングに
おいて発生したキーデータＫＤ（詳しくはそのノートタ
イミング）を下鍵域キーデータレジスタ３５に２１図の
和音検出−り創回路３０内）に記憶してｋき、最抵ミＣ
２の定食タイミング直後の１２キ一時間に３・いて、下
鍵域の押圧鍵の組合せによって和音が成立しているか否
かを検出する０和音不成立のときは、その後の１２キ一
時間において、押圧鍵の最低音を仮根音として設定する
処理を行う。

和音検出処理が終了した後、信号ＢＴ０．１が発生する
１２キ一時間において自動ベース音（Ｐ）の発音割当て
が行オ〕れる。勿論、この自動音の発音割当て処理は、
パターンデータＢａ５ｓＰＴが発生しているときに限っ
て行われる。この（Ｐ）の発音割当て処理タイミングは
不鍵域発音割当て処理タイミングと重なっているが、専
用の１つのチャンネル（ＰｃｈＴによって示されるチャ
ンネル）に割当てるので不都合は生じない。

第８図のＺにおけるＳＦはシングルフィンガーモードの
ときの処理動作タイミングを示す。シングルフィンガー
モードにおいては不鍵域は和音構成音そのものを指定す
るのではなく和音の根音と和音種類を指定するために使
用される。従って、！Ｉｌ！Ｆ＃３から０２までの不鍵
域のキー走査タイミングにおいて発音割当て処理は行わ
れない。この不鍵域の走査タイミングにおいては不鍵域
のキーデータＫＤにもとづいて不鍵域押圧鍵の中の最高
音を検出する処理が行われる。この不鍵域最高押圧鍵が
根音である。これは、根音を最高音として押圧し、和音
種類を示す鍵は根音を示す鍵よりも低音側で押圧するよ
うにしているためである。信号ＢＴ１２．１３が発生す
る１２キ一時間においてＳＦ和音割当て処理が行われる
。このＳＦ和音割当て処理においては、根音及び和音種
類にもとづいてＳＦ和音キーデータ形成回路４３（第１
図）で自動的に形成した和音構成音のキーデータ５ＦＫ
Ｌを出力し、このキーデータ５ＦＫＬにもとづいて発音
割当て回路１８において不鍵域の発音チャンネルに体す
る割当て処理を行う。信号ＢＴ０゜１が発生する１２キ
一時間においては自動ベース音（Ｐ）の発音割当て処理
を行う。

和音検出等、自動演奏に関する処理に要する時間が１２
キ一時間なのは、１２の音名（ｃ、ｎ、・・・Ｄ、Ｃ＃
）のすべてのタイミング（ノー１−タイミング）に合わ
せるためである。各キー時間に対応する音名（ノートタ
イミング）はキー走査回路１１　（第７図）から供給さ
れるノー１−コードＮ１〜Ｎ４によって示されている。

キー情報変換部２３の１細 第１図におけるキー情報変換部２３の詳細は第９図に示
されている。キー走査回路１１のカウンタ１３１，１３
２　（第７図）からライン１２を介して供給されたノー
トコードＮ１〜Ｎ４は第９図のキーコードメモリ２４と
比較回路２５の一方入力（Ａ）に加えられる。カウンタ
１３２からライン１２を介して供給されたオクターブコ
ードＢ１〜Ｂ３はオクターブコード変換回路２６のアン
ド回路１５２．１５３．１５４に夫々入力される。

アンド回路１５２，１５３，１５４の他の入力にはイン
バータ１５５の出力が加わる。ベース音を割当てるとき
だけアンド回路４０６の出力が１１１　＋１となってイ
ンバータ１５５の出力が“０″となるが、それ以外のと
きは常にインバータ１５５の出力は１″である。従って
、通常はアンド回路１５２．１５３．１５４が動作可能
となっており。

ライン１２から供給されたオクターブコードＢ１、Ｂ２
、Ｂ３がアンド回路１５２．１５３．１５４及びオア回
路１５７．１５８．１５９を通過して（変換されずに）
出力される。尚、アンド回路１６０にはモード選択回路
１３のラッチ回路１４−４（第４図）からのシングルフ
ィンガーモード信号ＳＦとキー走査回路１１のオア回路
１４８（第７図）からの信号ＢＴ１２．１３が加えられ
ており、シングルフィンガーモードにおける和音構成音
の発音割当て処理タイミング（第８図に示すＢＴ１２゜
１３のタイミング）においてアンド回路１６０の出力が
“１″となり、インバータ１６１を介してアンド回路１
５３を不動作にし、オクターブコードＢ１〜Ｂ３の値を
変更する。オクターブコード変換回路２６から出力され
るオクターブコード（通常はＢ　１．Ｂ　２．Ｂ　３）
はキーコードメモリ２４及び比較回路２５の一方入力（
Ａ）に入力される。

キーコードメモリ２４は、キーコードＮ１〜Ｂ３の各ビ
ットに対応する７個のシフトレジスタ２４−１乃至２４
−７を具えている。各シフトレジスタ２４−１乃至２４
−７はチャンネルタイミング（第６図参照）の数に対応
する１１のステージを具えており、システムクロックパ
ルスφによって各チャンネルタイミング（１〜１１）に
同期してシフト駆動される。従って、シフトレジスタ２
４−１乃至２４−７の入力と出力のチャンネルタイミン
グは一致している。各シフトレジスタ２４−１乃至２４
−７の出力はゲー！・部２４−Ｇを介して入力側に戻さ
れ、記憶保持される。グー１〜部２４−Ｇは成るチャン
ネルタイミングでロード信号ＬＤが与えられると、ライ
ン１２から与えられるノートコードＮ１〜Ｎ４とオクタ
ーブ変換回路２６から与えられるオクターブコードＢ１
〜Ｂ３を取り込み、シフトレジスタ２４−１乃至２４−
７の第１ステージに入力する。このときロード信号ＬＤ
を反転したノア回路１６２の出力が“０″となり、シフ
トレジスタ２４−１乃至２４−７の出力信号がゲート部
２４−Ｇで阻止され、ロード信号ＬＤが発生したチャン
ネルに記憶されていた古いキーコードの記憶がクリアさ
れる。ロード信号ＬＤが発生していないときはノア回路
１６２の出力が１”となり、シフトレジスタ２４−１乃
至２４−７の出力が入力側に戻され、各チャンネルに対
応して記憶されたキーコードが保持される。ロード信号
ＬＤは、ライン１２に供給されたキーコードＮ１〜Ｂ３
を成るチャンネルに新たに割当てるべきときにそのチャ
ンネルタイミングに対応して発音割当て制御部１９（第
１図）から発生されるものである。従って、キーコード
メモリ２４すなわちシフトレジスタ２４−１乃至２４−
７には。

各チャンネルに割当てられた音を示すキーコードが記憶
されており、これらの割当て済みのキーコードが各チャ
ンネルタイミングに同期して時分割的に出力される。

キーコードメモリ２４から時分割的に出力される各チャ
ンネルに割当てられたキーコード（４ビツトのノートコ
ード及び３ビツトのオクターブコードＢ１〜Ｂ３）は比
較回路２５の他方入力（Ｂ）に加わる。

比較回路２５は両入力（Ａ、　１３）に与えられるキー
コードの値が一致しているとき一致信号ＥＱを発生する
。一方入力（Ａ）に加わるキーコードＮ１〜８３は、キ
ー走査タイミングに対応するものであり、１キ一時間の
量変化しない。他方入力ＣＢ）に加わるキーコード（Ｎ
ｌ〜Ｂ３）は各チャンネルタイミング（第６図）毎に変
化する。１キ一時間は２２個のチャンネルタイミングに
相当するので、キー走査タイミングに対応するキーコー
ドＮ１〜Ｂ３が同一値を保持している１キ一時間の間に
すべての（１１個の）チャンネルに割当てられている個
々のキーコード（Ｎｌ〜Ｂ３）との比較が２回行われる
。すなわち、１キ一時間の前半の１１ビツトタイムにお
いて、３歪タイミングに対応するキーコードＮ１〜Ｂ３
と同じ値のキーコード（Ｎｌ〜Ｂ３）がいずれかのチャ
ンネルに既に割当てられているか否かが判明する。

発音割当て処理の一般的説明 発奮割当て回路１８（第１図）における発音割当て制御
部１９とウィンドウ回路２１の詳細例を第１０図に示す
。

ウィンドウ回路２１のアンド回路１６６及び１６７には
キー走査回路１１のアンド回路１４２（第７図）から出
力されたキーデータＫＤが夫々入力される。ウィンドウ
回路２１は、選択されているモードに応じてキーデータ
ＫＤを上鍵域（第１の楽音発生態様）とするかあるいは
不鍵域（第２の楽音発生態様）とするかの振分けを行う
Ｑアンド回路１６６の他の入力にはナンド回路１６８の
出力が加えられる。ナンド回路１６８には、モード選択
回路１３のノア回路９７からの自動ベースコードモード
信号ＡＢＣと、キー走査回路１１のオア回路１４３（第
７図）からの不鍵域定歪タイミング信号ＬＫとが入力さ
れる。ノーマルモードのときは信号ＡＢＣは常に１０”
であり、ナンシ゛回路１６８の出力は常に１″′となる
。従って、アンド回路１６６が常に動作可能と・なり、
最高鍵ｃ７から最低法Ｃ２までのすべてのキーデータＫ
Ｄがアンド回路１６６を通過し、上玉域キーデータｋＵ
として出力される。従って、ノーマルモードのときは、
すべての鍵が上玉域に属する鍵として処理される。

自動ベースコードのときは信号ＡＢＣは１”である。こ
のため不鍵域走査タイミング信号ＬＫが発生していると
きナンド回路１６８の条件が成立し、ナンド回路１６８
の出力が°°Ｏ”となってアンド回路１６６が不動作と
なる。従って不鍵域走査タイミング信号ＬＫが“°１″
′となる不鍵域のＢＦ＊３〜Ｃ２の走査タイミング（第
８図参照）においてアンド回路１６６が動作せず、これ
らの下賞域Ｆ＃３〜Ｃ２のキーデータＫＤは上玉域キー
データＫＵとはならない。しかし、鍵０７〜Ｇ３の走査
タイミング（第８図参照〕では信号ＬＫは゛°０パであ
り、ナンド回路１６８の出力が１１″“となる。

従って、鍵Ｃ７〜Ｇ３のキーデータＫＤはアンド回路１
６６を通過し、上デ域キーデータＫＵとして出力される
。従って、自動ベースコードモードのときは一部の９（
Ｃ７〜Ｇ３）が上玉域（第１の楽音発生態様）に属する
ものとして処理される。

アンド回路１６７の他の入力には上述の不鍵域走査タイ
ミング信号ＬＫとモード選択回路１３のラッチ回路１４
−３（第４図）から出力されるフィンガードコードモー
ド信号ＦＣとが入力される。

このアンド回路１６７の出力はオア回路１６９を介して
不鍵域キーデータＫＬとして出力される。

従って、自動ベースコードのフィンガードコードモード
のときに限５（ＦＣが”１’）アンド回路１６７が動作
可能となり、下ユ域走査タイミング信号ＬＫが”１′°
のときに発生される不鍵域の鍵Ｆ＃３〜Ｃ２のキーデー
タＫＤのみがアンド回路１６７で選択され、不鍵域キー
データＫ　Ｌとして出力される。

シングルフィンガーモードのときはアンド回路１６７は
動作せず、下、鍵域１３〜Ｃ２のキーデータＫＤが直接
的に不鍵域キーデータＫＬとはならない。その代わりに
、ＳＦ和和牛キーデータ形成回路４３第１図）からシン
グルフィンガーモードのために自動的に形成された和音
構成音のキーデータ５ＦＫＬが発生され、このキーデー
タ５ＦＫＬがオア回路１６９に入力され、不鍵域キーデ
ータＫＬとして出力される。

発音割当て制御部１９では、ウィンドウ回路２１で撮分
けられた上玉域キーデータＫＵあるいは不鍵域ギーデー
タＫＬにもとづき、ＫＵに対応する晋は上玉域用の発音
チャンネルに、ＫＬに対応する音は不鍵域用の発音チャ
ンネルに、夫々割当てる。モードが変化すれば、上玉域
チャンネルと下デ域チャンネルの態様が変化するのは既
に述べた通りでちる。すなわち、タイミング信号発生回
路２０（第２図）におけるチャンネルタイミング信号Ｕ
ｃｈＴ、ＬｃｈＴ、ＰｃｈＴ；壬ｉ士の発生態様が変化
する（第６図参照）。これらのチャンネルタイミング信
号ＵｃｈＴ、ＬｃｈＴ、ＰｃｈＴ＃謄目が第１０図の発
音割当て制御部１９に供給され、割当て動作を制御する
。

発音側”Ａｒｔ御部１９において、上玉域キーデータＫ
Ｕはアンド回路１７０に加えられ、不鍵域キーデータＫ
Ｌはアンド回路１７１に加えられる。

ヤンネルに新たに割当てるべき条件が成立したが否かを
判定するものである。割当て条件が成立したとき、割当
てるべきチャンネルのタイミングに対応して、アンド回
路１７０〜１７壱からオア回路１７４を介してロード１
３号ＬＤが発生される。

このロード信号ＬＤはキーコードメモリ２４（第９図）
に与えられると共に、オア回路１７５．１７６を介して
カレントキーオンメモリ１７７及びキーオンメモリ１７
８に記憶さ、ｈる０ 両キーオンメモリ１７７．１７８はそれぞれ１１ステー
ジ／１ビツトのシフトレジスタから成り、システムクロ
ックパルスゲによってシフト制御される。成るチャンネ
ルタイミングでシフトレジスタ（キーオンメモリ）１７
７．１７８に取り込まれた信号″１”（ロード信号ＬＤ
）は１１ビツトタイム後に（すなわち同じチャンネルタ
イミングに）該シフトレジスタ（キーオンメモリ）１７
７゜１７８の最終ステージから出力される。シフトレジ
スタ（カレントキーオンメモリ）１７７の出力はアンド
回路１７９及びオア回路１７５を介して自己保持される
。シフトレジスタ（キーオンメモリ）１７８の出力はア
ンド回路１８０あるいは１８１及びオア回路１７６を介
して自己保持される。

キーオンメモリ１７７及び１７８は、キーコードメモリ
２４（第９図）において各チャンネルに対応して記憶さ
れているキーコード（Ｎｌ〜Ｂ３）が押圧中の漣に関す
るものであるかあるいは離鍵されたものであるかを、す
なわち各チャンネルに割当てられた鍵が押ｎ中であるか
に３１されたかを、各チャンネルタイミングに対応して
時分割的に記にするだめのものである。押鍵中の場合は
、ロード信号ＬＤにもとづいて記憶した“１”が保持さ
れており、出力は”１″である。離鍵されると、自己保
持用アンド回路１７９あるいは１８０．１８１が不動作
となって記憶がクリアされ、出力は”ｏ″となる。カレ
ントキーオンメモリ１７７は、実際の鍵のオン時オフに
対応するキーオン信号Ｋ　ＯＮ　’を記憶するもので、
離鍵されるとその鍵が割当てられていたチャンネルのキ
ーオン信号Ｋ　ＯＮ’がＩちにクリアされる。この実際
の鍵のオン・オフを示すキーオン信号ＫＯＮ’はトラン
ケート回路２２（第１図）に供給される。尚、このカレ
ントキーオンメモリ１７７はペース音及びアルペジョ音
及びシングルフィンガーモードのときの不鍵域音（和音
構成音）には適用されない。キーオンメモリ１７８はメ
モリモードを考慮したキーオン信号ＫＯＩを記憶するも
ので、メモリモードのときは不鍵域の３が離鍵されても
直ちにキーオン信号ＫＯＩはクリアされず、所定のクリ
ア条件が成立するまで記１意し続ける。このキーオンメ
モリ１７８から出力されるキーオン信号ＫＯ１は楽音の
発音を制御する信号として利用される。

ノーマルモードの場合の発音割当て処理ノーマルモード
の場０合は、前述のように、すべての鍵Ｃ７〜Ｃ２に関
するキーデータＫＤがウィンドウ回路２１で上鍵域キー
データＫＵとして振分けられる。また、タイミング信号
発生回路２゜（第２図）からは、第６図に示すように、
使用しないチャンネルタイミング「ｌ」を除くすべての
チャンネルタイミング「２」〜「１１」に対応して上賞
域チャンネルタイミング信号ＵｃｈＴが発生され、他の
チャンネルタイミング信号ＬｃｈＴ％ＰｃｈＴ。

ＡｃｈＴは全く発生されない。尚、信号ＵｃｈＴがすべ
てのチャンネルタイミング「２」〜「１１」に対応して
発生するのは１０チヤンネルモード（１０Ａが’　ｏ　
”　）のときであり、７チヤンネルモード（１０／７が
“１パ）のときは前記第２衣に示すように異なるが、以
下では１０チヤンネルモードであるものとして１説明す
る。

例えば健Ｃ・１の定歪タイミングでキーデータＫＤが°
°１′″になったとする。このときライン１２を介して
キーコードメモリ２４及び比較回路２５（９図）に入力
されるキーコードＢ３、Ｂ２、Ｂ１、第１０図において
は、この霊Ｃ４のキーデータＫＤに対応して上鍵域キー
データＫＵが１キ一時間の間“１°°となり、この上鍵
域キーデータＫＵが入力されているアンド回路１７０に
おいて割当て条件が成立するかが判定される。アンド回
路１７０の他の入力には上鍵域チャンネルタイミング信
号ＵｃｈＴ（第６図）と、タイミング信号発生回路２０
のフリップフロップ６１（第２図）から発生される後半
期間信号Ｈ２（第３図の６０−Ｑ　）と、トランケート
回路２２（第１図）から発生されるトランケートチャン
ネル信号ＴＲＵＮと、ノア回路１８２から出力される未
登録信号ＥＸＴと、キーオンメモリ１７８から出力され
る牛−オン信号ｒ（０１をインバータ１８３で反転した
信号が入力される。

トランケートチャンネル信号ＴＲＵＮば、既に離霊され
ている上鍵域チャンネルのうち最も古く離霊されたチャ
ンネルのタイミングに対応して“１″′となる信号で、
新たに割当てる鍵はこのチャンネルにＩＩＪ当てるべき
であることを示している。このトランケートチャンネル
信号ＴＲＵＮの発生の詳、細は後ニボする。

未登録信号τＹ１は、今ＪＩＪ　Ｍでようとするキーデ
ータＫＤ（ＫＵ）に対応するキーコードＮ１〜Ｂ３と同
じキーコードが既にいずれかのチャンネルに割当てられ
ているとき、０”、未だどのチャンネルにも割当てられ
ていないとき′１′である。すなわち、今割当てようと
するキーデータＫＤ（ＫＵ）に対応するキ・−コードＮ
１〜Ｂ３と同じキーコードが既にいずれかのチャンネル
に割当てられている場合は、そのキーコードＮ１〜Ｂ３
が走置キー茨示ライン１２に供給されている１キ一時間
の前半１１ビツトタイムにおけるいずれかのチャンネル
タイミングに対応して比較回路２５（ａ　９　＋Ａ　）
から一致信号ＥＱが発生される。この−致信号ＥＱｆ４
第１０図のアンド回路１８６に加わる。アンド回路１８
３の他の入力にはアンド回路１８４、オア回路１８５を
介してカレントキーオンメモリ１７７かものカレントキ
ーオンメモリＫ　ＯＮ　’が加わる。アンド回路１８４
の他の入力にはオア回路１８７の出力をインバータ１８
６で反転した信号が加えられており、上澱域割当ての場
合はオア回路１８７の出力が°“０″′で、アンド回路
１８４が動作可能となっている。従って、一致信号ＥＱ
が発生したチャンネルに割当てられた鍵が現在実際に押
圧されている（　Ｋ　ＯＮ’が”　１　”　）ことを条
件にアンド回路１８３の出力が”１″となり、アンド回
路１８８及び１８９に入力される。

アンド回路１８８には上鍵域チャンネルタイミング信号
ＵｃｈＴが加わり、アンド回路１８９には不鍵域チャン
ネルタイミング信号ＬｃｈＴが加わる。

従って、一致信号ＥＱが上鍵域チャンネルに対応して発
生された場合はアンド回路１８８からオア回路１９０を
介して遅延フリップ７０ツブ１９１にｎ１″“が記憶さ
れる０″た、一致信号ＥＱが不鍵域チャンネルに７１応
じて発生された場合は（但し、これはノーマルモードの
場合は起り得ないが）、アンド回路１８９からオア回路
１９２を介して遅延７リツグ７０ツブ１９３に“１”が
記憶される。

遅延フリップフロップ１９１．１９３の記憶はアンド回
路１９４．１９５を介して夫々自己保持される。遅延フ
リップフロップ１９Ｌ　　１９３の出力がノア回路１８
２に入力される。

従って、今割当てようとするキーデータＫＤ（ＫＵ）が
既にいずれかの上鍵域チャンネルに割当てられていてそ
れが現在も押鍵中（ＫＯＮ’が”　１　”　）である場
合は、１キ一時間の後半１１ビツトタイムにおいて遅延
フリップフロップ１９１の出力が持続して１”となり、
ノア回路１８２から出力される未登録信号ＥＸＴはｅＩ
　Ｏ１１となるＱ逆に、今割当てようとするキーデータ
に、Ｄ（ＫＵ）がまだどのチャンネルにも割当てられて
いない場合は、１キ一時間の後半の１１ビツトタイムに
おいて遅延フリップフロップ１９１．１９３の出力が°
°０″′であり、未登録（３号ＥＸＴば”１′となる。

タイミング信号発生回路２０（第２図）から発生される
信号Ｓｔ（第３図）がインバータ２０８で反転されてア
ンド回路１９４及び１９５に加わり、１キ一時間の始め
のチャンネルタイミング「１」において遅延フリップ７
０ツブ１９１．１９３の記憶をクリアする。

アンド回路１７０に後半期間信号Ｈ２が入力されている
理由は、正しい未登録信号ＥＸＴが得られる１キ一時間
の後半期間において割当てを行うためである。また、キ
ーオン信号ＫＯＩをインバータ１８３で反転した信号を
アンド回路１７０に入力した理由は空白チャンネル（Ｋ
Ｏ１が０″′）に対して新たな割当てを行うためである
。また、未登録信号ＥＸＴをアンド回路１７０に入力し
た理由は、既に割当て済みの押鍵音を別のチャンネルに
二重に割当てることがないようにするためである。

アンド回路１７０の全入力信号がｎ１″のとき、新たな
割当てを行う条件が成立し、エキ−時間の後半のトラン
ケートチャンネル信号ＴＲＵＮによって指定される上こ
域チャンネル（ＵｃｌＩＴ）のいずれか１つのチャンネ
ルタイミングに対応して１発のロード信号ＬＤが該アン
ド回路１７０からオ子回路１７４を介して発生される。

このロード信号ＬＤが発生した１つのチャンネルタイミ
ングに対応してライン１２のキーコードＮ１〜Ｂ３がキ
、　−コードメモリ２４（第９図）に取り込まれる。

こうして、成るチャンネル（ロード信号ＬＤが発生した
チャンネル）に新たＫ　ＷＩＪ当てられるべき鍵（例え
ばＣ４）を時分割タイムスロットによって示しているキ
ーデータＫＤがキーコードＮ１〜Ｂ３（例えばＣ４を示
す値）に変換されてキーコードメモリ２４に記憶される
。また、ロード信号ＬＤが発生したチャンネルタイミン
グに対応してカレントキーオンメモリ１７７及びキーオ
ンメモ１月７８（第１０図）にカレントキーオン信号Ｋ
　ＯＮ’及びキーオン信号ＫＯＩが記憶される。

ロード信号ＬＤにもとづいて成るチャンネルに対応して
牛−コードメモリ２４（第９０）に記憶さｊｔたキーコ
ード（Ｎｌ〜Ｂ３）は、次にそのチャンネルに別のキー
コードを割当てるときがくるまで消去されない。カレン
トキーオンメモリ１７７及びキーオンメモリ１７８に記
憶したキーオン信号ＫＯＮ’　、ＫＯＩは次のようにし
て消去される。

第１０図のアンド回路１９６には第９図の比較回路２５
から出力される一致信号ＥＱとカレントキーオンメモリ
１７７の出力ＫＯＮ’　とインバータ１９７の出力が加
えられる。キーデータＫＤがアンド回路１９９を介して
インバータ１９７に加わる。アンド回路１９７の出力は
ノア回路２００で反転されて、カレントキーオンメモリ
１７７の記憶保持用のアンド回路１７９に入力されろ。

アンド回路１９９の他の入力にはナンド回路２０２の出
力が加わる。ナンド回路２０２にはシングルフィンガー
モード信号ＳＦと不鍵域走査タイミング信号ＬＫが加え
られており、シングルフィンガーモード（ＳＦが“１″
）で不鍵域のキーデータＫＤが発生しているとき（ＬＫ
が１″′）に“０″を出力してアンド回路１９９を不動
作にする。これはシングルフィンガーモードのときは不
鍵域のキーデータＫＤを発音割当て処理に直接的に利用
していないため、この不鍵域のキーデータＫＤをアンド
回路１９９で阻止するためである。

上鍵域のキーデータＫＤはアンド回路１９９をそのまま
通過してインバータ１９７に至る。従って、上鍵域の鍵
が離鍵されたときはその鍵に対応するキーデータＫＤは
１１０”となり、インバータ１９７の出力は“０”とな
る。そのとき、この離鍵されたキーデータＫＤに対応す
るキーコードＮ１〜Ｂ３が第９図の比較回路２５の一方
入力（Ａ）に加えられており、この離鍵されたキーコー
ドＮ１〜Ｂ３がいずれかのチャンネルに割当てられてい
ればそのチャンネルに対応して一致信号ＥＱが発生する
。更に、そのチャンネル（一致信号ＥＱ我発生したチャ
ンネル）に割当てられた鍵が直前まで抑圧されていた場
合はカレントキーオンメモリ１７７の出力ＫＯＮ’が１
１１１１である。従って。

今まで押圧されていた鍵が＃鍵されたばかりのときにア
ンド回路１９６の条件が成立し、その鍵が割当てられて
いるチャンネルタイミングに対応して該アンド回路１９
６の出力がパ１″′となるにニーキーオフパルスＮ０Ｆ
Ｆ）、このアンド回路１９６の出カバ１”がノア回路２
００で反転されて、０”がアンド回路１７９に加わり、
今離鍵されたばかりの鍵が割当てられているチャンネル
のカレントキーオン信号ＫＯＮ’　をクリアする。

こうして、カレントキーオン信号ＫＯＮ’は実際のキー
オン、キーオフに対応して１″または“０″となる。

尚、ノア回路２００の他の入力にはタイミング信号発生
回路２０（第２図）から発生されるオフチャンネルタイ
ミング信号０ＦｃｈＴとイニシャルクリア信号ＩＣが加
えられる。従って、オフチャンネルタイミング信号０Ｆ
ｃｈＴ（第６図参照）が発生したチャンネルでは強制的
にカレントキーオン信号ＫＯＮ’　がクリアされ、実際
には離鍵されなくても離鍵されたものとして処理される
。

カレントキーオンメモリ１７７の出力Ｋ　ＯＮ’Ｉｄイ
７バータ２０４で反転され、アンド回路２０５に加えら
れる。アンド回路２０５の他の入力には上口域チャンネ
ルタイミング信号ＵｃｈＴが加わり、その出力はノア回
路２０６で反転されてキーオンメモリ１７８の自己保持
用アンド回路１８０に加わる。アンド回路１８０の残り
の入力にはオア回路２０７を介して上口域チャンネルタ
イミング信号ＵｃｈＴが加わる。鍵が離鍵されるとその
鍵が割当てられているチャンネルのカレントキーオン信
号ＫＯＮ’がＮ　ＯＩｔになり、インバータ２０４の出
力が“１″となる。その鍵が上口域の鍵であれば、アン
ド回路２０５の出力が“１″となり、ノア回路２０６の
出力がＯｎとなってアンド回路１８０が不動作となる。

従って、上コ域の場合は、カレントキーオンメモリ１７
７に記ｔσするカレントキーオンメモリＫＯＮ’がｎ　
Ｏｎになると直ちにキーオンメモリ１７８もクリアさｉ
しる０従って、上３域のキーオン信号ｆ（０１は実際の
押鴬、離鍵に対応してＨＩ　１１またはＯｎに力る。

尚、アンド回路１８０にはオア回路２０７を介して上口
域チャンネルタイミング信号ＵｃｈＴと上口域チャンネ
ルタイミング信号ＬｃｈＴが加えられており、上田域あ
るいは上口域のキーオン信号ＫＯＩをクリアするための
もので、上口域及び下鍵斌のチャンネル以外のタイミン
グではこのアンド回路１８０は常に動作不能となる０も
う１つの自己保持用アンド回路１８１はベース晋チャン
ネル（信号ＰｃｈＴのチャンネル）”’ ゛　　のキーオ ン信号ＫＯＩをクリアするためのものであシ、上口域及
び上口域チャンネルタイミングでは常に不動作となって
いる。

尚、ノア回路２０６の他の入力にはオフチャンネルタイ
ミング信号０ＦｃｈＴが加えられており、この信号０Ｆ
ｃｈＴが発生したチャンネルタイミングではノア回路２
０６の出力が”０”となり、実際には離断されていなく
てもキーオン信号ＫＯＩが強ｆｔ１ｌｌ的にクリアされ
る０ フインガードコードモードの場合は、フィンガードコー
ドモード信号ＦＣ及び自動ベースコードモード信号ＡＢ
Ｃが”１″となる」前述のように、ウィンドウ回路２１
では、鍵Ｃ７〜Ｇ３のキーデータＫＤｔ−上鍵域キーデ
ータＫＵとして出力し、鍵Ｆｌ１３〜Ｃ２のキーデータ
ＫＤｅ下鍵域キーデータＫＬ（！：ｉして出力する。ｔ
ｆｃ、タイミング信号発生回路２０（第２図）からは、
第６図のＡＢＣの欄と示すように所定のチャンネルに対
応してチャンネルタイミング信号ＵｃｈＴ、ＬｃｈＴ。

ｐｃｈＴ、＝±＝±４が夫々発生する。

上ｎ域中−データＫＵにもとづく発音割当て処理動作は
、前述のノーマルモードのときと同じである。ただ異な
る点は、ノーマルモードのときは全２のキーデータＫＤ
が上口域キーデータＫＵとなるのに対して、自動ベース
コードモード（フィンガードコードモード及びシングル
フィンガーモード）のとキｌ−：　　Ｈ７のＢ（７〜Ｇ
３のキーデータＫ　Ｄが上記載キーテータＫＵとなる点
と、ノーマルモードのときは全発音チャンネルに対応し
て上口域チャンネルタイミング信号ＵＣｈＴが発生され
るのに対して、自動ベースコードモードのときは一部の
発音チャ／ネルに対応して上口域チャンネルタイミング
信号ＵｃｈＴが発生される点だけである。

第１０図の発音割当て制御部１９において、上口域キー
データＫＬはアンド回路１７１に入力される。上口域（
Ｆ＃３〜Ｃ２）の鍵が押圧されるとその鍵の走査タイミ
ングにおいて１キ一時間の間キーデータＫＬが“１″と
なる。アンド回路１７１の他の入力には上口域チャンネ
ルタイミング信号Ｌｃ　ｈＴと、後半期間信号Ｈ２と、
トランケートチャンネル信号ＴＲＵＮと、未ＲＤ信号Ｅ
ＸＴと、キーオン（ｉ号ＫＯｔ２インバータ１８３で反
転した信号が入力される。トランク−トチヤンネル信号
ＴＲＵＮは、下に域キーデータＫ　Ｌが発生していると
きは下を域チャンネルのうち最も古く離宴さ、へたチャ
ンイ・ルのタイミングにズ・Ｓ応して“１＃どなる。

今発生している下室域キーデータＫＬに対応するキーコ
ードＮ１〜Ｂ３が既にいずれかの下室域チャンネルに割
当てられている場合は、その下室域チャンネルタイミン
グに対応して比較回路２５（第９図）から一致信号ＥＱ
が発生し、第１０図のアンド回路１８６に入力される。

このアンド回路１８３の出力°１″は下室域チャンネル
タイミング信号Ｌｃ　ｈＴによって動作可能となってい
るアンド回路１８９を介して遅延フリップ７０ツブ１９
３に記憶される。従って、今発生している下室域キーデ
ータＫＬに対応する鍵が既に割当てられていれば１キ一
時間の後半の１１ビツトタイムにおいて遅延フリップ７
０ノブ１９３の出力が持続的に“１＃どなる。この遅延
フリップフロップ１９３の出力は信号ＬＫＯＥＸＴとし
て他の回路に供給されると共にノア回路１８２で反転さ
れ、未登録イご号ＥＸＴとしてアンド回路１７１に入力
てれる。

アンド回路１７１０条件が成立し喪ときロード信号ＬＤ
が発生され、今発生しているキーデータＫＤ（ＫＬＪに
対応するキーコードＮ１〜Ｂ３が午−コードメモリ２４
（第９図）に記憶され、同時にカレントキーオンメモリ
１７７及びキーオンメモリ１７８にカレントキーオン信
号ＫＯＮ’とキいる謎が下室域チャンネルに発音割当て
され、下北域押圧鍵（通常は複数）が伴奏和音として発
音される。

フィンガードコードモードにおける下室域のカレントキ
ーオン信号ＫＯＮ’の消去は、前述の上口域のカレント
キーオン信号ＫＯＮ’の消去と同様に、アンド回路１９
６の条件が成立し友とき（すなわち今まで押されていた
鍵が新たに離鍵テれたとき）になされる。キーオンメモ
リ１７８における下室域のキーオン信号ＫＯＩの消去は
次のようにして行わルろ。

モード切換１［；Ｊ御回路１５（第４図）から出力でｚ
ｔ之メモリモード信号λ１がインパーク２０９で反転さ
れてアンド回路２１０に入力される。アンド回路２１０
の他の入力にはフィンガごセシード信号ＦＣとカレント
キーオン信号ＫＯＮ’ｆｅイ７パータ２０４で反転した
信号が加わる。従って、フィンガードコードモードにお
いて（ＦＣが“１″）、メモリモードでない場合（Ｍが
“Ｏ″）は、下室域の鍵が実際に離鍵されると（ＫＯＮ
’が“０″）、−アンド回路２１００条件が成立する。

アンド回路２１０の出力”１″はオア回路２１１を介し
てアンド回路２１２に加わる。アンド回路２１２の他の
入力に・は下室域チャンネルタイミング信号ＬｄｌＴが
加わっており、Ｏ″となったカレントキーオン信号ＫＯ
Ｎ’が下室域チャンネルに割当てられたものである（ア
ンド回路２１０の出力“１″が信号ＬＣｈ’ｌ’のタイ
ミングで発生する）こと全条件に、オア回路２１１の出
力（アンド回路２１０の出力゛ｌ″）？通過し、ノア回
路２０６に加える。

結局、アンド回路２１０の出力”１″はノア回路２０６
で反転さｎ１キーオンメモリ１７８の自己保持用のアン
ド回路１８０を不動作にし、キーオン信号ＫＯ１ｔクリ
アする。従って、フィンガードコードモードにおいてメ
モリモードでない場合は、下室域の鍵が実際に離鍵され
たときに、その鍵が割当てられているチャンネルのキー
オン信号ＫＯＩがクリアされる。

メモリモードである場合（Ｍが”ｌ″）は、インバータ
２０９の出力が“０″であり、アンド回路２１０は不動
作となる。従って、下ｓ域の鍵が実際に離鍵されて、カ
レントキーオン信号ＫＯＮ’が”Ｏ”になっても、キー
オン信号ＫＯＬはクリアされない。従って、メモリモー
ドの場合は、実際の離鍵後も°１″を持続するキーオン
信号ＫＯＩにもとづいて、下８域鍵の離鍵後もその鍵の
発音が続けられる。

メモリモードのときにキーオン信号ＫＯＬｔクリアする
のはアンド回路２１３の働きによる。アンド回路２１３
には、カレントキーオン信号ＫＯＮ’テインバータ２０
４で反転した信号、ウィンドウ回路２１のオア回路１６
９から出力される下室域のキーデータＫＬ、一致信号Ｅ
Ｑを記憶した迎延フリンプフロノブ１９３の出力ＬＫＯ
ＥＸＴをインバーク２１４で反転し次信号、及び後半期
間信号Ｈ２が入力される。アンド回路２１３の出力はオ
ア回路２１１を介しそアンド回路２１２に加わる。

下こ域で新たに鍵が押圧されると、その鍵の定歪タイミ
ングにおいてキーデータＫＬは“１″となる。この鍵は
、今まで押さ几てぃながっ之（すなわち割当てられてい
なかっ次］ので一致信号ＥＱは発生せず、１キ一時間の
後半期間において遅延クリップフロップ１９３の出力Ｌ
ＫＯＥＸＴは“０″となり、インバータ２１４の出力が
“１″となる。

従って、後半期間信号Ｈ２（第３図参照）が発生すると
きにアンド回路２１３に加わるインバータ２１４の出力
とキーデータＫＬが共に“１″であｎば、下健域で新た
に鍵が押圧され友ことを示している。下難域で断交に鍵
が押圧されたとき、実際に離鍵されているチャンネルタ
イミング（ＫＯＮ’が“０″で、インバータ２０４の出
力が“ｌ″）に対応して後半の１１ピツトタイムの間に
アンド回路２１３から”１“が出力でｎる。このアンド
回路２１３の出力がオア回路２１１を介して入力てｎる
アンド回路２１２においては、不鍵域チャンネルタイミ
ング（ＬＣｈＴが”１″）で発生するアンド回路２１３
の出力“ｌ″を選択し、ノア回路２０６に加える。この
ノア回路２０６の出力“０”によってアンド回路１８０
が不動作となり、実際の離鍵後も”１″に保持さ几てい
友下鍵域のキーオン信号ＫＯＩが”０″にクリアされる
。すなわち、メモリモードにおいては不鍵域の鍵の離鍵
後もそのキーオン信号ＫＯＩが記憶保持されるが、その
後玉鍵域で何らかの鍵が新たに押圧されるとそれまで保
持していた実際には離鍵されている鍵のキーオン信号Ｋ
Ｏ１ｔ−すべてクリアする。

勿論、一方では、新友に抑圧てれた鯨に関してロード信
号ＬＤが発生さｎ１力レントキーオン信号ＫＯＮ’及び
キーオン信号ＫＯＩが新たに記憶されるのは既に述べた
通りである。

尚、下鎚域チャンネルタイミングに関して発生し之一致
１３号ＥＱを遅延フリップフロップ１９３に記憶させる
友めに該一致１３号ＥＱを選択するアンドロｔ′６１８
乙の池の入力には、フィンガードコードモードの場合は
アンド回路１８４の出力がオア回路１８５を介して加え
られる。アンド回路１８４にはカレントキーオン信号Ｋ
ＯＮ′とインバータ１８６の出力が加えられる。フィン
ガードコードモードにおける下鉱域走査タイミング（×
８０のＬＫ参照］においてはオア回路１８７に加わるシ
ングルフィンガーモード信号ＳＦ及び信号ＢＴ１２．１
３及びＢＴ１４．１５（第８図）は”０″であり、上記
インバータ１８６の出力が“１″となる。これにより、
カレントキーオン信号ＫＯＮ’がアンド回路１８４を経
由してアンド回路１８３に加わり、一致信号ＥＱが発生
し足下成域チャンネルに割当てられている鍵が実際に押
圧中のときだけ、遅延フリップフロップ１９３に“１″
が記憶される。

上述のように、フィンガードコードモードの場合に、下
Ａ’＝　Ｆ（ステヤンイ・ルに関する一致信号ＥＱｔ記
千〇する条件としてキーオン信号ＫＯＩではなくカレン
トキーオン信号Ｋ　ＯＮ　’を用いるようにした理由は
、遅延フリップフロップ１９３の出力Ｌ　ＫＯＥＸＴａ
−インバータ２１４で反転した信号を利用してメモリモ
ードのときのキーオン信号ＫＯＩのクリアを行うように
している次めである。メモリモードのときは離鍵後もキ
ーオン信号ＫＯＩが“ｌ″となるため、もしこのキーオ
ン信号ＫＯＩを使って一致信号ＥＱを遅延フリップフロ
ップ１９３に記憶した場合は、−旦離鍵した後に同じ鍵
を再押圧した場合に信号ＬＫＯＥＸＴが”１″となり、
アンド回路２１３において新たな押旦が検出できなくな
り、メモリ１７８がクリアできなくなる。そのためフィ
ンガードコードモードの場合はカレントキーオン信号Ｋ
ＯＮ’ｔ−利用して一致信号ＥＱ’に遅延フリッフロッ
プ１９３に記１！するようにしているのである。

トランケート回路２２の詳細 第１図におけるトランケート回路２２の詳添例１ｉｇＬ
１図に示す。第１！図において、４ビ７トの加”Ｊ：？
Ｔｉ　２１６と４個の１１ステージ／１ピントの７フト
レジスタ２１７〜２２０とはカウンタをｔｊ３成してお
り、ス１［ユされ友各チャンネル毎に、その後に＾１鍵
されｆｙ−ｇＫの数を時分割的に計数する。

シフトレジスタ２１７〜２２０はシステムクロックパル
スφによってシフ）　＆ｊ）御されるもので、その最終
ステージから各チャンネルタイミングに対応して時分割
的に出力される各チャンネル毎の計几る。加算器２１６
はアンド回路２２１からキャリイ入力（Ｃｉ）に加わる
信号を加算し、その出力（Ｓｌ−８４）をアンド回路２
２２〜２２５を介してシフトレジスタ２１７〜２２０に
入力する。

アンド回路２２２〜２２５の他の入力にはノア回路２２
６の出力が加わる。ノア回路２２６には、第１０図に示
す発音割当て制御部１９のカレントキーオンメモリ１７
７から時分割的に出力される各チャンネルのカレントキ
ーオン信号ＫＯＮ’が加えらｎる。従って、カレントキ
ーオン信号ＫＯＮ’が”Ｏ“の（すなわち現実に離鍵さ
ｎている）チャンイ・ルタイミングにおいてアンド回路
２２２〜２２５が勅、作可能となり、計数が可能となる
。神社中のチャンネルタイミングではイ言号ＫＯＮ’が
”ｌ″で、ノア回路２２６の出力が０″となるので、ア
ンド回路２２２〜２２５が不動作となり、計数値がクリ
アされる。

尚、イニシャルクリア信号ＩＣが発生したときあるいは
オフチャンネルタイミング信号０ＦｃｈＴが発生してい
るチャンネルタイミングではオア回路２２７の出力が“
１″となり、これがノア回路２２６で反転さ１てアンド
回路２２２〜２２５を不動作にする。この場合は計数動
作は不可能となるが、オア回路２２７の出力”１″がオ
ア回路２２８を介して最下位ビットのシフトレジスタ２
１７に入力され、計数値を強制的に一０００１″にする
。

アンド回路２２１にはタイミング信号発生回路２０（第
２図）から供給される後半期間信号Ｈ２は（ｉＴｌらか
のｆヒが句之にΩ式さｎ７？：、どき発生さ几るｔので
るる。

今までいずｎかのチャンネルにτ１ｊ当てら：＾てい次
穿が断定に離鍵されると、そのチャンネルタイミングに
おいて第１０図のアンド回路１９６から二ニーキーオフ
パルスＮ０ＦＦが発生する。この二ニーキーオアパルス
Ｎ０ＦＦはアンド回路２３０あるいは２３１からオア回
路２３２あるいは２３３を介して遅延フリップ７０７プ
２３４あるいは２３５に記憶される。アンド回路２６０
の他の入力には上口域チャンネルタイミング信号Ｕｃｈ
Ｔが加えらｎており、上健域チャンネルに対応して発生
したニューキーオフバルメＮＯＦＦｔＭＫフリップフロ
ップ２６４に記憶する。アンド回路２３１の他の入力に
は下詐域チャンネルタイミング信号Ｌｃｈ’Ｉ’が加え
も１でおり、不鍵域チャンネルに対応して発生し几ニュ
ーキーオフパルスＮ０ＦＦを遅延フリップ７０ツブ２３
５に記憶スる。遅延フリップフロップ２３４，２３５の
記憶はアンド回路２３６，２３７を介して自己保持さｎ
る。アンド回路２３６．２３７は信号Ｓｌ（化３図）を
インバータ２０８で反転した信−号によって、１キ一時
間の最初に不動作となり、遅延フリップ７０ツブ２３４
．２３５の記憶をクリアする。

従って、上口域チャンネルに割当てられていた鍵が新た
に離鍵されると、遅延フリップフロップ２３４の出力が
少くともｌキー時間の後半の１１ビツトタイムの間持続
的に“１″となる。この遅延クリップフロップ２３４の
出力はアンド回路２３８で信号ＩＪｃ　ｈ’Ｉ’によっ
て上口域チャンネルのタイミングでのみ選択され、オア
回路２２９を経てニューキーオフ信号ＮＫＯＦとして出
力される。他方、下灘域チャンネルに割当てられてい素
置が新たに離鍵されると、遅延フリップフロップ２３５
の出力が少くとも１キ一時間の後半の１１ビツトタイム
の間持続的に“１″となり、この出力”１″がアンド回
路２３９において信号ＬｃｈＴによって不鍵域チャンネ
ルタイミングで選択され、オア回Ｂ　２２９　’ｘ介し
てニューキー万フ信号ＮＫＯＦとして出力さｎる。

第１１図のアンドＩＯｌ路２２１においては、ニューキ
ーオフ信号Ｎ　Ｋ　ＯＦが有効な状態となる１キ一時間
の後半１１ビツトタイムにおいて後半期間信号Ｈ２によ
って該信号ＮＫＯＦｔｌ−通過させる。

上述のように、ニューキーオフ信号ＮＫＯＦは上口域チ
ャンネルまたは下北域チャンネルのどちらか一方のチャ
ンネルグループに対応して発生される。従って、加Ｗｅ
２１６とシフトレジスタ２１７〜２２０から成るカウン
タでは、上口域あるいは下露域のチャンネルグループ別
にニューキーオフ信号Ｎ　Ｋ　ＯＦをカウントする。例
えば、新たに離されｆｃ’ｆａが上口域チャンネルに割
当てられているものであｎば、上口域チャンネルのうち
既に離鍵されているチャンネル（ＫＯＮ’が“０″のチ
ャンネル）においてニューキーオフ信号ＮＫＯＦＫ％と
づいて夫々１カウントアツプされる。最も古く離鍵さｎ
之チャンネルの計数値は、その後に離鍵さｎ’ｓの数が
最も多くなることから、最も大きい値となる。

シフトレジスタ２１７〜２２０から出力さｎる各チャン
ネルの計数値はコンパレータ２４０の一方人力（Ａ）と
最大値メモリ２４１のアンド回路２４２〜２４５に入力
される。最大値メモリ２４１は最大計数値を記憶する回
路であり、その出力がコンパレータ２４０の他方入力Ｃ
Ｂ）に加えられる。最大値メモリ２４１は、最大計数値
を記憶する遅延フリップフロップ２４７〜２５０と、記
憶し几最大計数値を自己保持するためのアンド回路２５
１〜２５４と、最大計数値をロードするだめのアンド回
路２４２〜２４５を含んでいる。

ｌキー時間の最初のチャンネルタイミングにおいて信号
８１（第３図参照）が“１″になると、ノア回路２５５
の出力が”Ｏ″となり、自己保持用アンド回路２５１〜
２５４が動作不能となって、最大値メモリ２４１がクリ
アされる。従って、初めは最小値”００００″がメモリ
２４１がら出力される。シフトレジスタ２１７〜２２０
から順次出力される各チャンネルの計数値と最大値メモ
リ２４１の出力とがコンパレータ２４０で比較すｎ、Ａ
＞Ｂのとき、すなわちシフトレジスタ２１７〜２２０か
ら出力さする計数値の方がメモリ２４１の出力よりも大
きい場合、アンド回路２５６に対して“１″が出力され
る。アンド回路２５６の他の入力には第１Ｏ図のオア回
路２５７の出力［ＪｃｈＴ−ＫＵ＋ＬＣｈＴ−ＫＬが加
えられる。このオア回路２５７の出力は、上口域チャン
ネルタイミング信号［ｃｈＴと上ユ域キーデータＫＵと
を入力したアンド回路２５８の出力と、不鍵域チャンネ
ルタイミング信号ｌｃｈ’ｌ’と不鍵域キーデータＫＬ
とを入力しｔアンド回路２５９の出力とをオ・ア合成し
ｔもので、割当てようとするキーデータＫＤが上口域の
ものである場合（ＫｔＴが°１″）は信号［Ｊｃｈ’Ｉ
’のタイミングで“１“となり、割当てようとするキー
データＫＤが不鍵域のものである場合は（ＫＬが”１″
）信号ＬＣｈＴのタイミングで１″となる。

例えば、今供給さｎているキーデータＫＤが上？域のも
のであるとすれば、上會域チャンネルタイミングでＡ＞
Ｂが成立し之ときだけアンド回路２５６の出力が１″と
なる。アンド回路２５６の出力゛１”によってアンド回
路２４２〜２４５が動作可能となジ、ソフトレジスタ２
１７〜２２０の出力を遅延フリップフロップ２４７〜２
５０に取り込む。こうして、上口域または不鍵域の一方
のチャンネルグループにおける各チャンネルの計数値が
順次比較され、より大きい値の計数値がメモリ２４１に
記憶される。従って、１キ一時間の前半の１１ビツトタ
イムが終了するとすべてのチャンネルに関する比較が終
了し、真の最大計数イエがメモリ２４１に記憶されてい
る。

ｌキー時間の後半の１１ビツトタイム【おいて、メモリ
２４１に記憶している真の最大計数値がどのチャンネル
のものであるか、すなわち最も古く離鍵されたのはどの
チャンネルであるかが検出さｎる。すなわち、１牛−時
間の後半の１１ビツトタイムにおいて、メモリ２４１に
記憶している真の最大計数値と各チャンネルの計数値と
がコンパレータ２４０において比較され、最大計数値の
チャンネルタイミングで一致出力（Ａ＝Ｂ）が“１″と
なる。この一致出力（Ａ＝Ｂ）ｉ１アンド回路２６０を
介してトランケートチャンネル信号Ｔ　ＲＵＮとして出
力てれる。最大計数値のチャンネルは１つとは限らず複
数；９ることがあり、その場合は一致出力（Ａ＝Ｂ）が
複数のチャンネルタイミングで発生する。しかし、トラ
ンケートチャンネル信号ＴＲＵＮにもとづいて一旦ロー
ド信号ＬＤが発生しｆｃ後はアンド回路２６０において
一致出力（Ａ＝Ｂ）が阻止されるようになっている。

遅延フリップ７０ツブ２６１は１キ一時間の始めに信号
ＳＬ（第３図）を反転し次信号“Ｏ″がアンド回路２４
６に加えらｎることによってクリアされ、その出力を反
転し友インバータ２６２の出力は当初は“１″となって
いる。インバータ２６２の出力はアンド回路２６０に加
わる。従って、当初はコンパレータ２４０の一致出力（
Ａ＝Ｂ）がアンド回路２６０を通過し、トランケートチ
ャンネル信号ＴＲＵＮが発生する。このトランク−トチ
ヤンネル信号ＴＲＵＮにもとづいて第１０図の回路でａ
−ド信号ＬＤが発生すると、このロード信号ＬＤは第１
１０のアンド回路２６３にも力りわジ、オア回路２６４
を介して遅延７リソプ７０ツブ２６１に“１′が記憶ｉ
　；ｔする。こ（１−Ｋよりインバータ２６２の出力が
°Ｏ″となり、アンド回路２０６が動作不能となり、以
後は一致出力（Ａ＝Ｂ）が発生してもトランケートチャ
ンネル信号ＴＲＵＮは発生されない。

尚、アンド回路２６３の他の入力に加わるインバータ２
６５の出力は、上口域あるいは不鍵域の鍵を割当て処理
する場合は常に“１″となっている。インバータ２６５
にはアンド回路２６７の出力が加わる。アンド回路２６
７には信号ＬＫＡＫＯとベース音キーデータ形成回路４
２（第１図）から供給されるベースタイミング信号ＢＴ
とベースチャンネルタイミング信号ＰｃｈＴが入力され
る。このアンド回路２６７はベース音の発音割当て処理
を行うとき条件が成立し、インバータ２６５の出力を“
０”にして、アンド回路２６３でロード信号ＬＤを阻止
する。これはベース音の発音割当てのために第１０図の
アンド回路１７２からオア回路１７４を介して発生され
たロード信号ＬＤが遅延フリップフロップ２６１に記憶
されないようにするためである。後述のように、ベース
音の発音割当て処理にはトランケートチャンネル信号Ｔ
ＲＵＮは利用されていす、ロード信号ＬＤはトランケー
トチャンネル信号ＴＲＵＮとは無関係に発生される。こ
の信号ＴＲＵＮとは無関係なロード信号ＬＤが遅延フリ
ップフロップ２６１に記憶されると、これに平行して行
われる上口域のキーデータ（特に第８図に示す信号ＢＴ
０．１のタイミングで発生するもの）の割当て処理に不
都合が生じるため、インバータ２６５の出力によって禁
止するようにしているのである。

フィンガードコードモードにおける和音　出第１図にお
ける和音検出制御回路３０の詳細例を第１２図に示す。

第１２図において、キー走査回路１１（第７図）から供
給さｎたキーデータＫＤ及び不鍵域定食タイミング信号
ＬＫ　（ｉ８図参照）がアンド回路２６８に入力される
。従って不鍵域（Ｆ＃３〜Ｃ２）のキーデータＫＤのみ
が該アンド回路２６８で退択される。和音検出制御回路
３０ではこのアンド回路２６８から出力される不鍵域キ
ーデータＬＫＫＤにもとづいて和音検出を行う。

不鍵域キーデータＬＫＫＤに下Ｓｌ域（Ｆ＃３〜Ｃ２）
でどの鍵が押圧されているかを、各キー走査タイムスロ
ットにおけるパルスの有無によって景わしている。

下北域キーデータＬＫＫＤはアンド回路２６９に加わる
と共に、ＳＦ根音検出優先回路６２内のオア回路２７０
を介して遅延フリップフロップ２７１に記憶される。遅
延スリップ７０ンプ２７１はキー走■クロックパルヌφ
＾ＢＫよって１キ一時１ｉｉ１　ｆｌｊに駆動さ、する
もので、その出力（ユアンド回路２７２からオア回路２
７０を介して自己じこ侍さする。アンド回路２７２の他
の人力にはキー走五回路１１のノア回ｂｉ４５（Ｚ’ｒ
図）からキヤンセル信号ＣＡＮが加えら几ている。キャ
ンセル信号ＣＡ　Ｍは第８図に示すように、不鍵域走査
タイミングが始まる前の１２キ一時間の間°０″となる
信号であり、この間に遅延フリップ−７゜７プ２７１の
記憶がクリアされる。オア回路２７０の出力は下Ｒ域キ
ーオン信号ＬＫＯとして出力される。この下謎域キーオ
ン信号ＬＫＯは、不鍵域で何らか鍵が抑圧さｎていると
き、押圧鍵の中の最高音の走査タイミング（高音側から
走査されているため）からその次の走査サイクルにおい
て信号ＣＡＭが°Ｏ″に立下る直前（第８図に示すＧ４
の走査タイミング）まで持続的に“１“となる。

遅延フリップ７０ツブ２７１の出力はインバータ２７ろ
で反転され、アンド回路２７４に加えらｎる。アンド回
路２７４の他の入力にはモード選択回路１３のラッチ回
路１４−４（第４図）から供Ｔａ　’ｇ　Ｑるンングル
フィンガーモード１ご号ＳＦが加えられる。アンド回路
２７４の出力はインバータ２７５で反転され、アンド回
路２６９に力１わろ。

フィンガードコードモードのときは信号ＳＬｌ工“０“
であるので、アンド回路２７４の出力が”０″、インバ
ータ２７５の出力が１″となり、アンド回路２６９では
アンド回路２６８から与えられる不鍵域キーデータＬ　
Ｋ　Ｋ　Ｄを常に通過させる。

アンド回路２６９を通過した下灘域キーデータＬ　Ｋ　
Ｋ　Ｄはオア回路２７６及び２７７を経由して１２ステ
ージ／１ビツトのシフトレジスタから成る不鍵域キーデ
ータレジスタ３５に入力される。

このレジスタ３５はキー走査クロックパルスφＡＢによ
ってシフト駆動されるもので、不鍵域キーデータＬＫＫ
Ｄをしラスタ３５内で頴送りに移動させる。レジスタ３
５の最終ステージの出力（Ｇ１２）はアンド回路２７８
からオア回路２７７を経由し゛て第１ステージに帰還さ
れる。アンド回路２７８の他の入力にはキー走ｉ回路１
１のノア回路２７９（第７図）から供給される信号Ｂ　
Ｔ　５．６とオア回路１４９（Ｃ７図）から供給さｎる
信号ＢＴ　１４．１５を反転した信号Ｂ　Ｔ　１４．１
５が入力される。

信号１３　’ｆ：　５．６は、第７図のチーコーグ１３
５の出力ＢＴ５とＢｒ３の発生タイミング（ブロックタ
イミング）のとき（第８図のＢＴＯ〜１５参照）、すな
わち不鍵域走五タイミングが始まる直前の１２キ一時間
の間、１０＃となり、レジスタ３５の全ステージの記憶
をクリアする。その後、不鍵域定歪タイミングにおいて
発生した下３域キーデータＬＫＫＤがシフトレジスタ３
５に取り込まれる。

シフトレジスタ３５は１２ステージであるから、ブロッ
クタイミングＢＴ７とＢｒ３　（第８図）においてＦ＃
３からＧ２までの１２音分のキーデータが取込ま几、夫
々のキーデータを１２キ一時間遅延したデータが最終ス
テージＱ１２から出力される。下健域定歪タイミングに
なると信号Ｂ　Ｔ　５．６及びＢ　Ｔ　１４．１５は共
に“１″であるので、取込まＡ之キーデークＬＫＫＤは
アンド回路２７８を介して自己保持される。ブロックタ
イミングＢＴ９゜Ｂ’Ｉ’ｌｏになると、取込まｎたＦ
＃３〜Ｇ２のキーデータが定確Ａ　Ｉに従って都音俳１
から１独に（Ｆ午３゜Ｆ３、Ｅ３・・・Ｇ２の；；１．
に）レジスタ３５のみ１．５ステージ（Ｑ’Ｌ　２１か
ら出力され、アンド回路２７８及びオア垂λ２７７を介
して第１ステージ（Ｑｌ）に戻される。このとき、同音
名の１オクターブ下の鍵Ｆ＃２．Ｆ２・・・Ｃ２が走査
され、これらのキーデータＬＫＫＤが順次発生されてオ
ア回路２７７に供給される。従って、オア回路２７７に
おいては、現在走査されているキーデータＬＫＫＤと既
に記憶し次１オクタニブ上の同音名のキーデータとがオ
ア合成される。従って、オクターブに無関係にどの音名
（Ｃ−Ｃ＃）の鍵が不鍵域で押圧されているかが下宣域
キーデータレジスタ３５で記憶される。この記憶は信号
ＢＴ１４．１５のタイミングでアンド回路２７８が不動
作となるまで、すなわち不鍵域定歪終了後のＢＴＩＯ〜
Ｂ４１３のタイミング（第８図参照）の間、保持される
。

シフトレジスタ３５の最終ステージＱ１２の出力は、キ
ーデータＬＫＫＤを１２キ一時間遅延し之ものなので、
１２の各音名（Ｃ−Ｃ＃）の疋五タイミング対応してい
る。すなわち、シフトレジスタ６５の最終ステージＱＬ
２から出力て才りるデータの音名は、キ一定歪回路１１
（第７図）から発生さｎるノートコードＮ１〜Ｎ４によ
って示さｎている。ブロックタイミングＥＴｉｏあるい
はＢＴＬ２の最初の１キ一時間がＣのノートタイミング
であり、ブロックタイミングＢＴＬＯ及びＢＴｌｌの１
２キ一時間あるいはブロックタイミングＢＴ１２とＢＴ
１３（更にはＢＴ１４とＢＴ１５）の１２キ一時間にお
ける各キー時間が１２の音名Ｃ，Ｂ、Ａ＃、・・・Ｄ、
（ｌに順次対応する。

シフトレジスタ３５には、高音順に発生したキーデータ
が順次取り込まれるので、第１ステージＱｌから最終ス
テージＱ１２’ｉでの各ステージには低音側から順に各
音名のデータが並ぶ。和音検出にあたっては、シフトレ
ジスタ３５の最終ステージＱ１２から出力されるキーデ
ータ（実質的にはノートデータ）を１度（根音）と見な
して、こｎに対して所定度数の音程関係にあるキーデー
タが他のステージに存在するかを調べる。そのため、ソ
フトレジスタ６５の第１ステージＱ１の出力を短２１ｆ
ｆ：（２ｂ）、Ｑ２’、ｒｆｆ１２Ｕ（２）、Ｑ３　’
ｚ’ＥＬ　３　［（３ｂ）、Ｑ４を艮３度（３）、Ｑ５
を完全４度（４）、Ｑ６を減５度（５ｂ）、Ｑ７を完全
５度（５）、Ｑ８　を類６度（６ｂ）、Ｑ９を長６度（
６）、ＱＬＯを短７度（７”）、Ｑ［を長７度げ）と見
なして処理される。

ブロックタイミングＢＴｔｏ及びＢＴＬＩあるいはＢＴ
１２及びＢＴ１３（第８図参照）の各キー時間において
シフトレジスタ３５の各ステージＱ１〜Ｑ１２から出力
されるキーデータ（ノートデータ）の音名の一部を第ｉ
Ｎに示す。

第１！衣 アンド回路２８０は、三和音（メジャ和音ま次はマイナ
和音）を検出する之めのもので、１度（根音）に相当す
るシフトレジスタ３５のステージＱ１２の出力と完全５
度に相当するシフトレジスタ３５のステージＱ７の出力
が入力され、更、に長２度に相当すステージＱ２の出力
及び完全４度に相当するステージＱ５の出力及び長６度
に相当するステージＱ９の出力を夫々反転した信号が入
力ざｎる。アンド回路２８１は、七の和音（セプンス和
音）を検出するだめのもので、１度に相当するステージ
Ｑ１２の出力と短７度に相当するステージＱＩＯの出力
が入力され、更に上述のステージＱ２．Ｑ５．Ｑ９の出
力を夫々反転し定信号が入力される。ま之、和音が検出
さｎなかった場合に仮根音を決定するためにアンド回路
２８２が設けられており、シフトレジスタ３５のステー
ジＱ１２の出力が入力される。

アンドロ路２８０．．２８１．２８２には、更にアンド
回路２８３の出力が加えられる。アンド回路２８３には
フィンガードコードモード信号ＦＣとキ一定歪回路１１
のオア回路１４７（第７図）から供給される信号ＢＴＩ
Ｏ−１３（第８図）を遅延フリップフロップ２８４で１
キ一時間遅延した信号が加わる。従ってフィンガードコ
ードモード（ＦＣが“ｌ″）のときにブロックタイミン
グＢＴＩＯ（第８図）の２キ一時間目のタイミングから
ＢＴ１４（第８図）の１キ一時間目のタイミングまでの
間（信号ＢＴ１０〜１３を１キ一時間遅延したときの信
号発生間隔）でのみアンド回路２８０〜２８２が動作可
能となり、和音検出が行なわｎる。和音が成立すると、
成立した和音の根音のノートタイミングでアンド回路２
８０または２８１の条件が成立し、オア回路２８５を介
して“１”（和音成立信号ＣＨ）が出力さｎる。

アンド回路２８０及び２８１による和音検出において、
最初に仮根音となるのは音名Ｂである。

何故なら、遅延フリップフロップ２８４の出力によって
フロックタイミングＢＴＩＯの２キー時間２キ一時間目
にはレジスタ３５のステージＱ１２に音名Ｂのキーデー
タが来ている。第、り表に示す二うに、次のキー時間で
はＡをが仮根音とな）、以後、高ｆ順に（Ａ、Ｇ＃・・
・）仮根音が変化し、信号ＢＴＬ２（第８図参照）の最
初のキー時間で音名Ｃを仮根音とし友ときをもって、１
２音名ＣＢ−Ｃ）の各々を仮根音とする和音成立検出が
終了する。従って、オア回路２８５の出力（ＣＨ）には
、Ｂを仮根音とする。和音成立検出結果（成立のとき“
１”、不成立のとき°Ｏ″）を先頭にして高音頭に和音
成立検出結果が現われ、一番最後に（信号ＢＴ１２の最
初のキー時間で）Ｃを仮根音とする和音成立検出結果が
現われる。これは、後述する根音シフトレジスタ４１で
は複数の根音データＲＴＬＤが発生し次場合後着優先（
低音曖先）によって嚇−の根音データＲＴＬＤを之択す
るようにしているので、ｃｆ最後にすることによりＣが
最優先されるようにする之めである。

オア回路２８５の出力はアンド回路２８６に加わる。ア
ンド回路２８６の他の人力には、キ一定歪回路１１のオ
ア回路１４８（第７図）から発生されたブロックタイミ
ング信号ＢＴ１２．１３（第８図）を遅延フリップフロ
ップ２９０で１キ一時間遅延した信号をインバータ２９
１で反転した信号が加工られる。インバータ２９１の出
力はブロックタイミングＢＴ１２の２キ一時間目からブ
ロックタイミングＢＴ１４の１キ一時間目までの１２キ
一時間（ＢのノートタイミングからＣのノートタイミン
グまで）の間”０′となる。従って、ブロックタイミン
グＢＴＩＯの２キ一時間目からブロックタイミングＢＴ
１２の１キ一時間目までに発生し７ｔ１２音名ＣＢ、Ａ
＃・・・Ｃ）を仮根音とする和音成立信号ＣＨがアンド
回路２８６を通過すると、その次のキー時間（信号ＢＴ
Ｌ２の２キ一時間目）から和音成立信号ＣＨが阻止され
る。すなわち、第８図のＺのＦＣにおいて示し友ように
、ブロックタイミングＢＴＩＯの２キ一時間目からＢＴ
１２の１キ一時間目１での１２キ一時間の間でのみ和ご
成立検出が行わｎる。

ブロックタイミングＢＴｔｏの２キ一時間目からＢＴ１
２の１キ一時間目までの間でアンド回路２８６を通過し
た和音成立信号ＣＨはアンド回路２８７に加わると共に
、オア回路２８８を介してｉ１延フリップ７０ノブ２８
９に記憶される。遅延フリップフロップ２８９の出力は
アンド回路２９２からオア回路２８８を経由して自己保
持される。

アンド回路２９２の他の入力には、モード切換制御回路
１５（第４図）から供給さｎるＳＦ／ＦＣモード切換信
号Ｚ丁とナンド回％２９３の出力が加えらｎる。信号Ｚ
下は第５図に示すようにモード切換時に一時的に（４，
５ｍｓ＋α、すなわち少くともｌ走査サイクル分の時間
）”０″となる信号であり、通常は“１″である。ナン
ド回路２９３には、キー走■回路１１（第７図）から与
えられる最低ＲＣ２の走査タイミングを示す信号ＣＬＴ
（第８図）と、オア回路２７０から出力さｎる下弐域キ
ーオン信号Ｌ　Ｋ　Ｏをインバー、ｌ’２９４で反・口
したに３号とが人力される。下ｚ２域で何らかの所が抑
圧で几ていＡ（ブ、信号ＣＬ’ｌ’が発生するタイミン
グではインバータ２９４の出力は必らず“０”＜ＬＫＯ
が”１″〕であυ、ナンド回路２９３の条件は成立せず
、該ナンド回路２９３の出力は常に“ｌ″である。従っ
て、−旦、和音が成立すると通常は、遅延７リツプフ０
７プ２８９に”ｌ″が記憶さ、？″Ｌ続ける。遅延フリ
ップ７０ツグ２８９における和音成立記憶がクリアされ
るのに、下≧域のすべての健が離鍵されたとき（ＬＫＯ
が“０“となり、ＣＬＴ発生時にナンド回路２９３の出
力が“θ″となる）、あるいはフィンガードコードモー
ド（ＦＣ）からシングルフィンガーモード（ＳＦ）に切
換えられたとき（ΔＦが“０″となる）、である。

アンド回路２８７の他の入力にはオア回路２９５の出力
が加えられる。メモリモードでない場合はメモリモード
信号Ｍが”θ″であり、インバータ２９６からオア回路
２９５に”１″が与えら八、γ／ド回路２８６で選択さ
：ｎ−７ｃ和音成立信号ＣＨはアンド回路２８７を常（
（通過する。このアンド回’６？’ｒ　２８７の出力に
、オア回路２９７を介して根音データＲＴＬＤとして出
力さ八ると共に、オア回路２９８を介して遅延クリップ
７０ツブ２９９に記憶さｎ１更にマイナ和音メモリ３６
のアンド回路３００及びセプンス和音メモリ３７のアン
ド回路３０１に入力される。従って、根音データＲＴＬ
Ｄｆｌ、検出され次和音の根音の音名のタイミングに対
応して（ブロックタイミングＢＴＩＯの２キ一時間目の
ＢのノートタイミングからブロックタイミングＢＴ１２
の１キ一時間目のＣのノートタイミングまでの１２キ一
時間のいずれかのタイミングで）“１″となる。マ友、
アンド回路３００及び３０１は、根音名のタイミングで
動作可能となる。

アンド回路３００の他の入力には短３度（３′ｂ）に対
応するシフトレジスタ３５のステージＱ３の出力が加え
られ、アンド回路３０１の他の入力には短７度（７ｂ）
に対応するシフトレジスタ３５のステージＱＩＯの出力
が加えられる。メジャ和音が成立しでいる場合は、和音
成立タイミングにおいてステージＱ３及びＱＬＯの出力
は共に”Ｏｏ（短３度と短７度は存在しない）でｆＤり
、アンド回路３００．３０１からオア回路３０２，３０
３を介して遅延フリップフロップ３０４．３０５Ｋ“Ｏ
ｏが取込まれる。マイナ和音が成立している場合は、和
音成立タイミングにおいてステージＱ３の出力がｌ″（
短３度が存在する）であり、アンド回路３００からオア
回ｖ！！３０２を介して遅延フリップ７０ツブ３０４に
”ｌ“が取込まれる。

九 セプンス和音が成１している場合は和音成立タイミング
においてステージＱＩＯの出力が“１″（短７度が存在
する）であり、アンド回路６０１からオア回路３０３を
介して遅延フリップフロップ３０５に°１″が取込まれ
る。マイナセプンス和音の場合は遅延フリップフロップ
３０４，３０５の両方に“１″が取込まれる。

遅延クリップ７０ンプ３０４，３０５に取込まれた”Ｏ
ｏるるいは“１″はアンド回路３０６゜３０７を介して
自己保持される。アンド回路６０６゜３０７にはノア回
路３０８の出力が加えられる。

ノア回路３０８にはアンド回、洛２８７及び３０９の出
力及び最低ご走査タイミング信号ＣＬＴが加見られる。

要するに、新たな和音種類データを取込むときあるいは
信号ＣＬＴの発生タイミング以外はノア回路３０８の出
力は°１″であυ、アンド回路３０６．３０７を動作可
能にして遅延スリップフロップ３０４．３０５に取込ん
だデータを自己保持する。従って、新たな和音種類デー
タを取込んでから次の走査サイクルの信号ＣＬＴの発生
時まで該データが一時記憶される。

遅延７リツプ７０ツブ３０４．３０５の出力はアンド回
路３１０，３１１、オア回路３１２．３１３を介して遅
延フリップ７０ツブ３１４，３１５に取込まれる。遅延
フリップフロップ３１４，３１５は遅延フリップフロッ
プ３０４．３０５に一時記憶した和音種類データを持続
的に記憶するだめのものであり、和音が変化したこと（
和音が成立したこと）を条件にデータの取込みを行なう
。和音成立検出時に発生されるアンド回路２８７の出力
“１″がオア回ｍ２９８を介して遅延スリップ７０ノブ
２９９に記憶される。この遅延フリップフロップ２９９
の記憶はアンド回路３１６を介して保持されるが、走査
サイクルパルス４．５　Ｍ　ｆ　反Ｅした信号によって
走査サイクルの始め（第８図に示すようにブロックタイ
ミングＢＴＯの１キ一時間目）にクリアされる。遅延フ
リップフロッグ２９９に“１″が記憶されると、アンド
回路３１７が動作可能となる。アンド回路３１７には、
遅延フリップ７０ツブ２９９の出力と、キー走置回路１
１のオア回１ｉ１４９（第７図）から供給される信号Ｂ
　Ｔ　１４−１５と、アント回！’！１５０　（第７図
）から供給されるＣノートタイミング信号ＣＮＴを遅延
フリップ７０ツブ３１８で１キ一時間遅延した信号が加
わる。従って、信号Ｂ　Ｔ　１４．１５の発生期間（第
８図）Ｋおける信号ＣＮＴの発生タイミング（第８図）
から１キ一時間遅れたとき、すなわちブロックタイミン
グＢＴ１４の２キ一時間目に、アンド回路３１７から“
１″が出力される。

このアンド回路３１７の出力“１″によりアンド回路３
１０及び３１１が動作可能となり、遅延フリップフロッ
プ６０４．３０５のデータが遅延フリップフロップ３１
４．３１５に取込まれる。

遅延フリップフロップ３１４及び３１５の出力はアンド
回路３２０．３２１を介して自己保持される。アンド回
路３２０．３２１にはノア回路３１９の出力が加わる。

アンド回路３１７の出力゛１″によって新たな和音種類
データを取込むとき（るるいはイニシャルクリア時）に
ノア回路３１９の出力が“Ｏ“とな゛す、古い記憶がク
リアされる。従って、遅延フリップフロップ３１４゜３
１５に一旦記憶されたデータは、和音が変化するまで持
続的に記憶される。遅延フリップフロップ３１４の出力
はマイナ和音データｍｉｎとして出力され、遅延フリッ
プ７０ツブ３１５の出力はセプンス和音データ７ｔｈと
して出力される。データｍｉｎと７ｔｈは、メジャ和音
のとき”Ｏ”、”０″、マイナ和音のとき”１″、°０
″、セプンス和音のとき“０″、“１″、マイナセプン
ス和音のとき“１″、“１″である。

和音が成立しなかった場合：ユ、和音成立を記憶する遅
延７リツプフロン１２８９に°ｌ″は記憶でれず、また
、アンド回路２８７からは成立した和音の根音タイミン
グを示す信号（ＣＨ）も発生されない。遅延フリップフ
ロップ２８９の出力はインバータ３２３で反転され、和
音不成立信号ＮＣＨＤとしてアンド回路３０９．及びオ
ア回路２９５に入力される。アンド回路３０９の他の入
力にはキー走査回路１１のオア回路１４８（第７図）か
ら供給される信号ＢＴ１２．１３（第８図）を遅延フリ
ップ７０ツブ３２４で１キ一時間遅延した信号とアンド
回路２８２の出力が入力される。前述のように和音成立
を検出するのはブロックタイミングＢＴＩＯの２キ一時
間目からブロックタイミングＢＴ１２の１キ一時間目ま
での１２キ一時間の間（第８図参照）であるので、その
次の１２キ一時間すなわち遅延フリップフロップ３２４
の出力が”ｌ＃となるブロックタイミングＢＴ１２の２
キ一時間目からブロックタイミングＢＴ１４の１キ一時
間目までの間には、和音成立検出結果が薙実に遅延フリ
ップ７０ｙ　７２８９に記憶されている。

和音が成立した場合は和音不成立信号ＮＣＨＤは°Ｏ“
であり、アンド回路３０９は動作しない。

しかし和音が成立しなかった場合は和音不成立信号ＮＣ
ＨＤは“１″であり、ブロックタイミングＢＴ１２の２
キ一時間目（Ｂのノートタイミング）からＢＴＬ４の１
キ一時間目（Ｃの）、−トタイ、ミンク）の間にアンド
回路２８２から出力されるＢ〜Ｃのキーデータ（シフト
レジスタ３５のステージＱ１２の出力）がすべてアンド
回路３０９を通過する。アンド回￥＆３０９の出力はオ
アー路２９７を経て根音データＲＴＬＤとして出力され
る。従って和音不成立のときは不鍵域で押圧されている
すべての鍵のノートタイミングで根音データＲＴＬＤが
”１″となる。その場合、Ｂｔ−最高音として高音類に
押圧鍵のデータ（°１″）が根音データＲ１，ＴＬＤに
現われ、Ｃのデータが一番最後に現われる。後述の根音
シフトレジスタ４１では根音データＲＴＬＤを後着暖先
（低ｇ掟先）で選択するため、和音“不成立時は不鍵域
押圧ム１の最低音が根音と見なされる。

また、アンド回路３０９の出力はオア回路２９８を介し
て遅延７リフプ７０ツブ２９９に記憶されると共にノア
ａｉｘｏａに加わる。従って、和音不成立時は、ノア回
路３０８の出力゛０″によって遅延７リツプフロツプ３
０４．３０５が共にクリアされ、メジャ和音を示す内容
“０″、“０″となる。また、遅延フリップフロップ２
９９に“１“が記憶されることにより、前述と同様にし
て、遅延フリップ７０ツブ３０４．３０５の出力“θ″
。

Ｏ“が遅延フリップ７０ツブ３１４，３１５に取込まれ
、記憶される。こうして和音不成立の場合は、データｍ
ｉｎ、７ｔｈが共に°０”となり、メジャ和音を示す。

メモリモードでないときは（Ｍが“０″）、オア回路２
９５の出力が常に１“となり、和音が成立する毎に、根
音タイミングを示す信号がアンド回路２８７から出力さ
れる。しかし、メモリモードのときは１δ丹■＼４が”
ｌ″となり、インバータ２９６からオア回路２９５に与
えられる信号は“０″となる。オア回路２９５の池の入
力には不鍵域工二イニューキーオン信号Ｌ　Ａ　Ｎ　Ｋ
　Ｏと和音不成立信号ＮＣＨＤが加えられる。従って、
メモリモードの場合は、不鍵域エニイニエーキーオン信
号しド回路２８７から出力される。特に、通常な、信号
ＬＡＮＫＯが発生したときすなわち不鍵域で新たに鍵が
押されたときに和音が検出される（和音成立信号ＣＭが
通される）。

不鍵域二二イニューキーオン信号Ｌ　Ａ　Ｎ　Ｋ　ＯＩ
ｔｉ、第１３図に詳細を示す不鍵域二ニーキーオン検出
回路３８から供給される。第１２図のアンド回路２６８
から出力される不鍵域キーデータＬＫＫＤが第１３図に
示す不鍵域ニューキーオン検出回路３８に供給される。

第１３図において、不鍵域キーデータＬＫＫＤは、オア
回路３２５を介してシフトレジスタ３２６に加えられる
と共にアンド回路３２７に加えらｎる。シフトレジスタ
３２６はＬ９ステージ／ｌビットであって、キー走置ク
ロフクパルスφ人Ｂによって出動される。・シフトレジ
スタ３２６の出力はアンド回路３２８からオア回路３２
５を介して自己保持されると共に、遅延フリップフロッ
プ３２９に加わる。遅延フリップフロッグ３２９の出力
はインバータ３３０で反転された後アンド回１３２７に
加わる。イニシャルクリア信号ＩＣあるいは不鍵域走食
タイミング信号Ｌ　Ｋをノア回路３３１で反転した信号
がアンド回路３２８の他の入力に加わる。

シフトレジスタ３２６のステージ数１９は下ミ域（Ｆ＃
３〜０２）の鍵の数に対応している。不鍵域走査タイミ
ングにおいて順次発生した１９Ｂ（Ｆ＃３〜Ｃ２）のキ
ーデータＬＫＫＤはオア回路３２５を介してシフトレジ
スタ３２６に順次取込まれる。このとき信号ＬＫの”ｌ
″によってノア回路３３１の出力が“Ｏ″となりレジス
タ３２６の古い記憶データはクリアされる。不鍵域走査
タイミングが終了すると、信号Ｌ　Ｋが”０″となり、
ノア回路３３１の出力”ｌ“によってアンド回路３２８
が動作可能となり、今レジスタ３２６に取込んだばかり
の下ミ域キーデータが記憶保持される。この記憶は次の
走査サイクルで信号Ｌ　Ｋが発生するときまで保持され
る。従って、次の走査サイクルで新たなキーデータＬＫ
ＫＤが供給されたとき、シフトレジスタ３２６の最終ス
テージからは前回の下誕域走査結果を示すキーデータか
出力されている。

１走食サイクルは１６個のブロックタイミング（ＢＴＯ
〜ＢＴ１５）から成り、１ブロツクタイミングは６キ一
時間から成るので、１走査サイクルは９６キ一時間から
成る。従って前回の走査サイクルで得たキーデータを９
６キ一時間遅延すれば今回の走査サイクルにおけるキ一
定食タイミングと一致するのであるが、シフトレジスタ
３２６は１９ステージであるため５循環させたときの遅
延時間は９５キ一時間であり、９６キ一時間に１牛−時
間足りない。そのためシフトレジスタ３２６の出力を遅
延７リツプフロツプ３２９に入力して更に１キ一時間遅
延してキー走査タイミングに合わせているのである。

遅延フリップ７０ツブ３２９の出力はインバータ３３０
で反転される。従って、前回の走査サイクルではオフだ
った鍵（インバータ３３０の出力が“１″）が今回の走
査ではオン（ＬＫＫＤが”１″）となると、すなわち不
鍵域で新たに鍵が押圧されると、アンド回路６２７の出
方が“１″となる。

アンド回路３２７の出力“ｌ″はオア回路３６２を介し
て遅延クリップ７０ツブ３３３に加わり、自己保持用ア
ンド回路３３４に加わるキャンセル信号ＣＸｒ（第８図
）によって次の走査サイクルの不鍵域装置タイミングの
直前でクリアされるまで記憶保持される。遅延フリップ
フロップ３３６に記憶した信号はアンド回路３３４から
オア回路３３２を介して不鍵域エニイニューキーオン信
号ＬＡＮＫＯとして出力される。この信号Ｌ　Ａ　Ｎ　
ＫＯは、不鍵域で何らかの鍵が新たに押圧されたことが
検出されたときその鍵の走査タイミング（ブロックタイ
ミングＢＴ７〜ＢＴ９及び１３’ｒｌＯの１キ一時間目
のいずれかの定食タイミング］から次の定食サイクルの
ブロックタイミングＢＴ４ｔで（ＣＡＮが０″になる直
前まで）の間持続して”１″となる。従って、下詫域で
何らかの旦が新′たに押圧されたときは、和音を検出す
るブロックタイミングを含むＢＴ１０〜ＢＴ１５の間で
は確実に信号ＬＡＮＫＯが“ｌ“となっている。

この下ｎ域エニイニューキーオン信号ＬＡＮＫ。

（１第１２図の和音検出制御回路３０に供給てれ、オア
回路２９５ｙｋ介してアンド回路２８７に加わる。従っ
て、メモリモード（Ｍが°１．″）のときは不鍵域で新
たに鍵が押されたときに発生する和音成立信号ＣＨを有
効な和音検出結果として出力する。下灘域で鍵が離され
たときに和音が成立しても１そのときの和音成立信号Ｃ
Ｈはアンド回路２８７で阻止され、無効となる。これは
メモリモードではコが実際に離されても押鍵が持続して
いるものとして発音処理されるため、和音検出も離鍵に
は応答しないようにしたためである。

ところで、メモリモードの場合に、誤って余分の鍵を押
圧してしまい、和音が成立しなかった後に、直ちに余分
の食のみを離鍵して和音成立させても、下敢域エニイニ
ューキーオン信号ＬＡＮＫＯは発生せず、この信号Ｌ　
Ａ　Ｎ　Ｋ　Ｏによってアンド回路２８７を動作可能に
することはできない。上記の工うな場合に一部離鍵によ
る和音成立信号ＣＨを通過させて和音検出可能とするた
めに、和音不成立信号ＮＣＨＤがオア回路２９５を介し
てアンド回路２８７に加えられるようになっている。す
なわち、まだ和音が成立していない場合は（ＮＣＨＤが
“１″）、不鍵域エニイニエーキ、−オン信号ＬＡＮＫ
Ｏが発生していなくても、アンド回路２８７が動作可能
となり、和音成立信号ＣＨがアンド回路２８６，２８７
を介して出力される。

Ｗ、１２図に示す和音検出制御回路３０においてフィン
ガードコードモード（ＦＣ）和音検出部３１（第１図）
に相当するのは、今まで説明した部分すべてである。

次に、第１４図に示す下銚域キーオンメモリ３９の詳細
について説明する。第１２図のオア回路２７０から出力
された不鍵域キーオン信号ＬＫＯに、第１４図のオア回
路３３５に供給され、遅延フリップフロップ３３６に記
憶される。遅延フリップ７０ツブ３３６の出力はアンド
回路３３７あるいは３３８からオア回路３３５を介して
自己保持される。オア回路３３５の出力は下室域エニイ
キーオン信号ＬＫＡＫＯとして他の回路に供給される。

メモリモードのときはアンド回路３３７に加わるメモリ
モード信号Ｍが“１”となり、遅延７リツプフロツプ３
３６は常に自己保持状態となる。

従って、下室域で一旦鍵が押圧されて信号ＬＫＯが発生
すると、以後は、不鍵域エニイニエーキーオン信号ＬＫ
ＡＫＯは持続的に“１″となる。

メモリモードでない場合は、アンド回路３３８の働きに
よって信号ＬＫＡＫＯが保持される。アンド回路３３８
にはノア回路３３９の出力が加わる。最低鍵Ｃ２の走査
タイミングを示す信号ＣＬＴ（第８図参照）がノア回路
３３９に加えられており、１走食サイクルにおける最低
鍵走食タイミング（ＢＴＩＯの１キ一時間目）毎にアン
ド回路３３８が動作不能となり、自己保持クリア状態と
なる。一方、オア回路６ろ５に加わる下北域キーオン信
号Ｌ　Ｋ　Ｏは、下誌域で何らかの新が押圧されていれ
ばその走査タイミングから次の走査サイクルのブロック
タイミングＢＴ５の直前まで“１＃を持続するので（第
１２図のアンド回路２７２の働きにより）、アンド回路
３３８の自己保持が切れるときは信号ＬＫＯによる“１
″がオア回路３３５から遅延フリップ７０ツブ３３６に
加わる。

しかし、不鍵域で何も鍵が押されなくなると、ア域で何
らかの鍵が押圧されている限り、下室域エニイキーオン
信号ＬＫＡＫＯは持続的に“１″であり、下β域で何も
押βされなくなるとＯ′となる。

また、メモリモードでない場合は、オートリズムが止ま
ったときにも遅延スリップ７０ツブ３４０からの信号”
１″により、信号Ｌ　Ｋ　Ａ　ｒ（Ｏの自己保持がクリ
アでれる。オートリズム装ユ４５（第１　Ｕ２１　）か
らのりズムラン信号ＲＵＮが、インバータ３４１で反転
されてアンド回路３４２に加わると共に、遅延フリップ
フロップ３４３で１キー時間迎延されてアンド回路３４
２に加わる。オートリズムが止まったとき、リズムラン
信号ＲＵＮが“０”に立下る。このとき、その直前の信
号ＲＵＮの状態を示す遅延フリノグ７０ノブ３４３の出
力が°ｌ″で、“０”になった信号ＲＵＮを反転したイ
ンバータ３４１の出力が”ｌ″であり、アンド回路３４
２から１キ一時間のパルス°１″が出力される。このア
ンド回路３４２の出力°１ｍは遅延７リツプフロツプ３
４０で１キ一時間遅延された後ノア回路３３９に加わり
、信号ＬＫＡＫＯをクリアする。

ベース音キーデータ形成及び発音割当て次に、フィンガ
ードコードモードの場合におけるベース音キーデータの
形成及び発音割当てについて説明する。ベース音キーデ
ータ形成回路４２を含む自動ベースコード処理回路４０
（第１図）の詳細し１１：１第１５図に示ぐれている。

和合検出？ｔＢｌ　低回路３０のオア回路２９７（？ｒ
ｒ、１２図）から出力された根音データＲＴＬＤは第１
５図のオア回１ｔ４３４４ｔ−介して根音シフトレジス
タ４１に入力される。根音シフトンジメタ４１Ｕ１２ス
テージ／１ビツトであり、キー走査クロックパルスφ＾
８によって駆動される。従って、オア回路３４４からシ
フトレジスタ４１に取込まれた根音データＲＴＬＤは１
キ一時間毎に順次遅延され（シフトされ）、１２キ一時
間遅延されたもの（ＲＴＬＤ’）が第１２ステージＱＬ
２から出力される。

シフトレジスタ４１の第１ステージＱ１から第１１ステ
ージＱｌ　１ｉでの出力をすべて入力したノア回路６４
５と、このノア回路６４５の出力と第１２ステージＱ１
２の出力（ＲＴＬＤ’）とを入力したアンド回路３４６
によりて後着優先（低音優先）回路が構成されている。

根音データＲＴＬＤは、前述のように、Ｂのノートタイ
ミングを先頭とし、以下、高音順に最低ノートＣまでの
１２の時分割化されたノートタイミングにおけるパルス
のイ丁タ岳によりて根廿ノート七示す時分割多重化さｎ
たデータ（キーデータＫＤと同様の）である。従って、
根音データＲＴＬＤにおいて、より遅れたタイミングで
到来する（後着の）パルスがより低音の音名を示してい
る。ノア回路３４５とアンド回路３４６とから成る後着
優先（低音優先）回路によって最も遅く到来した１つの
根音データＲＴＬＤのみｆ、優先選択してシフトレジス
タ４１に記憶することにより、シフトレジスタ４１には
低音優先選択された単一の根音ノートを示すデータが記
憶される。

根音データＲＴＬＤは初めはすべてシフトレジスタ４１
に入力され、それらを１２キ一時間遅延したデータＲＴ
ＬＤ’が第１２ステージＱ１２から出力される。この遅
延されたデータＲＴＬＤ’のノートタイミングはデータ
ＲＴＬＤのノートタイミング（すなわちキー走査におけ
るノートタイミング）と全く同期している。アンド回路
６４６及びノア回路３４５は遅延された根音データＲＴ
ＬＤ’ｔ１　オア回路３４４を介してシフトレジスタ４
１に再び戻すかあるいは阻止するかの制御を後着（低音
）優先によって行う。シフトレジスタ４１（７）第１２
ステージＱ１２から出力されるデータＲＴＬＤ’よりも
遅く到来した（より低音の）根音データ（”ｔ“）が有
れば、ステージＱ１〜ＱＬＩの出力ＣＲＴＬＤ’の音名
を除く残りの１１音名すべてに対応している）のいずれ
かが“１″となっておシ、ノア回路３４５の出力が°０
″となり、データＲＴＬＤ’をアンド回路３４６で阻止
する。第１２ステージＱ１２から出力されるデータＲ’
ｒＬＤ’が最も後着（低音）であれば、それ以前に現わ
れた（高音側の）デーダ１″はアンド回路３４６で阻止
されているので、ステージＱ１〜Ｑｌｌの出力がすべて
°Ｏ″となっており、ノア回路３４５の出力が“１“で
、この最低音の根音データＲＴＬＤ’がアンド回路３４
６を通過し、オア回路３４４を介してシフトレジスタ４
１に戻される。シフトレジスタ４１に記憶される根音デ
ータが唯一つになると、以後はその唯一の根音データが
循環して記憶保持される。

こうして、４Ｓ：音データＲＴＬＤとして、複数のノー
トタイミングで“１″が発生すると、その中の最低音の
データ”１″のみ全選択し、シフトレジスタ４１に記憶
する。勿論、多くの場合がそうであるように、根音デー
タＲＴＬＤとして初めから単一のノートタイミングだけ
で“１″が発生している場合はそのデータ“１″がその
′！まレジスタ４１に記憶される。

尚、ノア回路３４５とアンド回路３４６は１ｆＬ純な低
音優先回路ではなく、あくまで後着優先回路として機能
する。この後着径先機能≦よって、和音（根音）が変化
した場合に古い根音データＲＴＬＤ’ｔクリアする。す
なわち、新たに根音データＲＴＬＤが到来したときは（
たとえそれが優先判断では最高音とみなされるＢのノー
トタイミングでありでも）、この新たな根音データＲＴ
ＬＤを取込んだレジスタ４１の出力Ｑ１〜Ｑｌｌによっ
てノア回路３４５の出力が“０″となり、それまで記憶
していた古い根音データＲＴＬＤ’をクリアする。

後着優先によって単一の根音データを選択する例を和音
成立の場合と、和音不成立の場合とに分けて説明する。

和音成立の場合は、前述の通り、アンド回路２８６（第
１２図）の働きにより、ブロックタイミングＢＴＬＯの
２キ一時間Ｑ（Ｈのノートタイミング）からブロックタ
イミングＢＴ１２の１キ一時間目（Ｃのノートタイミン
グ）までの１２キ一時間の間でのみ根音データＲＴＬＤ
が発生する。

第１６図のＣＨの欄には和音成立（ＣＭが“１″）のと
きの根音データＲＴＬＤの一例とそれを遅延したデータ
ＲＴＬＤ’が示されている。尚、第１６図のノートタイ
ミングの欄にはブロックタイミングＢＴＩＯから次の走
査サイクルのブロックタイミングＢＴＩまでの各キー時
間に対応する音名が示でれている。第１６図のＣＨでは
、２つの音名ＣＬＣに対応して根音データＲＴＬＤが発
生する例が示されている。これは、例えば、不鍵域でＣ
９ＣＬ　Ｇ、Ｇ＃の４鍵が押圧されたときに起る。第１
２図のシフトレジスタ３５においてステージＱ１２にＣ
＃のデータ“１″が到来したとき、完全５反のステージ
Ｑ７にＧ＃のデータ“ｌ″が入っており、ＣとＧのデー
タ”１”はステージＱｌｌとＣ６に入っている（前記第
６六参照）ため、アンド回路２８０においてＣ＃メジャ
和音が成立したことが検出され、Ｃ＃のノートタイミン
グで根音データＲＴＬＤが発生される。次にシフトレジ
スタ３５のステージＱＬ２にＣのデータ“１″が到来し
たとき、ステージＱ７にＧ１ステージＱｌにＣ＃、Ｃ８
にＧ＃が入り（第７表参照）、アンド回路２８０におい
てＣメジャ和晋が成立したことが検出される。

、Ｐ＃の根音データＲＴＬＤを１２キ一時間遅延したデ
ータＲＴＬＤ’がブロックタイミングＢＴ１３のノート
タイミングＣ＃において第１５図のシフトレジスタ４１
の第１２ステージＱ１２から出刃されるとき、ブロック
タイミングＢＴ１２のノートタイミングＣのときに取込
んだＣの根音データＲＴＬＤを１１キ一時間遅延したデ
ータ“１″がステージＱｌｌから出力さ！する。従って
、Ｃ＃の根音データＲＴＬＤ’＋グそれよりも後７１’
Ｆの（低音の）Ｃの根音データＲＴＬＤの存在に二って
アンド回路ろ４６で阻止さ几る。こうして、単一のＣの
根音データのみがシフトレジスタ４１に記憶され、ブロ
ックタイミングＢＴ１４以後は記憶根音データＲＴＬＤ
′はＣのノートタイミングでのみ“１″となる。

和音不成立の場合は、前述の通り、アンド回路、３０９
　（第１２図）の働きによって、ブロックタイミングＢ
Ｔ１２の２キ一時間目（Ｂのノートタイミング）からＢ
Ｔ１４の１キ一時間目（Ｃのノートタイミング）までの
１２キ一時間の間でのみ根音データＲＴＬＤが発生され
る。第１６図のＣ１（の欄には和音不成立（ＣＭが０″
）のときの根音データＲＴＬＤとしてＢ、Ｄ井、Ｄのノ
ートタイミングで“１′が発生する例が示されている。

不鍵域でＢ、Ｄ＋、Ｄの３！！が押圧されている場合（
グ、和音は成立せず、第１６図のＣＨに示すように、押
圧鍵すべてのノートタイミングで根音データＲＴＬＤが
発生する。Ｂの根音データＲＴＬＤｅｘ２キー時間ｄ延
したデータＲＴＬＤ’がブロックタイミングＢＴＬ４の
Ｂのノートタイミングで発生さ：？するが、シフトレジ
スタ４１のステージＱ３．　Ｃ４からＤ及びＤ＃のデー
タ“１″が出力されるので、このＢのデータＲＴＬＤ’
はアンド回路ろ４６で阻止される。また、Ｄ＃の根音デ
ータＲＴＬＤを１２キ一時間遅延したデータＲＴＬＤ’
がブロックタイミングＢＴ１５のＤ＃のノートタイミン
グで発生されるが、シフトレジスタ４１のステージＱｌ
ｌからＤのデータ“１″が出力されるので、°このＤ＃
のデータＲＴＬＤ’もアンド回路３４６で阻止される。

ブロックタイミングＢＴ１５のノートタイミングＤにお
いてＤの根音データ、ＲＴＬＤを１２キ一時間遅延した
データＲＴＬＤ’が発生されるとき、それ以前に発生し
たＢ、Ｄ参のデータＲＴＬＤ’はすべて阻止されている
のでシフトレジスタ４１のステージＱ１〜Ｑｌｌの出力
はすべて“０″であり、このＤのノートタイミングのデ
ータＲＴ　Ｌ　Ｄ’が記憶保持される。こうして、和音
不成立のときは押圧鍵の中の最低音が根音として迦択さ
れる。

根音シフトレジスタ４１の重要な動きは、単一の根音デ
ー？ｌ　（Ｒ’ｌ’ＬＤ’　）を１キ一時間毎に順次シ
フト（遅延）することにより、従音（根音と共に和音を
ｔｉｌｔ成する音、すなわち根音から所定度数隔った音
）のノートタイミングデータを形成することである。ア
ンド回路３４６からオア回路３４４を介して入力される
根音データＲＴＬＤ’を、シフトレジスタ４１の各ステ
ージＱ１〜Ｑ１２で１斤−時間ずつ遅延することにより
、根音のノートタイミングから順次低音側に移行するノ
ートタイミングにおいて各ステージＱ１〜Ｑ１２から“
１″が出力される。従って、１キ一時間遅延したステー
ジＱ１の出力“１″は根音の１半音下の音すなわち長７
度（７）の音のノートタイミングに対応しており、２キ
一時間遅延したステージＱ２の出力°１″は根音の２半
音下の音すなわち短７度（７ｂ）の音のノートタイミン
グに対応する。以下同様に、シフトレジスタ４１のステ
ージＱ３．Ｑ４．Ｑ５゜Ｑ６．Ｑ７．Ｑ８．Ｑ９．ＱＬ
　Ｏ，ＱＩ　Ｌの出力“１″は、長６ｇ（６）、短５ｒ
（ｓｔ’）、完全５匹（５）Ａ減５￥１（ｓｂ）、完全
４度（４）、長３匪（３）、類３度（３ｂ）、長２度、
（２）、短２度（２ｂ）のノートタイミングに夫々対応
する。そして、ステージＱＬ２すなわちオア回路３４４
の出力“１″は根音と同じ音名すなわち１度（１）に対
応する。

例えば、根音データＲＴ　ＬＤ’がＣのノートタイミン
グで発生する場合は、シフトレジスタ４１の各ステージ
Ｑｌ−Ｑｌｌの出力が°ｌ“となるタイミングは、第１
６図に示すように、Ｂ、　Ａ＃’、　Ａ。

Ｇ＃、・・・・Ｃ＃＃のタイミングである。これらの音
名にＣを１度としたときの長７度（７）、短７度（７ｂ
）・・・・短２度（２ｂ）に相当する。また、根音デー
タＲＴＬＤ’がＤのノートタイミングで発生する場合は
、シフトレジスタ４１の各ス乎−ジＱ１〜Ｑｌｌが“１
″となるタイミングは第１６図に示すように、Ｃ＃、　
Ｃ，Ｂ、　Ａ＃・・・・Ｄ＃　のタイミングである。こ
れらの音名はＤを１度としたときの長７度（７）、短７
度（７ｂ）・・・・短２度（２ｂ）に夫々相当する。

根音シフトレジスタ４１の所定ステージＱ２゜Ｑ３．Ｑ
５．Ｑ８．Ｑ９．Ｑｌ　２　（オア回路３４４）の出力
は、ペース音キーデータ形１戊回路４２の論理回路３４
７に入力される。論理回路ろ４７は、オートリズム装置
４５（第１図）から供給されるペースパターンデータ１
３ａｓｓｐＴにもとづいて、該ペースパターンデータＢ
ａ５ｓ　ｐ’Ｉ’によって示された音程度数に対応する
レジスタ４１のステージ出力を違択して１本の出力ライ
ン３４８に多重化して出力する。勿論、成るペースパタ
ーンデータ１３ａｓｓ　ｐ’ｌ’が発生している間は１
つのノートタイミングに対応するデータだけしか出力ラ
イン３４已に出力されないが、別のペースパターンデー
タ１３ａｓｓ　ｐ’ｌ’に変わると別のノートタイミン
グに対応するデータ“１″が出力ライン３４８に出力さ
れる。その意味で、ライン３４８に得られるペース音キ
ーデータＫＰは、キー走査回路１１（第７図）から得ら
れるキーデータＫＤと同質の時分割多重化データである
。

オフ回Ｈ３４４（シフトレジスタ４１のステージＱ１２
）から出力されるＩｆｆ（１）のノートタイミングデー
タはアンド回路３４９に入力される。

シフトレジスタ４１のステージＱ２から出力される短’
？ｌ１ｆｆ（’？ｂ）のノートタイミングデータはアン
ド回路３５０に入力される。ステージＱ３から出力され
る長６ｍ（６）、のノートタイミングデータはアンド回
路３５１に、ステージＱ５から出力される完全５度（５
）のノートタイミングデータはアンド回路３５２に、夫
々入力される。また、ステージＱ８．Ｑ９から出力され
る長３度（３〕及び短３度（３ｂ）のノートタイミング
データはアンド回路３５５．３！Ｍｌを経由してアンド
回路３５３゜３５４に夫々入力される。

アンド回路３’＞５，３５６は長３度と短３度の切換え
を行うためのものである。第１２図の遅延フリップ７０
ツブ３１４から供給されるマイナ和音データｍｉｎが“
１″のときアンド回路６５６を介して短３度（３ｂ）に
相当するステージＱ９の出力を選択してアンド回路３５
４に加える。このときアンド回路３５５は動作不能とな
り、長３度（３）の出力は阻止ｇｎる。マイナ和−Ｊデ
ータｒｎｉｎが“０″のときは、アンド回ｅ３５５ｉ介
して長３度（３）に相当するステージＱ８の出力を選択
されてアンド回路３５３に加わり、短３ｍ（３Ｊに相当
するステージＱ９の出力はアンド回路３５６で阻止され
る。従って、アンド回路３５３及び３５４には、マイナ
和音であるか否かに応じて長３度（３）あるいは短３度
（３ｂ）のノートタイミングデータのどちらか一方しか
供給されない。

ベースパターンデータＢａ５ｓ　ＰＴは、ベース音を発
音すべきタイミングで発生し、３ビツトから成るコード
の内容によってそのとき発生すべきベース音の音程（根
音からの隔り゛）を示す。アンド回路３５７〜３６２は
、３ピツトにコード化されたデータＢａ５ｓ　ｐ’Ｉ’
をデコードするためのものである。８度（１オクターブ
上の根音）のベース音を示すアンド回路３５７の出力と
１度のベース音を示すアンド回路３５８の出力はオア回
路３６３を介してアンド回路３４９に加えられる。短７
度のベース音を示すアンド回路６５９の出力はアンド回
路３５０に加えられる。長６度のベース音を示すアンド
回路３６０の出力はアンド回路３５１に加えられる。完
全５匹のベース音を示すアンド回路３６１の出力はアン
ド回路６５２に加わる。

３度のベース音を示すアンド回路３６２の出力はアンド
回′ｔＬＪ３５３及び３５４に加わる。前述のように１
アンド回路３５６及び３５４には長３度または短３度の
どちらか一方のノートタイミングデータのみが加えられ
るので、３度を示すアンド回路３６２の出力によって長
３度または短３夏のデータどちらか一方だけが選択され
る。

ベースパターンデータＢａ５ｓ　ｐ’ｌ’が発生してい
るときに、アンド回路６５７〜３６２のいずれか１つだ
けから出力“１″が生じる。従って、アンド回路３４９
〜３５４においては、ベースパターンデータ］３ａｓｓ
ｐ’ｌ’によって示された度数に対応するシフトレジス
タ４１の唯一つのステージからのノートタイミングデー
タを選択する。アンド回路３４９〜３５４の出力はオア
回路３６４で多重化さ汎た後アンド回路３６５に加えら
れる。アンド回路３６５の他の入力には、第１４図に示
す下鎚域を一オンメモリ３９から供給される下宣域工二
イそ−オン信号Ｌ　Ｋ　Ａ　Ｋ　Ｏと、キー走歪回路１
１のオア回路１４６（ｉ７図）から供給される信号ＢＴ
Ｏ，ｌ（第８図）が加わる。アンド回路３６５の出力は
ベース音キーデータＫＰとして多重化ライン３４８を介
して出力される。

信号Ｂ　Ｔ　Ｑ、　Ｌをアンド回路３６５に入力した理
由は、信号Ｂ　Ｔ　Ｏ，ｌが°１″となるブロックタイ
ミングＢＴＯ及びＢＴＩの１２キ一時間の間でのみベー
ス音キーデータＫＰｉ発生させ、この間でベース音の発
音割当て処理を行うようにするためである。不鍵域エニ
イキーオン信号ＬＫＡＫＯｋアンド回路３６５に入力し
た理由は、不鍵域で何らかの鍵が押圧されているときの
みベース音キーデータＫＰを発生させて自動ベース音を
発生させるためである。尚、第１４図に示したように、
メモリモード（Ｍが“１″）のときは、離鍵後も下ｇ域
エニイキーオン信号ＬＫＡＫＯが発生され続ケルノで、
ベース音キーデータＫＰが離鍵後においても発生さ：ｉ
るようになっている。従って、メモリモードのときは不
鍵域の音（和音）のみならずベース音も、離二後におい
ても発生し続ける。

尚、ベースパターンデータＢａ５ｓＰＴのすべてのビッ
トがオア回路３６６に入力されており、このオア回路３
６６の出力がベースタイミング信号ＢＴとして出力され
る。このベースタイミング信号ＢＴは、何らかのペース
パターンデータＢａ５ｓＰＴが発生している間、すなわ
ちベース音を発音すべきときに°ｌ″となる。

例えば、根音シフトレジスタ４１に記憶されている根音
がＣであるとし、ペースパターンデータ１３ａｓｓ　Ｐ
Ｔが５度を指定しているとすると、第１６図のＫＰに示
すようにブロックタイミングＢＴＱのＧのノートタイミ
ングでペース音キーデータ即が“１″となる。この場合
、アンド回路６５２が動作可能となり、シフトレジスタ
４１のステージＱ５の出力がペース音キーデータＫＰと
して選択出力されるようになっている。根音Ｃのノート
タイミングでレジスタ４１に“１″が入力されたとさか
ら５キ一時間後にステージＱ５から°ｌ“が出力さする
ので、Ｃのノートタイミングの５キ一時間後のＧ（すな
わちＣの５度上の音）のノートタイミングでキーデータ
Ｋ　Ｐが発生する。

和音検出制御回路３０（第１２図）から供給される根音
データＲＴＬＤは根音変更検出回路６６７にも入力され
る。根音変更検出回路３６７において、アンド回路６７
０は根音が変更されたことを検出する回路である。遅延
フリップフロップ３６８はアンド回路ろ７０の出力”１
″（すなわち根音が変更されたこと）を記憶するための
もので、アンド回路６６９及びオア回路３７１を介して
その記憶を保持する。アンド回Ｂ５７０には新しい根音
データＲＴＬＤと根音シフトレジスタ４１の第１２ステ
ージＱ１２から出力される古い根音データＲＴＬＤ’を
反転した信号とが入力される。従って、今回検出された
根音名が前回検出し記憶している根音名と異なる場合は
、新しい根音データＲＴＬＤが“１″となるノートタイ
ミングにおいて古い根音データＲＴＬＤ′（’Ｊ−”０
“（古い根音のノートタイミングでないので）であり、
アンド回路３７００条件が成立し、アンド回路３７０の
出力°ｌ″がオア回路３７１を介して辞延フリップ７０
ッグ３６８に取込まれる。

ところで、前述のように、根音データＲＴＬＤは複数の
ノートタイミングで発生することがあり、その場合、先
に到来した根音データＲＴＬＤは根音シフトレジスタ４
１には記憶されない偽の根音データである。しかし、偽
の根音データＲＴＬＤに対してもアンド回路３７０の条
件は成立し、遅延フリップフロップ３（ｌに“１″が取
込まれてしまう。このため、根音データＲＴＬＤをノア
回路３７２で反転した信号を自己保持用のアンド回路３
６９に加えるようにしている。従って、偽の根音データ
ＲＴＬＤによって遅延フリ７プ７０ツブろ６８に”１”
が取込まれたとしても、その後に到来する真の根音デー
タＲＴＬＤによってノア回路３７２の出力を０”にして
アンド回路３６９を不動作にし、偽の根音変更記憶をク
リアする。

具の（すなわち最後着の）根音データＲＴＬＤの後には
根音データＲＴＬＤは生じないので、真の根Ｇ・データ
ＲＴＬＤに関するアンド回路３７０の出力が遅延フリッ
プフロップ３６８で記憶保持される。ノア回路３７２の
他の入力には定食すイクルハルス４．５Ｍが加えられて
おり、このパルス４．５Ｍが発生するブロックタイミン
グＢＴＯの最初のノートタイミングにおいて、遅延クリ
ップフロップ３６８の記憶がクリアされる。従って、根
音が変更された場合は、根音データＲＴＬＤが発生する
ブロンクタイミングＢＴ１０乃至ＢＴ１３からパルス４
．５Ｍの発生直前のブロックタイミングＢＴ１５までの
間、オア回路３７１の出力は”１″となる。

オア回路３７１の出力はアンド回路３７３に加わる。ア
ンド回路３７３の他の入力にはＣノートタイミング信号
ＣＮＴと信号ＢＴ１４．１５（第８図）がキー走査回路
１１　（ｉ７図）から供給される。

従って、ブロックタイミングＢＴ１４におけるＣのノー
トタイミングにおいてアンド回路３７３が動作可能とな
ジ、オア回路３７１からの根音変更イム号（変更のとき
“１″）を？、す通して、オア回路３７４を介して遅延
フリップフロップ３７５に記１亡する。フ゛ロックタイ
ミニ／グＢＴＬ４のＣノートタイミングは、和音不成立
時にひいて発生する根音データＲＴＬＤの最後の有効タ
イミングであり、このときになれば、根音変更の有無が
確実に判明している。

遅延フリップフロップ３７５の出力はアンド回路３７６
からオア回路３７４を介して自己保持される。オア回路
６７４の出力は、根音変更が記憶されると持続的に”１
″となり、アンド回路３７７に加えられる。アンド回路
３７７の他の入力にはオア回路３６６からのベースタイ
ミング信号ＢＴが加わる。アンド回路３７７の出力はオ
ア回路３６６を経由し、１度（根音）のベース音を指示
する信号としてアンド回路３４９に加えられる。

また、オア回路３７４の出力はインバータ３７８で反転
され、７度あるいは６皿あるいは５度あるいは３匹のペ
ースパターンデータをデコードするためのアンド回路３
５９，３６０，３６１．３６２に夫々入力される。

従って、根音が変更されたときは、その直後に発生てれ
るペースパターンデータＢａ５ｓＰＴのタイミングにお
いて、該データＢａ５ｓＰＴが発生している間中（信号
ＢＴが“ｌ″）、アンド回路６７７から”１″が出力さ
れ、アンド回路３４９を介して１度のノートタイミング
でベース音キーデータＫＰを発生する。そのとき、ペー
スパターンデータＢａ５ｓｐ’ｌ’が１度あるいは８度
以外の音程を指定していたとしても、インバータ３７８
の出力“０″によってそのデータ１３ａｓｓＰＴのデコ
ード出力が阻止される。

オア回路３６６から出力されるベースタイミング信号Ｂ
Ｔは遅延フリップフロッグ６７９で１キ一時間遅延され
てナンド回路３８１に入力されると共に、インバータ３
８０で反転されてナンド回路３８１に入力される。ベー
スタイミング信号ＢＴが”０″に立下ったとき、°すな
わち１つのペース発音タイミングが終わったとき、１キ
一時間の間だけナンド回路３８１の条件が成立し、その
１キ一時間の間だけ該ナンド回路３８１の出力が０”と
なる。このナンド回路３８１の出力“Ｏ″によりアンド
回路３７６が不動作となり、遅延フリップフロップ３７
５における根音変更記憶信号（”１”）がクリアされる
。こうして、根音が変更された場合は、変更直後のベー
ス音発音タイミングで強制的に根音を発音することによ
り、根音が変更されたこと（和音が変わったこと）を印
象づけるようにしている。

オートリズム装置４５（第１図）から供給されるリズム
ストップ信号Ｒ８ＴＰｆＤるいはイニシャルクリア信号
ＩＣがオア回路３８２を介してオア回路３７４に入力さ
れ、上述の根音変更信号と同様に遅延７リツプ７０ツブ
３７５に記憶されるようになっている。リズムストップ
信号Ｒ３ＴＰは、リズム選択スイッチがすべてオフにな
ったときあるいはりズムラン信号ＲＵＮが０″になった
とさ、すなわちオートリズム装置４５内のパターン発生
回路４６（第１図）からパターンデータ（ＢａｓｓＰＴ
）を発生し得ない状態（リズムストップ状態）となった
とき、“１″に立上る。従って、リズムストップ状態に
なると、信号ＲＳＴＰの”１″が迂延フリップフロップ
３７５に記憶保持され、オア回路３７４の出力が“１″
となる。リズムストップ状態のときはペースパターンデ
ータＢａ５ｓＰＴが発生されないので、・ベースタイミ
ング信号ＢＴも発生せず、アンド回路３７７０条件は成
立しない。しかし、リズムストップ状態が解除されて、
最初のペースパターンデータＢａ５ｓｐ’Ｉ’が発生さ
れるとアンド回路３７７の条件が成立する。従って、リ
ズム演奏開始時は、前述の根音変更の時と同様に、最初
のベース音として１度のベース音が強制的に発音される
。

ベース音のオクターブコードＢｌ’、　Ｂ２’、　Ｂ３
’はオクターブコード形成回路３８３で形成される。

ペース音域を次のように設定したいという要求に応え得
るようにオクターブコード形成回路３８３は構成される
。

ベース音域設定要求 （１）　　根ｙ　（１反）はＣ２，Ｃｌ３．　Ｂ２・・
・・Ｂ２の音域とする。

（２）８厘の従ｇ（１オクターブ上の根音）はＣ３゜（
１３，Ｂ３・・・・Ｂ３の音域とする。

（３）８度以外の従廿（３１主、５度、６度、あるいは
７度）は、原則として根音と同じ音域（Ｃ２〜Ｂ２　）
とするが、根音よりも低音になる場合は１オクターブ上
の音域（Ｃ３〜Ｂ３　）とする。

上記（３）の要求を満たすことにより、従音はすべて根
音よＶも高音側で発生されることになり、「ウオーキン
グ・ペース」が可能となる。ところで、Ｃ（すなわちＣ
２音）を根音とする場合は根音よりも低音になる可能性
のある従音はもともと存在しないこと（Ｃ２が最低音で
あるため）、あるいはす 前記第１表に示すようにこのシステムではＣ２（あるい
はＣ３）のオクターブコードＢ１〜Ｂ３の値は他のＣ＃
２〜Ｂ２　（あるいはＣ＃３〜Ｂ３）のオクターブコー
ドＢ１〜Ｂ３の値と異なること、などから、上記要求（
１）〜（３）を満たすための処理をすべての根音名（Ｃ
−Ｂ）に共通に行うことはできない。そこで、根音がＣ
の場合とそれ以外＜ＣＯ〜Ｂ）の場合とでは下記第２表
のように異なる態様でオクターブコードＢ１〜Ｂ３を決
定するようにφ÷粕している。オクターブコードＢ１〜
Ｂ３の°７ 決定（形成）にあたっては第、ｆ表の＄象ａ−ｇのいず
れか１つが適用される。

第・ｆ表 第１表においてＢＱＩ、ＢＱ２　の欄には、オクターブ
コード形成回路６８３内のオア回路３８４及びアンド回
路３８５から発生される信号ＢＱＩ及びＢＱ２の状態を
示しである。音域の判に示した音０２．Ｃ３あるい＆′
ｉ音域音域Ｃ−２〜Ｂ２、各々の事象ａ−ｇにおいて発
生される可能性のあるベース音の音域を示している。例
えば、根雪がＣの事象ａにおいては根音としてＣ２の音
が発生されることを意味する。また、根音がＣ以外の事
象ｄにおいては根音としてＣ＃２乃至Ｂ２の音が発生さ
れることを意味する。上記要求（１）〜（３）を満たす
には自ずから第１衣のように音域を定めなければならな
いのである。そして、その音域を得るには、前！ 記第１六のオクターブコード弄から明らかなように、第
７衣のオクターブコードＢ１〜Ｂ３の欄に示すようにオ
クターブコードＢ１〜Ｂ３の値を定めればよいのである
。オクターブコード形成回路３８３においては、信号Ｂ
Ｑ１．ＢＱ２の値に応じて第１．ｆ表に示すような関係
でオクターブコードＢ１〜Ｂ３ｅ発生し得るように、排
他オア回路３８６、アンド回路３８７、インバータ３８
８゜３８９により構成されている。尚、第、、８’ｆ＜
の根音Ｃ以外の場合における「根音よりも高い従ご−」
心るいは［根）ｌよりも低い従音」においては音名Ｃを
最高音としＣ＃を最低ｇ゛として′ｌ′ＩｌゝＪＴする
ようにしている。

発生しようとするベース音（７度、６に、５度。

あるいは３度の従音）が根音よりも高いか低いかは、根
音シフトレジスタ４１から出力される根音データＲＴＬ
Ｄ’のノートタイミングとベース音キーデータＫＰ（発
生しようとする従音のソートタイミングを示している）
の発生タイミングとの先後関係から判断するようにして
いる。ライン３４８のベース音キーデータＫＰがアンド
回路３９０に加わり、更にこのアンド回路ろ９０の出力
がアンド回路３９１，３９２，３９３に加わるようにし
、形成されたオクターブコードＢｌ、Ｂ２．Ｂ３’にこ
のベース音キーデータＫＰのノートタイミングで該アン
ド回路３９１，３９２．３９３を介して選択することに
よりベース音のオクターブコードＢｌ’、Ｂ２’、Ｂ３
’ｅ発生するようにしている。このベース音キーデータ
Ｋ　Ｐの発生タイミングでオクターブコードＢＬ’、　
Ｂ２’　、　Ｂ３’企取り出すことが、従旨の動的な（
タイミングによる）高低１゛４１断の一助となっている
。尚、アンド回路３９０にはタイミング信号発生回路２
０のアンド回路１１８（第２図）から供給されるペース
チャンネルタイミング信号ｐｃｈ’ｌ’（第６図参照）
も加えられているが、これはベース音の割当て処理のた
め、すなわちベース音割当て用のチャンネルタイミング
でオクターブコードＢｌ’〜Ｂ３’が出力されるように
するため、である。

遅延フリップフロップ３９４、アンド回路６９５゜３９
６、オア回路３９７から成る回路は１オクターブ上げる
べきことを記憶する回路であり、１オクターブ上げるべ
き従音（または８度音）のノートタイミングで”ｌ″を
出力する。アンド回路３９５及び３９６には走査サイク
ルパルス４．５Ｍを反転した信号が入力される。アンド
回路３９６の他の入力には根音シフトレジスタ４１から
出力される根音データＲＴＬＤ’が加えられる。走査サ
イクルパルス４．５Ｍは最高８Ｃ７の走査タイミングす
なわちブロックタイミングＢＴＯにおけるＣのノートタ
イミングで１″となる。従って、ブロックタイミングＢ
ＴＯのとぎに発生するＣの根音データＲＴＬＤ’はアン
ド回路３９６で阻止され、遅延フリップ７０ツブ３９４
に記憶されない。尚、ブロックタイミングＢＴ２のＣの
ノートタイミングではパルス４．５Ｍは“０″であるの
で、そのときにＣの根音データＲＴＬＤ’は遅延フリッ
プフロップ３９４に記憶されるが、オクターブコードＢ
ｌ’〜Ｂ３’はベース音キーデータＫＰにもと１いてブ
ロックタイミングＢＴＯ，ＢＴＩのときのみ出力される
ので、ブロックタイミングＢＴ２以降ＢＴＬ５までの遅
延フリップ７０ツブ６９４の状態は全く無意味なもので
ある。根音データＲＴＬＤ’がＣ以外のノートタイミン
グで“１″となるときは、走査サイクルパルス４．５Ｍ
は”０″となるので、アンド回路３９６を介してその根
音ノートタイミングで°１“が取り込まれる。取り込ま
れた”１″は遅延フリップフロップ３９４及びアンド回
路３９５を介して、以後自己保持される。次の走五サイ
クルの始めに発生するパルス４．５Ｍによってアンド回
路３９５が不動作となり自己保持がクリアされる。従っ
て、オクターブコードＢＬ’〜Ｂ３”５発生するブロッ
クタイミングＢＴＯ，ＢＴｔの間でみると、根音ノート
タイミング以前（高音順に走査するので、根音より高音
のノートタイミング）では遅延フリップフロップ３９４
の出力は“０“であり、１オクターブ上げなくてもよい
こと金示す。しかし、根音ノートタイミング以後（根音
より低音のノートタイミング）では遅延フリップフロッ
プ３９４の出力は“１″となり、１オクターブ上げるべ
きことを示す。

尚、ベースパターンデータ１３ａｓｓｐ’ｌ’が８度で
あるこ、！ｌ：を示すアンド回路３５７の出力Ｂ８がオ
ア回路３９７を介して遅延フリップフロップ３９４に記
憶されるようになっている。従って、８度のベース音全
発生すべきときは、遅延フリップフロップ３９４の出力
は常に“１″となり、１オクターブ上げるべきことを示
す。

次に、前記第７表に示した各事象（３〜ｇ）別にオクタ
ーブコード形成回路３８３の動作を説明する。

根音がＣのときは、根音データＲＴＬＤ’はＣのノート
タイミングで“ｌ”となる。従って、前述の通り、ブロ
ックタイミングＢＴＯ及びＢＴＩのとき遅延クリップ７
０ツブ３９４に“１″ハ記岱゛されない。事象ａの場合
、ブロックタイミングＢＴｏにおける根音すなわちＣの
ノートタイミング（第１６図参照）では、根音データＲ
ＴＬＤ’とＣノートタイミング信号ＣＮＴ（第８図）を
入力したアンド回路３８５の条件が成立し、その出力信
号Ｂ　Ｑ　２が“ｌ″となる。そのとき、パルス４．５
Ｍによってアンド回路３９５及び３９６が不動作となる
ので、オア回路３９７からアンド回路３９８に与えられ
る信号は“０″である。また、Ｃノートタイミング信号
ＣＮＴを反転した信号“０″と入力したアンド回路３９
９の出力も”０″であり、両アンド回路３９８，３９９
の出力を入力したオア回路６８４の出力信号ＢＱＩも”
０”である。

従って、’Ｃ１音Ｃのノートタイミングにおいて、信号
−１３Ｑ１（１゛０“、ＢＱ２は“１“となる。両信号
ＢＱＩ、ＢＱＺを入力した排他オア回路３８６の出力（
オクターブコード°のビットＢ　Ｌ　ｌ　！’Ｉ”１′
、信号ＢＱＬと信号ＢＱ２をインバータ３８８で反転し
た信号を入力したアンド回路３８７の出力（オクターブ
コードのピットＢ２）は”０″、このアンド回路３８７
の出力°０″をインバータ３８９で反転した信号（オク
ターブコードのビットＢ３）は“１″、となる。従って
、“１″、“Ｏ″。

“ｌ″という値のオクターブコードＢ３．Ｂ２゜Ｂ１が
アンド回路３９１〜３９６に入力される。

事象ａの場合は、ペース音キーデータＫＰは根音Ｃのノ
ートタイミングで”１＝となるので、Ｃのノートタイミ
ングで形成された上述の１″、”Ｏ″。

“ｌ’という値がアンド回路３９１〜３９３で選択され
、オクターブコードＢ３’、　Ｂ２’、　Ｂｌ’として
得られる。これはＣ２のオクターブ音域を示している。

事象すの場合、ブロックタイミングＢＴＯのＣのノート
タイミングでは前述のようにアンド回路３８５の条件が
成立し、信号ｌ３Ｑ２が１″となる。一方、８度を示す
信号Ｂ８が“１″となるので、オア回路３９７からアン
ド回路３９８に与えられる信号はベース発音中は常に“
１″であり、信号ＣＮＴが発生するＣのノートタイミン
グにおいてアンド回路ろ９８の出力ＢＱＬが”１″とな
る＜３９４Ｐ、２が共に°ビの場合は、排他オア回路３
８乙の出力（Ｂ１）は“０″、アンド回路３８７の出力
（Ｂ２）は０″、インバータ３８９の出力（Ｂ３）は“
１″である。従って、ペース晋キーデータＫＰが°１″
となる８度すなわち根音Ｃのノートタイミングでは、“
ｌＯＯ″という値のオクターブコードＢ３’、　Ｂ２’
、　Ｂｌ’が得られる。

これはＣ３のオクターブ音域を示している。

事象Ｃの場合、発生すべき従音はＣ以外の音名である。

Ｃ以外のノートタイミングでは信号○江は”０″であり
、アンド回路３８５及び３９８の出力は“０”となる。

アンド回路３９９は動作可能となるが、根音Ｃの場合は
遅延フリップフロッグ６９４の出力は”Ｏ″であるため
アンド回路６９９の出力も°０″となる。従って、信号
ＢＱＬとＢＱ２が共に°Ｏ″となり、排他オア回路３８
６の出力（Ｂ１）は“Ｏ″、アンド回路６８７の出力（
Ｂ２）も”Ｏ″、インバータ６８９の出力（Ｂ３）は°
ｌ″、となる。従って、Ｃ以外のノートタイミングで“
１″となる従音のペース音キーデータＫＰのタイミング
で“ｌＯＯ″という値のオクターブコードＢ３’、　Ｂ
２’、　ＢＬ’が出力される。これは従音がＣ＃２〜Ｂ
２の音域となることを示している。

根音がＣ以外のときは、根音データＲＴＬＤ’が”１″
になるときＣノートタイミング信号ＣＮＴは”０“であ
るので、アンド回路６８５の出力ＢＱ２は常に”Ｏ“で
ある。また、前述のように根音データＲＴＬＤ’はアン
ド回路６９６、オア回路３９７を介して遅延７リノプフ
ロツプ３９４に記憶される。根音のノートタイミングで
遅延クリップフロップ３９４に“１″が入力されると、
１キ一時間遅ｎて該遅延フリップ７０ツグ３９４の出力
が“１“に立上る。−例として、根音がＧのときの遅延
フリップ７０７グ３９４の出力（Ｑ）を第１６図の３９
４−Ｑに示す。定歪サイクルパルス４．５へ［のタイミ
ングで古い記ｊσがクリアされると、その１キ一時間後
のＢのノートタイミングにおいて遅延クリップ７０ツブ
６９４の出力が”０′に立下る。Ｇのノートタイミング
で発生した根音データＲＴＬＤ’の”ｌ″が取り込まれ
ると、そのｌキー時間後のＦ＃のノートタイミングで遅
延フリップ７０ツグ３９４の出力が°１″に立上る。

従って、ブロックタイミングＢＴＱ、ＢＴＩにおいて、
根音（Ｇ）よりも高音（Ｂ−Ｇ＃）のノートタイミング
では遅延７リツプ７０ツグ３９４の出力は“０”であり
、低音（Ｆ＃〜Ｃ伊）のノートタイミングでは遅延フリ
ップ７０ツブ６９４の出力は°１″となる。

まず、事象ｄの場合、根音（Ｃ以外の音）のノートタイ
ミングでは信号ＣＮＴが常に０″であり、アンド回路３
９９からオア回路３８４を介して遅延クリップ７０ツブ
３９４の出力が信号ＢＱＩとして与えられる。第１６図
の３９４−Ｑにも示したように、根音のノートタイミン
グではｆｉ延タフリップフロップ９４の出力（Ｉ′ｉま
だ”０″である。

従って（ｉ号ＢＱＬとＢＱ２が共に“０゛であり、前述
の事象Ｃのときと同様に、オクターブコードＢ３．Ｂ２
．Ｂｌの値は”１００″となる。根音のノートタイミン
グでｌ″となるキーデータΩにもとづいて上記値“１０
０″がオクターブコードＢ３’、　Ｂ２’、　Ｂｌ’と
して出力される。これは、根音の音域がＣ＃２〜Ｂ２と
なることを示している。

事象ｅの場合、８度を示す信号Ｂ８がベース音（８度音
）発音中は常に°１″となるので、遅延クリップ７０ツ
ブ３９４の出力が常に“１＃となり、アンド回路６９９
からオア回路３８４を介して得られる信号ＢＱＩは常に
“１″となる。信号ＢＱＩが“１″で、ＢＱ２が°Ｏ′
の場合は、排他オア回路３８６の出力（Ｂｌ）は°１″
、アンド回路６８７の出力（Ｂ２）４“ｌ″、インバー
タ３８９の出力（Ｂ３）は”Ｏ”、となる。従って、８
匿すなわち根音のノートタイミングでベース音キーデー
タＫ　Ｐが“１″となるとき、”０１１′という値のオ
クターブコードＢ３’、　Ｂ２’、　Ｂｌ’が出力され
ろ。こｊＬは根音の１オクターブ上の音域（４３〜Ｂ３
を示している・ 事象〔の場合、根音よりも高い従音のノートタイミング
はブロックタイミングＢＴＯ，ＢＴＩにおいて根音のノ
ートタイミングよりも先に発生する。従って、根音より
も高い従音のベース音キーデータＫＰが発生されたとき
、遅延フリップ７０ツブ６９４にはまだ“１″が記憶さ
れていないので（第１６図の３９４−Ｑ参照）、オア回
路６８４の出力ＢＱＩは“０″である。ブロックタイミ
ングＢＴＯ，ＢＴＩＫおける音高順位はＣが最高（最先
）であり、以下Ｂ、ＡＪ・・・・Ｃ井の順である。

根音より高い従音がＣ以外の音すなわちＢ、Ａ参。

・・・・Ｄ　（Ｃ＃は最低音すなわちＢＴＬの最後のノ
ートタイミングであるので根音よジ高い従音になること
はあり得ない）の場合、信号ＣＮＴが°Ｏ“のときにア
ンド回路３９９が動作可能となり、遅延フリップ７０ツ
ブ３９４の出力“Ｏ″が信号ＢＱｌとして使用される。

このとき信号ＢＱＩ、ＢＱ２が共に°０″であることに
より、前ａこ事象Ｃの場合と同様に、オクターブ；−ド
Ｂ３．Ｂ２．ＢＬとして”１００”が得らする。従って
、根音（Ｃ＃２〜Ｂ２　）よりも高い従音のオクターブ
音域は根音と同じ（Ｄ２〜Ｂ２）である。根音よりも高
い従音がＣの場合、信号ＣＮＴが“１″のときにアンド
回路３９８が動作可能となりオア回路６９７の出力が信
号ＢＱＩとして使用きれる。ブロックタイミングＢＴＯ
においてＣノートタイミング信号ＣＮ　Ｔが発生すると
きはパルス４．５Ｍも発生するので、アンド回路３９５
．３９６からオア回路３９７に与えらｎる信号は°０″
であり、信号ＢＱ１は“０″である。従ってオクターブ
ー−ドＢ３゜Ｂ２．Ｂｌとして”１００“が得られ、従
音としてのＣは必らずＣ３の音高で発生される。

事象ｇの場合、根音よりも低い従音のノートタイミング
はブロックタイミングＢＴＯ，ＢＴＩにおいて根音のノ
ートタイミングよりも後に発生する。従って、根音より
も低い従音のベース音キーデータＫＰが発生されたとき
は、遅延フリップ７０ノブ３９４に既に°ｌ“が記憶さ
れており（第１６図の３９４−Ｑ参照）、アンド回路３
９９からオア回’Ｋ　３８４　ｋ介して出力される信号
ＢＱＩは“１″となる。信号ＢＱＬが°１”でＢＱ２が
“Ｏ″のときは、前記事象Ｃの場合と同様に、オクター
ブコードＢ３．Ｂ２．Ｂｌとして”０１１″が得られ、
Ｃ＃３〜Ｃ４の音域が設定される。但し、前述のように
Ｃは根音よりも高い従音として処理され、かつＢはＣ以
外の根音においてその根音より低い従音とはなシ得ない
ことから、このオクターブコードＢ３．Ｂ２．Ｂｌ　（
“０１ｍ”）によって定められる根音よりも低い従音の
音域は（Ｊ３〜Ａ４３である。これは根音の音域（Ｃ＃
２〜Ｂ２）よりもｌオクターブ上の音域である。

ベース音キーデータ形成回路４２から発生されたベース
音キーデータＫＰは第１０図に示す発音割当て制御部１
９のアンド回路１７２に供給される。アンド回路１７２
の他の入力には１キ一時間の後半を示す後半期間信号Ｈ
２と、タイミング信号発生回路２０（第２図）から供給
されるベースチャンネルタイミング信号ｐｃｌ＋Ｔ（ｉ
６図）が加えられる。従って、ブロックタイミングＢＴ
Ｑ。

ＢＴ　ｌ内の所要のノートタイミングにおいてベース音
キーデータＫ　Ｐが発生すると（第１６図のｒＬ（Ｐ参
照〕、そのキーデータＫＰが発生している１キ一時間内
の後半の１１ビツトタイムにおける２番目のチャンネル
タイミング（ｐｃｈ’Ｉ’の発生タイミング）において
アンド回路１７２の条件が成立し、該アンド回路１７２
の出力“ｔ″にもとづいてオア回路１７４からロード信
号ＬＤが発生される。このロード信号ＬＤにより、カレ
ントキーオンメモリ１７７及びキーオンメモリ１７８に
ベースチャンネルタイミング（ＰＣｈＴ）に対応して１
”が取込まｎる。

また、ロード信号ＬＤは第９図に示すキーコードメモリ
２４に供給される。ベース音キーデータＫＰが発生する
１キ一時間内の前半及び後半の１１ビツトタイムにおけ
るペースチャンネルタイミングにおいては、第１５図の
オクターブコード形成回路３８３内のアンド回路３９０
の条件が成立し、そのペースチャンネルタイミング（Ｐ
ＣｈＴ）に同期してオクターブコードＢｌ’〜Ｂ３’が
出力さｎる。このオクターブコードＢ１’〜Ｂ３’は第
９図のオクターブコード変換回路２６に供給さｎ１オア
回路４００，４０１，４０２を夫々ｂ山してアンド回Ｆ
ｉｌ　４０３　、４０４　、４０５に夫々入力される。

オクターブコード変換回路２６内のアンド回路４０６に
は、ベースチャンネルタイミング信号Ｐｃｈ’Ｉ’とベ
ース音キーデータ形成回路４２（第ｔｓ図）から供給さ
れるベースタイミング信号ＢＴと下モ域キーオンメモリ
３９（第１４図）から供給される不鍵域エニイキーオン
信号ＬＫＡＫＯが入力される。アンド回路４０６の出力
はオア回路１５６を介してアンド回路４０３〜４０５に
加わる。

従って、何らかの鍵が不鍵域で押圧されており（Ｌ　Ｋ
　Ａ　Ｋ　Ｏが”１″）、かつ、ベース音を発音すべき
とき（ＢＴが”１″）、ペースチャンネルタイミングに
おいて（ｐｃ　ｈＴが”１″）、アンド回路４０３〜４
０５が動作可能となジ、オア回路４００〜４０２を介し
て与えられるベース音のオクターブコードＢｌ’〜Ｂ３
’ｉ選択し、オア回路１５７〜１５９を介して出力する
。このとき、インバータ１５５の出力”０″により走登
キー表示ライン１２から与えられるオクターブコードＢ
１〜Ｂ３はアンド回路１５２〜１５４で阻止される。

ベース音のオクターブコードＢｌ’〜Ｂ３’がオクター
ブコード変換回路２６から通釈出力されるタイミングは
、ペースチャンネルタイミングに対応してベース音割当
てのためのロード信号ＬＤが発生されるタイミングに一
致している。

また、このとき定歪キー表示ライン１２に供給されてい
るノートコードＮ１〜Ｎ４は、現在の（すなわちベース
音キーデータＫＰが発生シティる今現在の）ノートタイ
ミングがどの音名に相当するかを、すなわちベース音の
音名を、表わしている。こｎは、前述の第１２図の和音
検出利発１回路３０あるいは第１５図の自動ベースコー
ド処理回路４０における処理がすべて、キ一定歪におけ
るノートタイミング（第８図あるいはｉ１６図り照）に
同期して行なわ才ｔていることからも明らかである。従
って、ベース音割当てのためのロード信号ＬＤが発生し
次とさ、キーコードメモリ２４０入力端には、発生すべ
き（割当てるべき）ベース音の音名を示すノートコード
ＮＬ〜Ｎ４とそのベース音のオクターブ音域を示すオク
ターブコードＢ１〜Ｂ３（Ｂｌ’〜Ｂ３′）が与えられ
ており、このベース音を示すキーコードＮ１−８３がロ
ード信号ＬＤの発生タイミングであるベースチャンネル
のタイミングに同期して該キーコードメモリ２４に取込
まれ、記憶される。こうして、ベース音は信号ｐｃ　ｈ
’ｌ’によって指示される専用の１つのチャンネルに割
当てられる。

尚、カレントキーオンメモリ１７７（第１０図）にはペ
ースチャンネルのタイミングで一旦°１″が取込まれる
が、これは無意味なデータである。

何故なら、ベース音割当て処理のためにカレントキーオ
ンメモリ１７７の出力１．　ＫＯＮ’　）を使用するこ
とはないからである。キーオンメモリ１７８にベースチ
ャンネルのタイミングで記憶さ几た”１″′は、ベース
音？発音すべきことを示すキーオン信号ＫＯＩとして利
用される。このベースチャンネルのキーオン信号ＫＯＩ
はアンド回路１８１を介して記憶保持される。アンド回
路１８１の他の入力にはアンド回路４０７の出力がオア
回路４０８を介して与えられる。アンド回路４０７には
前述のアンド回路４０６（第９図）と同様に、下コ域エ
ニイキーオ７ｆｉ号ＬＫＡＫＯｓベースタイミング信号
ＢＴ、ベースチャンネルタイミング信号ＰＣｈＴが入力
される。信号ＬＫＡＫＯ及びＢＴが“１″のときは、信
号ｐｃ　ｈ’Ｉ’の発生タイミング毎にアンド回路４０
７を介してアンド回路１８１が動作可能となり、ベース
チャンネルのキーオン信号ＫＯＬ’ｉ記憶保持する。ベ
ース発音タイミングが終了してベースタイミング信号Ｂ
Ｔが“０″に立下ったとき、あるいは不鍵域ですべての
鍵が離鍵されたとき（ＬＫＡＫＯが“Ｏ″）に、ペース
チャンネルのキーオン信号ＫＯＩがクリアされる。前述
のように、信号ＬＫＡＫＯはメモリモードのときは離鍵
後も“１″を保持するので（第１４図参照ン、ベース音
にもメモリ機能が適用される。

シングルフィンガーモードにおける和音検出シングルフ
ィンガーモード（ＳＦ）においては、りばの下謎域は、
発音すべき音そのものを指定するのではなく、和音の根
音と和音種類を指定するために使用される。従来は、シ
ングルフィンガーモードにおける根音指定と和音皿類指
定は別々の鍵皿（グ１１えば下鍵皿とベグル雲盤）ある
いはスイッチ列を用いて行うようにしていたが、この発
明の電子楽器では一つの（−列の）鍵盤（不鍵域）を用
いて両方を指定し得るようにしている。

すなわち、不鍵域（Ｆ＃３〜Ｃ２）において、根音名に
対応する１つの鍵を最端音（この実施例でものとしてい
る。詳しくは、根音名を最高音とし第１２図の和音検出
制御回路３ｏ内のＳＦ根音検出優先回路３２では、ｌ走
査サイクルの不鍵域キーデータＬ　Ｋ　Ｋ　Ｄにおいて
最初に°ｌ″となる（先頭の）ノートタイミングすなわ
ち不鍵域の最高押圧鍵の走査タイミングを優先検出する
ことにより、シングルフィンガーモード演奏において指
定されている根音名を検出する。キ一定食は高音順に行
われているので、最初に”１″になったノートタイミン
グが最高押圧鍵のキー走査タイミングである。

ＳＦ根音検出優先回路３２の遅延フリップフロップ２７
１の記憶はキャンセル信号ＣＡＮ（第８図参照）によっ
て不鍵域定食タイミング（第８図参照）の前にクリアさ
九ている。不鍵域で押圧されている最高音のキー走査タ
イミング以前では、不鍵域キーデータＬＫＫＤは°０″
であり、遅延フリップフロップ２７１の状態は“０″で
ある。

下謎域最高押圧宜のキ一定歪タイミングになると、不鍵
域キーデータＬＫＫＤは“１″となる。このとき、遅延
フリップフロップ２７１はその１キ一時間前のキー走査
結果”Ｏ″を遅延出力しており、インバータ２７３の出
力はｌ″となっている。

また、アンド回路２７４に加えられているシングルフィ
ンガーモード信号ＳＦはシングルフィンガーモードのと
き“１″である。従って、インバータ２７乙の出力及び
不鍵域キーデータＬＫＫＤが入力されたアンド回路２７
４は、１走査サイクルで不鍵域キーデータＬＫＫＤが最
初に“１″となったときに、すなわち下淀域最高押圧誕
の走査タイミング（ノートタイミング）で、“１＃を出
力する。

最高押圧鍵の次のキー走査タイミングでは、遅延フリッ
プフロップ２７１の出力が°１″に立上り（最高音キー
データを１キ一時間遅延したもの）、以後、次の走査サ
イクルでキャンセル信号ＣＡＭが“ｏ　”になる目で°
１”を保持する。従って、下鎚域最高押圧鍵よりも低７
’；、　１１Ｂ１Ｈの（キー走査順位が後の）＝の走査
タイミングでキーデータＬＫＫＤが′ｌ”になっても、
遅延フリツク”フロップ２７１の出力”ｌ″を反転した
インバータ２７乙の出力“０″により、それらの低音側
のキーデータＬＫＫＤはアンド回路２７４で阻止される
。こうして、下ヂ域最高押圧Ｈのキーデータ（ＬＫＫＤ
Ｊのみが優先選択さｎｌ　アンド回路２７４から出力て
れる。アンド回路２７４の出力は、シングルフィンガー
モード演奏における和音の根音のノートタイミングを示
すデータ５ＦＲＴＬＤとしてアンド回路４０９に加わり
、更にオア回路２９７を経由して根音データＲＴＬＤと
して出力さｎる一アンド回路４０９の他の入力にはオア
回路４１０を介して不鍵域エニイニューキーオン信号Ｌ
ＡＮＫＯが加えられる。この信号ＬＡＮＫＯは、前述の
通り、第１３図の下β域ニューキーオン検出回路３８か
ら供給されるものである。

ここで、下β域で０３の鍵とＡ＃２の鍵経職鮭が押圧ざ
ｎているものとして、下β域キーデータＬ　Ｋ　Ｋ　Ｏ
の発生例及び遅延フリップ７０ツブ２７１の出力（２７
１−Ｑ）及びアンド回路２７４の出力５ＦＲＴＬＤの一
例を第１７図に示す。時分割多重化データである下ヂ域
キーデータＬＫＫＤ（ブロックタイミングＢＴ？かもＢ
Ｔｌｏの１キ一時間目までの間で発生する）の先頭に現
われるＣ３のタイミングでデータ５ＦＲＴＬＤが発生し
、その次のタイミングで遅延フリップ７０ツブ２７１の
出力（２７１−Ｑ）が“１″に立上ることによりＡｒ１
のキーデータはアンド回路２７４で阻止される。

゛第１３図を参照して既に説明したように、不鍵域エニ
イニューキーオン信号ＬＡＮＫＯは、新たに押圧された
鍵にューキー）の走査タイミングから“１″に立上り、
以後、次の走査サイクルの下β域走査タイミングの前に
キャンセル信号ＣＡｉＮによってクリアされる１で”１
″を持続する信号である。従って、下β域最高押圧鍵が
初めて抑圧きれたものであれば、データ５ＦＲＴＬＤの
発生タイミング（最高押ＩＥ庭のタイミング）で信号Ｌ
Ａ　Ｎ　Ｋ　Ｏが“１′となるが、そうでなければ最高
押圧鍵データ５ＦＲＴＬＤの発生タイミングにおいてＯ
ユ１−号Ｌ　Ａ　Ｎ　Ｋ　Ｏは“Ｏ″である。第１７図
の例で、下β域最高押圧ＳＣ３が初めて押圧されたので
あればＣ３の走査タイミングから信号ＬＡＮＫＯが°Ｉ
″に立上り、そのとき発生したデータ５ＦＲＴＬＤがア
ンド回路４０９（第１２図）で選択ざｎ１オア回路２９
７を介して根音データＲＴＬＤとして出力さｎる。しか
し、最高押圧鍵Ｃ３よりも低いＡ＃２の鍵が初めて押圧
されたのであれば、Ａ＃２の走査タイミングで信号ＬＡ
ＮＫＯが“１″に立上るので、Ｃ３の走査タイミングで
は信号ＬＡＮＫＯＩＩ′ｉ、Ｉだ”０″であり、データ
５ＦＲＴＬＤはアンド回路４０９で阻止され、根音デー
タＲＴＬＤは発生さｎない。エニイニューキーオン信号
Ｌ　Ａ　Ｎ　Ｋ　Ｏが全く発生でｎなかつ次場合も同機
に、データ５ＦＲＴＬＤは阻止される。

従って、シングルフィンガーモードにおいては、下菖域
最高押圧爲が断定に丘圧さ：几たときだけ、すなわち択
ざが変更＃ヰき史ざｆｔたときたけ、根音データＲＴＬ
Ｄが出力される。このシングルフィンガーモードにおけ
る根音データＲＴＬＤは、フィンガードコードモードの
場合とは異なり、不鍵域定歪タイミング（ブロックタイ
ミングＢＴ７〜ＢＴ９及び最低鍵装置タイミングＣＮＴ
）の間に発生される。

第１２図において、ＳＦ根音検出優先回路３２と下β域
キーデータレジスタ３５との間に設けられているインバ
ータ２７５及びアンド回路２６９は、下β域キーデータ
ＬＫＫＤをレジスタ６５に記憶する際に、優先回路３２
で優先選択した最高音（根音）のキーデータ（ＬＫＫＤ
）をキャンセル　　　　　　　　　　　　　　　　・　
　−するための回路である。アンド回路２６９の一方入
力に加えられるキーデータＬＫＫＤとして最高押圧鍵の
データ“１″（第１７図の例ではＣ３）が現われるとき
、アンド回路２７４の出力５ＦＲＴＬＤＨ”１″であり
、インバータ２７５の出力は′０”となる。従って、最
高押圧鍵（すなわち根音）のキーデータＬ　Ｋ　Ｋ　Ｄ
はア／ド回芯２６９で阻止でイｔ１　　レジスタ３５に
は加えられない。最高押圧此の走査タイミング（ＳＦ’
ＲＴＬＤＩＵ＆にはインバータ２７５の出力は”１′°
でちり、１氏音側のキーデータＬＫＫＤがアンド回路２
６９で選択されてオア回路２７６．２７７を介してレジ
スタ３５に取込まれる。アンド回路２６９の出力の一例
を第１７図の２６９の欄に示す。

アンド回路２６９の出力は和音種類指示手段６２６に入
力される。和音種類指示手段６２６は、不鍵域における
押鍵数を計数し、この計数内容に基づき。

ａ）前記根音指定鍵以外の押圧鍵が存在していない、 ｂ）前記根音指定鍵以外に１つの鍵が押圧されている、 Ｃ）前記根音指定鍵以外に２つの鍵が抑圧されている、 ｄ）前記根音指定鍵以外に３つの鍵が抑圧されている。

の少なくとも４種類の押鍵数状態のいずれであるかを判
別し、この判別結果に基づきメジャ、マイナ、セブンス
、マイナセブンス等のような少なくとも４つの和音種類
のうちの１つを指示する出力を生ずるものである。この
和音種類指示手段６２６の詳細例は第１８図に示されて
いる。

第１８図において、和音種類指示手段６２６は、上記ａ
）〜ｄ）の４種類の押鍵数状態を検出するための押鍵数
計数手段であるカウンタ６２８と、このカウンタ６２８
の出力に基づきメジャ、マイナ、セブンス、マイナセブ
ンスの４つの和音種類のうちの１つを指示する出力を生
ずるデコーダ６２９とを具えている。

第１８図において、アンド回路２６９（第１２図参照）
の出力が和音種類指示手段６２６内のアンド回路６２７
を介して力、ウンタ６２８のカウント人力Ｔに加えられ
る。アンド回路６２７の他の入力にはシングルフィンガ
ーモード信号ＳＦが加えられる。従って、シングルフィ
ンガーモードのときにアンド回路６２７は動作可能とな
り、アンド回路２６９から与えられる不鍵域（伴奏用鍵
盤部）における最高押圧鍵以外の押圧鍵のキーデータが
該アンド回路６２７を介してカウンタ６２８に加えられ
、該カウンタ６２８で最高押圧鍵以外の押鍵数がカウン
トされる。尚、カウンタ６２８はクロックパルスφＢに
よってカウント駆動されるものとし、説明の便宜上、カ
ウント入力とカウント出力との間に時間遅れはないもの
とする。また、カウンタ６２８は信号ＢＴ５．６によっ
て１走査サイクル毎にリセットされる。カウンタ６２８
のカラン１〜出力はデコーダ６２９において、押鍵数に
対応する数にデコードされる０例えば最高押圧鍵（すな
わち根音指定鍵）以外の押鍵数が「０」の場合はメジャ
和音を指定するものとし。

「１」のときはマイナ和音、「２」のときはセブンス和
音、「３」のときはマイナスセブンス和音、を各々指定
するものとすると、押鍵数「１」に対応するデコーダ６
２９の出力をオア回路６３０を介してマイナ信号（ｍｉ
ｎ）として第１２図のマイナ和音メモリ３６内のアンド
回路４１４に加え、押鍵数ｒ２」に対応するデコーダ６
２９の出力をオア回路６３１を介してセブンス信号（７
ｔ　ｈ）として第１２図のセブンス和音メモリ３７内の
アンド回路４１５に加える。また、押鍵数「３」に対応
するデコーダ６２９の出力はオア回路６３０及び６３１
を介して第１２図のアンド回路４１４及び４１５の両方
に入力する。

第１２図において、アンド回路４１４及び４１５の他の
入力には最低鍵Ｃ２の走査タイミングを示す信号ＣＬＴ
　（第８図）がキー走査回路１１（第７図）から供給さ
れる。最低鍵Ｃ２のキー走査タイミングにおいてアンド
回路４１４及び４１５が動作可能となり、オフ回路４１
２及び４１３の出力が該アンド回路４１４，４１５を介
して遅延フリップフロップ３０４及び３０５に夫々取込
まれる。このとき、信号ＣＬＴを反転したノア回路３０
８の出力“０′°により、遅延フリップフロップ３０４
及び３０５の古い記憶状態はクリアされる０次のタイミ
ングで信号ＣＬＴが“０”になると、ノア回路３０８の
出力が１′″となり、直前に取込んだオア回路４１２及
び４１３の出力信号状態がアンド回路３０６及び３０７
を介して遅延フリップフロップ３０４，３０５で夫々自
己保持される。

最低鍵走査タイミング信号ＣＬＴが発生したときは、第
１８図のカウンタ６２８において不鍵域全部に関する押
鍵数カウントが完了する。従って。

最低鍵走査タイミングにおいては（ＣＬＴがＩ（Ｉ　Ｉ
Ｉのとき）、押鍵数カウントが完了し、オア回路６３０
．６３１　（第１８図）を介して和音種類を指示する信
号（ｍｉｎ）、（７ｔｈ）がアンド回路１１４．４１５
に与えられる６例えば、セブンス信号（７ｔ　ｈ）が“
１”ならば、最低鍵走査タイミングにおいて、アンド回
路４１５を介してセブンス和音メモリ３７の遅延フリッ
プフロップ３゜５に“１″が記憶される。また、マイナ
信号（ｍｉｎ）がＩＩ　１　ｆｉｇならば、最低鍵走査
タイミングにおいて、アンド回路４１４を介してマイナ
和音メモリ３６の遅延フリップフロップ３０４に“１″
′が記憶される。また、信号（ｍｉｎ）、（７ｔｈ）が
共に“Ｏ”ならば、つまりメジャの場合は、最低鍵走査
タイミングにおいて遅延フリップフロップ３０４及び３
０５には０′″が記憶される。

前述のように、遅延ブリップフロップ３０４及び３０５
の出力は遅延フリップフロップ３１４及び３１５に転送
されるが、この転送は遅延フリップフロップ２９９にＩ
ｔ　Ｉ　１１が記憶されたときにだけ行われる。シング
ルフィンガーモードの場合は、シングルフィンガーモー
ド信号ＳＦによりアンド回路４１１が動作可能となり、
オア回路４１０の出力“１″が該アンド回路４１１及び
オア回路２９８を介して遅延７リツグ７０ツブ２９９に
記ｉＢされる。前述のように、オア回路４１０には下完
域エニイニエーキーオン信号Ｌ　Ａ　Ｎ　Ｋ　Ｏが与え
られている。従って、下灘域で何らかの鍵が新たに押圧
されたとき、すなわち根音が変更されたとき（第１７図
の例ではＣ３がニューキーのとき）あるいは和音種類が
変更されたとき（第１７図の例ではＡ＃２がニューキー
のとき）に遅延７リツプフロツプ２９９に”１″が記憶
され、これにより遅延クリップフロップ３１４及び３１
５の古い記憶ヲクリアして遅延フリ７プフロツプ３０４
及び３０５の出力を該フリップフロップ３１４及び３１
５に取込む。

尚、オア回′？Ｔｌｒ４ｉ０の他の入力にはモード切換
　・４ｉｉ１１傷１回路１５（箒・１図）から供給され
る信号△Ｆを反・記した１８号ΔＦが加えられる。イご
号／’Ｆ！まモー　トＩ；′）　１ｊｌ１５　Ｋ−（フ
ィンガードコードモードとシングルフィンガーモードと
の間の切換も含む）、４、５　ｍｓ＋αの間だけ”０″
となる信号であるので（第５図）、その逆に信号ΔＦは
モード切換時の約１走食サイクル（４，５ｍｓ＋α）の
間タケ”１″になる。この信号ΔＦはモード切換時にマ
イナ和音メモリ３６及びセプンス和音メモリ３７の記憶
データｍｉｎ　、　７ｔｈ　ｆクリアする働きをする。

例えば、フィンガードコードモードからシングルフィン
ガーモードに切換わった場合、パルス４．５Ｍのタイミ
ングで信号ΔＦが”１″に立上ると（第５図に示すよう
にΔＦが“Ｏ″に立下るため）、それよｆ）１キ一時間
遅れて信号ＳＦが”ｌ″に立上る（第４図のラッチ回路
１４−４参照）。

この信号ＳＦとΔＦにもとづいてアンド回路４１１（第
１２図）の出力は４．５　ｍｓ　の間“１″となり、遅
延スリップフロップ２９９に記憶される。この遅延フリ
ップフロップ２９９の出力“１″にもとづいて、遅延フ
リップフロッグ３１４αび３１旦（て２切されてい次フ
ィンガードコードモードにおける和音種類データｍｉｎ
　、　　７ｔｈがクリアされる。

このとき遅延クリップ７０ツブ３０４及ヒ３０５から遅
延フリップフロップ３１４及び３１５に取込まれるデー
タは“Ｏ“である。何故なら、第４図に示すように、フ
ィンガードコードモードからシングルフィンガーモード
へのモード切換時に信号ΔＦが”０″になるとき、イン
バータ８６からオア回路８７を介して信号ΔＦ（すなわ
ちΔＦ）と同じ時間幅のモード切換パルスへＡＢＣが発
生されるからである。このモード切換パルスΔＡＢＣに
工って、キー走ｉ回路１１のアンド回路１４２（第７図
）において１走量サイクルの間だけ不鍵域のキーデータ
（ＬＫが“１″のときのＫＤ）が阻止される。従りて、
第１２図のオア回路４１０に入力した信号ΔＦにもとづ
いてマイナ和音メモリ３６及びセプ／ス和音メモリ３７
をクリアしたとき、不鍵域キーデータＬＫＫＤは発生し
ていす、黒鍵検出用オア回路４１２及び白日検出用オア
回ＫＧ４１３から遅延７リノグ７０ング３０４及び３０
５に取込まれるデータはＯ″である。

尚、第１２図の和音検出制御回路３０において、ＳＦ’
和音拙類検出部３３（第１図）に相当する部分は今まで
説明した部分すべてであり、参照符号では、３５．３６
，３７，２６９，２７５，２９９゜４０９〜４１５等で
示された回路部分で６る。

シングルフィンガーモードの和音キーデータ形成核音デ
ータＲＴＬＤはフィンガードコードモードの場合と同様
に第１５図の根音シフトレジスタ４１に記憶される。フ
ィンガードコードモードの場合と異なる点は、シングル
フィンガーモードにおける根音データＲＴＬＤは、不鍵
域装置タイミング（ＢＴ７〜ＢＴ９及びＣＬＴすなわち
ＢＴ　ｔ　。

の１キ一時間目）において発生するという点と、単一の
キー走置タイミングでしか発生しないという点である。

根音のノートタイミングで“１“となるデータがシフト
レジスタ４１で順次遅延され、各ステージＱ１〜Ｑｌｌ
から各度数（７，７”、６゜６ｂ、　５．５”、　４．
３．３ｂ、　２．２ｂ）に相当する従音ｉ名を示すノー
トタイミングで”ｌ″が出力されるのは前述の通りであ
る。また、ノア回路３４５とアンド回路３４６とによっ
て後若証先回路が構成されているため、根音の変更によ
って新しい根音データＲＴＬＤが与えられると古い根音
データＲＴＬＤ’がクリアされるのも前述と同様である
。

シフトレジスタ４１のステージＱ２及びＱ５から出力さ
れる！Ｆ１７ｉ（７ｂ）及び完全５度（５）に対応する
データはＳＦ″ｌ′ａ音キーデータ形成回路４３内のア
ンド回路４１６及び４１７に夫々入力される。また、シ
フトレジスタ４１のステージＱ８及びＱ９の出力が加え
られる長３［（３）と短３度（３ｂ）の切換用のアンド
回路３５５及び３５６はＳＦ和音キーデータ形成回路４
３の一部ともなっている。第１２図のマイナ和音メモリ
３６から供給されるマイナ和音データｍｉｎの°ｌ′″
または“Ｏ″に応じてアンド回、９３５５または３５６
において長３度あるいは短３度のどちらか一方の従音ノ
ートタイミングデータが選択されるのは前述と同様でる
る。第１２図のセプンス和音メモリ３７から倶Ｎ＜２さ
れるセブンス和音データ７ｔｈがアンド回路４１６にＪ
ＪＱわり、該データ７ｔ１１を反転した信号がアンド回
路４１７に加：１つる。従って、セプンス和−ｇのとき
はデータ７ｔ１１が”１”であるからアンド回路４１６
において短７度（７ｂ）に相当する従音ノートタイミン
グデータが選択され、完全５度の従音ノートタイミング
データは選択されない。セプンス和音でないときはデー
タ７ｔｈが“０″であるからアンド回路４１７において
完全５度（５）に相当する従音ノートタイミングデータ
が選択され、短７度の従音ノートタイミングデータは選
択されない。

アンド回路３５５，３５６，４１６，４１７の出力及び
オア回路３４４から出力される根音（１度）のノートタ
イミングを示すデータはオア回路４１８にてオア台底さ
れ、シングルフィンガーモードの和音構成音を示す時分
割多重化データとして１本のライン４１９に与えられる
。ライン４１９のデータはアンド回路４２０を介してア
ンド回路４２１に供給される。アンド回路４２０にはシ
ングルフィンガーモード信号ＳＦが入力されており、シ
ングルフィンガーモードのときだけライン４１９の多重
化データを選択する。アンド回路４２１の他の入力には
キ一定食回路１１のオア回路１４８（第７図）から供給
される信号ＢＴＬ２．Ｌ３（第８図）と下難域キーオン
メモリ３９（第１４図）から供給される不鍵域エニイキ
ーオン信号ＬＫＡＫＯが加えられる。アンド回路４２１
の出力はシングルフィンガー和音キーデータ５ＦＫＬと
して、第１０図のウィンドウ回″：Ａ２１内のオア回路
１６９に供給される。

従って、シングルフィンガー和音キーデータ５ＦＫＬは
、シングルフィンガーモードのときに（ＳＦが“１″）
、不鍵域で何らかの鍵が押圧されていること（ＬＫＡＫ
Ｏが＠１”）を条件に、ブロックタイミングＢＴ１２及
びＢＴ　ｌ　３　（ＢＴ１２．１３が１″）において発
生される。ブロックタイミングＢＴ１２．ＢＴ１３にお
ける１２キ一時間の間に根音データは根音シフトレジス
タ４１内を１巡し、各ステージＱ１〜Ｑ１２から根音及
び各度数（７，７’）、・・・・２ｂ、２目で相当する
音名のノートタイミングでｊ項次′１″が出力される。

各度数（？、？ｂ、・・・・２”、２）に対応するステ
ージＱ１〜Ｑｌｌから“ｌ″が出力されるノートタイミ
ング（すなわち各度数に対応する音名）は、根音データ
ＲＴＬＤ’のノートタイミング（すなわち根音名）に応
じて定まることは、既にベース音キーデータ形成に関連
して説明し次通りである。

データ５ＦＫＬｆ：示した。指定された和音はＣマイナ
和音であるので、ＣとＧとＤ＃のノートタイミングにお
いてキーデータ５ＦＫＬは°１″となる。すなわち、ブ
ロックタイミングＢＴ’１２のＣのノートタイミングに
おいて根音データＲＴＬＤ’が”１′となり、アンド回
路３４６．オア回路介 ３４４　ｆｔ奨し１オア回路４１Ｂに加えられ、キーデ
ータ５ＦＫＬとして出力される。セプンス和音データ７
ｔｈは°Ｏ“であるので、根音データＲＴＬ、Ｄ”ｒ２
２キ一間遅延したステージＱ２の出力（１アンド回路４
１６で迅択されない。しかしアンド回路４１７は動作可
能であり、Ｃのノートタイミングデータ（ＲＴＬＤ’）
　′ｔ−５キー時間遅延したステージＱ５の出力はＧの
ノートタイミングで°ビとなり、このステージＱ５の出
力“ｌ“が該アンド回路４１７からオア回路４１８に加
えられる。

従って、キーデータ５ＦＫＬは５度の従音であるＧのノ
ートタイミングで”ｌ″となる。マイナ和音デークｍｉ
ｎは“１″であるので、アンド回路３５５が不動作、ア
ンド回路３５６が動作可能となり、Ｃのノートタイミン
グデータ（ＲＴＬＤ’）を９キ一時間遅延したステージ
Ｑ９の出力はＤ＃のノートタイミングで“１″となり、
このステージＱ９の出力“１”がアンド回路３５６から
オア回路４１８に加えられる。従って、キーデータ５Ｆ
ＫＬは短３度の従音であるＤ＃のノートタイミングで“
ｌ”となる。

尚、メジャ和音の場合はデータｍｉｎ、７ｔｈが共に”
０”であるので、１度及び５度（アンド回路４１７によ
Ｖ）及び長３度（アンド回路３５５に号 よＶ）の３Ｊにス寸応してキーデータ５ＦＫＬが発生さ
ｉｚる。また、セブンス和旨の場合はデータｍｉｎが”
ｏ’、７ｔ１１が’ｔ＝であるので、１度及び短７度（
アンド回：＋４１６により）及び長３裳（アンド回路３
５５により）の３音に対応してキーデータ５ＦＩ（Ｌが
発生される。また、マイナセプンス和音の場合はデータ
ｍｉｎ、７ｔｈが共に°ビであるので、１度及び短７度
及び短３度の３音に対応してキーデータ５ＦＫＬが発生
される。

第１０図のオア回路１６９に供給されたキーデータ５Ｆ
ＫＬは不鍵域キーデータＫＬとして発音割当て制御部１
９に供給される。従って、前述の不鍵域キーデータＫＬ
の割当て処理と同様にして、不鍵域チャンネルタイミン
グ信号ＬｃｈＴによって示される不鍵域用発音チャンネ
ルのいずれかに和音構成音の３音（ＳＦＫＬによって示
された３音）が夫々割当てられる。但し、このシングル
フィンガー和音キーデータ５ＦＫＬが発生するブロック
タイミングＢＴ１２及びＢＴ１３において、キー走歪回
路１１からライン１２を介して供給されるオクターブコ
ードＢ３．Ｉ３２．Ｂｌの値（・１ダ１１０“であり、
実際のオフターフ帯域（第７衣参照）には対応していな
い。その７ｔめ、第９１図のオクターブコード変換回路
２６においてこのオクターブコードＢＬ−Ｂの値を所定
の音域に対応する値に変更するようにしている。すなわ
ち、シングルフィンガーモード信号ＳＦと信号Ｂ’ｌ’
１２．１３がアンド回路１６０に入力され、シングルフ
ィンガーモードのとき（ＳＦが°ｌ″）キーデータ５Ｆ
ＫＬが発生するブロックタイミングＢＴ１２及びＢＴＩ
　３　（ＢＴＩ２．１３が“１″）において該アンド回
路１６０の出力が１”となる。このアンド回路１６０の
出力“１″はインバータ１６１で反転され、アンド回路
１５３を不動作にする。このアンド回路１５６にはライ
ン１２から与えられるオクターブコードＢ１〜Ｂ３０ビ
ットＢ２が入力されており、このピッ）Ｂ２の値が強制
的に”０″に変更される。従ってオクターブコード変換
回路２６に入力されたライン１２のオクターブコードＢ
３．Ｂ２．Ｂｌの値は’１１（Ｍから”１００−に変更
されて出力される。これは前記ＷＺ表に示すようにＣ３
〜Ｃ＃２の音域を示すものである。尚、ライン１２のノ
ートコードＮ１〜Ｎ４は、キーデータ５ＦＫＬの各ノー
トタイミングに対応する音名を示すものであるので、そ
のまま利用する。従って、この実施例では、シングルフ
ィンガーモードにおける和音は０３〜Ｃ＃２の音域で発
生される。

ところで、シングルフィンガーモードの場合は不鍵域の
キーデータＫＤは英際７ｃ発音される和音構成音を直接
示しているわけではない。従って、キー走査回路１１か
ら与えられる不鍵域のキーデータＫＤをカレントキーオ
ンメモリ１７７（第１０図）で利用することはできない
。そのため、カレントキーオンメモリ１７７のクリアの
ために利用するキーデータＫＤを阻止するためにアンド
回路１９９とナンド回路２０２（第１０図）が設けられ
ている。シングルフィンガーモードのトｔ（ＳＦが“１
″）不鍵域走査タイミングにおいて（ＬＫが“１″）ナ
ンド回路２０２の出力が“Ｏ″となυ、オア回路１９８
を経由して供給される不鍵域のキーデータＫ　Ｄがすべ
て駆出される。従って、シングルフィンガーモードの場
合は、ロード信号ＬＤによって下銘域チャンネルタイミ
ングでカレントキーオンメモリ１７７に°ｌ″が一時的
に取込まれたとしても、その後に同じチャンネルタイミ
ングで一致信号ＥＱが比較回路２５から発生されたとき
に直ちにクリアされる。

キーオンメモリ１７８における不鍵域チャンネルのキー
オン信号ＫＯＬの記憶は、シングルフィンガーモードに
おいては不鍵域エニイキーオン信号ＬＫＡＫＯにもとづ
いて保持される。第１４図に示す下μ域中−オンメモリ
３９から供給された不鍵域エニイキーオン信号ＬＫＡＫ
Ｏが第１０図のインバータ４２２で反転されてオア回路
２１１に加わる。メモリモードでない場合は、不鍵域エ
ニイキーオン信号ＬＫＡＫＯは不鍵域で何も鍵が押圧さ
れなくなると“Ｏ″に立下る。信号ＬＫＡＫＯが“Ｏ″
になると、インバータ４２２の出力が“１″となり、オ
ア回路２１１からアンド回路２１２に“１″が加わり、
更に不鍵域チャンネルタイミングにおいて（ＬＣｈＴが
“ｌ“）アンド回路２１２からノア回路２０６に“１″
が加わる。

これにより、ノア回路２０６の出力が下謎域チャンネル
タイミングで“Ｏ″となり、下霊域チャンネルのキーオ
ン信号ＫＯＩがすべて°Ｏ“にクリアされる。

メモリモード（Ｍが“１″）のときは前述のように下こ
域エニイキーオン信号Ｌ　Ｋ　Ａ　Ｋ　Ｏは”１″を持
続するので、不鍵域で根音及び和音ｆ１類を指定してい
た鍵が離されても、不鍵域チャンネルのキーオン信号Ｋ
ＯＩはクリアされず、“１″を保持する。また、このと
き第１５図のＳＦ和音キーデータ形成回路４６内のアン
ド回路４２１も信号ＬＫＡＫＯによって動作可能となっ
ているのでキーデータ５ＦＫＬも出続ける。

メモリモードのときは、和音が変更されたときに印−オ
ンメモリ１７８の不鍵域キーオン信号に０１がクリアさ
れる。和音が変更されると、今まで不鍵域チャンネルに
割当てられていなかった音の命−データＳ　Ｆ　Ｋ　Ｌ
が発生される。この新たなキーデータＳ　Ｆ　Ｋ　Ｌが
発生され；＋１キ一時間の間、下賞域チャンネルタイミ
ングにおいて比較回路２５（第９図）から一致信号ＦＪ
Ｑは発生されない。従って、新たなキーデータＳ　Ｆ　
Ｋ　Ｌが発生した１キ−時間の後半の１１ビツトタイム
において遅延フリップ７０ツブ１ｊ３（第１０図）の出
力ＬＫＯＥＸＴは“Ｏ″であり、インバータ２１４の出
力が“１″となる。また、不鍵域チャンネルに対応する
カレントキーオンメモリ１７７の出力ＫＯＮ’も既にク
リアされて°０″となっている。従って、新入なキーデ
ータ５ＦＫＬが発生した１キ一時間の後半の１１ピツト
タイム（Ｈ２が“１”）において、アンド回路２１３の
条件が成立し、アンド回路２１２の出力が不鍵域チャン
ネルタイミング（ＬＣｈＴが“１゛）で°１″となり、
不鍵域チャンネルのすべてのキーオン信号ＫＯＩがクリ
アされる。

一方、和音が変更されない場合は、キーデータ５ＦＫＬ
が発生する毎にいずれかの不鍵域チャンネルタイミング
において一致信号ＥＱが発生され、アンド回路１８３に
与えられる。シングルフィンガーモードの場合（・１オ
ア回路１８７に加わる信号ＳＦが”１“であり、アンド
回路１８４が動作不能となり、アンド回路２１５が動作
可能となる。

アンド回路２１５の他の入力にはキーオンメモリ１７８
からのキーオン信号ＫＯＩが加えられており、その出力
はオア回路１８５を介してアンド回路１８３の他の入力
に加えられる。従って、ソングルフィンガーモー上゛の
場合はキーオン信号に○１が発生していることを条件に
、上記一致信号ＥＱがアンド回路１８３で選択され、遅
延フリップフロップ１９３に記憶される。この遅延フリ
ップフロップ１９３の出力ＬＫＯＥＸＴじ１″）により
アンド回路２１３の条件は取立せず、キーオン信号ＫＯ
Ｉはクリアされない。尚、メモリモードにおいて離３後
も記憶されている和音と同じ和音を指定する鍵が新たに
押鍵されたとしてもキーオン信号ＫＯ１はクリアされな
い。これは、同じ和音であるため、新たな押鍵にもとづ
くキーデータＳＦ　Ｋ　Ｌに対しても一致信号ＥＱが発
生し、離？後も記で保持きれているキーオン信号ｒｉｏ
ｔがアンド回路２１５からオア回路１８５を介してアン
ド回路１８３に与えられることにより該アンド回路１８
３を介して一致信号ＥＱが選択でれ、遅延フリップ７０
ンプ１９３の出力ＬＫＯＥＸＴが”ビとなることによる
。このように、シングルフィンガーモードのメモリモー
ド時においては、単なる新たな押鍵ではなく、和音が変
更されたときに下健埴チャンネルのキーオン信号ＫＯＩ
がクリアされる。

尚、シングルフィンガーモードにおケルヘース音キーデ
ータＫＰの形成及びその発音割当て処理は、前述のフィ
ンガードコードモードの場合と全く同様である。シング
ルフィンガーモードの和音キーデータの形成にあたって
は、根音シフトレジスタ４１（第１５図）の内容をブロ
ックタイミングＢＴ１２．ＢＴＬ３において利用したが
、ベースｆ　キーデータの形成にあたっては根音シフト
レジスタ４１の同じ内容全ブロックタイミングＢＴＯ。

ＢＴＩで利用するようにしている。

カロ　２８の 第９図に示す出力回路２８には、キーコードメモリ２４
から各チャンネルタイミング（第６図参照）毎に時分割
的に供給されるキーコード（ノートコードＮ１〜Ｎ４と
オクターブコードＢ１〜Ｂ３）とキーオンメモリ１７８
（第１０図）から同じく各チャンネルタイミング毎に時
分割的に出力されるキーオン信号ＫＯＩと、モード切換
制御回路１５（第４図）から供給される自動ペースコー
ドモード信号ＡＢＣ（第５図参照）と、不鍵域キーオン
メモリ３９（第１４図）から供給される不鍵域エニイキ
ーオン信号ＬＫＡＫＯと、タイミング信号発生回路２０
（第２図）から供給される不鍵域チャンネルタイミング
信号Ｌｃ　ｈＴと、キー走査回路１１（第７図）から供
給される走査サイクルパルス４．５Ｍと、オートリズム
装置４５（第１図）から供給される和音発音タイミング
パターンパルスＣＴ及びリズムストップ信号Ｒ３ＴＰと
が入力される。不鍵域チャンネルタイミング信号Ｌｃｈ
Ｔをインバータ４９５で反転した信号がアンド回路４８
９に加えられており、下部域チャンネル以外のチャンネ
ルのキーオン信号に○１が該アンド回路４８９をそのま
ま通過し、オア回路４９０を介して出力される。ノーマ
ルモードの場合（自動ベースコード演奏を行わない場合
）は、すべてのチャンネルが下部域チャンネルとなり。

信号ＬｃｈＴは発生されないので、すべてのチャンネル
信号ＫＯＩがアンド回路４８９をそのまま通過する。一
方、下部域チャンネルに関するキーオン信号ＫＯＩは和
音発音タイミングパターンパルスＣＴによってゲートさ
れ、該パターンパルスＣＴが発生しているときだけ“１
″となるキーオン信号ＫＯ１″に変更される。また、自
動ペースコードモード（Ａ　Ｂ　Ｃが“１”）のときに
オートリズムがストップした場合は（Ｒ８ＴＰが１′１
″）、ノーマルゲート信号ＮＧが発生されるようになっ
ている。

出力回路２８では、各チャンネルに割当てられた音のノ
ートコードＮ１〜Ｎ４及びオクターブコードＢ１〜Ｂ３
及びキーオン信号ＫＯＩ　（ＫＯＩ’）、更に、上記ノ
ーマルゲート信号ＮＯ及び自動ペースコードモード信号
ＡＢＣ及び走査サイクルパルス４．５Ｍを出力し、楽音
発生回路５１及び楽音制御回路５３に与える。

第９図の出力回路２８において、アンド回路４９６には
、和音発生タイミングパターンパルスＣＴとリズムスト
ップ信号Ｒ８ＴＰとを入力したオア回路４９７の出力と
、不鍵域エニイキーオン信号ＬＫＡＫＯ及び不鍵域チャ
シネルタイミング信号ＬｃｈＴが入力され、その出力が
アンド回路４９８に加わる。オートリズムが働いている
ときはパターンパルスＣＴが和音発音パターンに従って
断続的に発生し、リズムストップ信号Ｒ３ＴＰは常に０
”である。従って、オートリズムが働いているとき（パ
ターンパルスＣＴを発生し得るとき）は、アンド回路４
９８の他の入力に加わるキーオン信号ＫＯＩのうち下部
域チャンネルのもの（ＬｃｈＴが１１１　Ｉｔのとき発
生するもの）は、パターンパルスＣＴが発生していると
きだけすなわち所定の和音発音タイミングにおいてのみ
、該アンド回路４９８で選択され、オア回路４９０を介
して下部域用（和音用）のキーオン信号ＫＯＩ’として
出力される。従って、このキーオン信号ＫＯ１″にもと
づいて下部域チャンネルに割当てられた音（和音構成音
）は和音発音タイミングパターンに従ってすべて同時に
かつ断続的に発音される。（すなわち自動的に和汁がき
ざまれる）。オートリズムが止まると、パターンパルス
ＣＴは発生されなくなる。その代わりにリズムストップ
信号Ｒ３ＴＰが持続して“′１″となり、下部域のキー
オン信号ＫＯＩはきざまれることなくそのまま出力され
る。

自動ペースコードモード（信号ＡＢＣが１′″）のとき
にオートリズムが止まり（信号Ｒ３ＴＰが′“１”）、
かつ下部域で何らかの鍵が押圧されている（信号ＬＫＡ
Ｋ○が’　１　”　）と、アンド回路４９９の条件が成
立し、オア回路５００を介して遅延フリップフロップ５
０１に“１″が与えられ、アンド回路５０２を介して自
己保持される。この遅延フリップフロップ５０１の出力
“１″がノーマルゲート信号ＮＧとしてアンド回路５０
３に入力される。このノーマルゲート信号ＮＧは、オー
トリズムが止まったときの自動演奏音（和音、ペース音
、アルペジョ音）の発音制御に利用される。

下部域で鍵がすべてｍ鍵されたとき（ＬＫＡＫＯが“０
′″）あるいはノーマルモードに切換ったとき（Ａ　Ｂ
　Ｃが“’Ｏ”）、アンド回路５０２が不動作となり、
ノーマルゲート信号ＮＧが消去される。

釆止又土 第１図における楽音制御回路５３の詳細例は第１９図に
示されており、楽音発生回路５１の詳細例は第２０図に
示されている。第９図の出力回路２８から出力されたキ
ーコードＮ１〜Ｎ４．Ｂｌ〜Ｂ３は第２０図の楽音発生
回路５１に与えられ、キーオン信号に○１．ノーマルゲ
ート信号ＮＧ。

自動ペースコードモード信号ＡＢＣ及び止車サイクルパ
ルス４．５Ｍは第１９図の楽音制御回路５３に与えられ
る。また、第２図のシフトレジスタ６０の各ステージＱ
２〜Ｑｌｉから出力されたチヤンネルパルスＣＨ２〜Ｃ
ＨＩＩが楽音発生回路５１に与えられる。

第２０図において、ノートコードＮ１〜Ｎ４とオクター
ブコードＢ１〜Ｂ３は分周比ＲＯＭ　（リードオンリイ
メモリの略）５４０とデコーダ５４１に供給される０分
周比ＲＯＭ５４０は、所定の音高周波数を得るための分
周比データを１２の各音名Ｃ−Ｃ＃に対応して夫々予め
記憶しており。

供給されたノートコードＮ１〜Ｎ４が示す音名に対応し
て所定の分周比データ（ノート分周比データＮＦＤ）を
出力する。デコーダ５４１はオクターブコードＢ１〜Ｂ
３の値をデコードし、オクターブ単位の分周比すなわち
２ｎの分局比を示すオクターブ分周比データＯＦＤを得
る。分周比ＲＯＭ５４０及びデコーダ５４１から出力さ
れたノート分周比データＮＦＤ及びオクターブ分周比デ
ータＯＦＤは夫々ラッチ回路５４２に入力される。

ラッチ回路５４２の制御入力（Ｌ）にはクロックパルス
φが与えられる。

第２０図において、楽音発生回路５１は、発音割当て回
路１８で形成される時分割的な各チャンネル「２」〜「
１１」に夫々対応する１０個の楽音発生系列ｃｈ２〜ｃ
ｈｌｌを具えている。楽音発生系列ｃｈ３．ｃｈ５．ｃ
ｈ７．ｃｈ９．ｃｈ２は時分割的に形成されたチャンネ
ル「３」。

ｒ５ｊ　、ｒ７１　、ｒ９Ｊ　、ｒ２Ｊに夫々対応する
もので、これらは自励ペースコードモード（ＡＢＣが’
　１　”　）の場合は上部域チャンネル（Ｌ’）及びベ
ースチャンネル（Ｐ）（すなわち第２の楽音発生態様の
ための発音チャンネルグループ）に夫々相当する（第６
図参照）、楽音発生系列ａｈ４゜ｃｈ６．ａｈａ、ｃｈ
ｌｏ、ｃｈｌｌは時分割的に形成されたｒ４Ｊ　、ｒ６
Ｊ　、ｒｓ」、ｒｌｏｊ　。

、ｒｉｌｌに夫々対応するもので、これらは上部域チャ
ンネル（Ｕ）（すなわち第１の楽音発生態様のための発
音チャンネルグループ）に相当する（第６図参照）、勿
論、ノーマルモード（ＡＢＣがパ０”）の場合はすべて
の楽音発生系列ｃｈ２〜ｃｈｌｌが上部域チャンネル（
Ｕ）すなわち第１の楽音発生態様のためのチャンネルグ
ループに切換ねる（第６図参照）。

楽音発生系列ｃｈ３及びｃｈ２及びｃｈ４のみ詳細を示
しであるが、上部域チャンネル用のｃｈ５、ａｈａ、ｃ
ｈ９はａｈａと同一構成であり。

また上部域チャンネル用のｃ　）ｓ　６　、　ｃ　ｈ　
８　、　ｃ　ｈｌｏ、ｃｈｌｌはｃｈ４と同一構成であ
る。ベースチャンネル用の楽音□発生系列ｃｈ２は上部
域チャンネル用の楽音発生系列ｃｈ３とほぼ同一である
が、ベース音源として取り出される信号のフィート数が
不鍵域音（和音）とは異なるようになっている。

６楽音発生系列ｃｈ２乃至ｃｈｌｌは、ラッチ回路５４
６，５４７，５４８・・・、可変分周器５４９．５５０
，５５１．・・・、３段の１／２分周器５５２．５５３
，５５４．・・・を夫々具えている。各系列ｃｈ２〜ｃ
ｈｌｌのラッチ回路５４６，５４７．５４８．・・・に
はラッチ回路５４２から時分割的に出力される分周比デ
ータ（ＮＦＤ、０ＦＤ）が入力される。各系列ｃｈｉ〜
ｃｈｌｏのラッチ回路５４６，５４７，５４８．・・・
のラッチ制御人力（Ｌ）には前記シフトレジスタ６０（
第２図）から出力されるチャンネルパルスＣＨ２〜ＣＨ
１１が各別に供給される。

従って、楽音発生系列ｃｈ３においては、チャンネルパ
ルスＣＨ３が１″１′°になったとき、ラッチ回路５４
２から出力されている時分割チャンネル「３」の分局比
データをラッチ回路５４６にラッチする。以下同様に、
系列ｃ　ｋ１５では時分割チャンネル「５」の分周比デ
ータがラッチされ、更に、ｃｈ７ではｒ７Ｊ　、ｃｈ９
ではｒ９Ｊ、ｃｈ２では「２」　（すなわちベースチャ
ンネルＰ）、ｃｈ４．ｃｈ６．ａｈａ、ｃｈｌｏ、ｃｈ
ｌｌでは、ｒ４Ｊ　、ｒ６Ｊ　、ｒ８Ｊ　、ｒｌＯＪ　
、ｒｌｌＪ（すなわち上部域チャンネルＵ）の分周比デ
ータが夫々ラッチされる。こうして、時分割的な各チャ
ンネルのキーコードＮ１〜Ｂ３にもとづく時分割的な分
局比データが、各時分割チャンネルに対応する所定の楽
音発生系列ｃｈ２〜ｃｈｌｌに分配され直流化される。

可変分周器５４９，５５０，５５１．・・・はラッ子回
路５４６，５４７，５４８．・・・から供給される分周
比データに対応する分周比で音源クロックパルスφｊｋ
を分周し、当該チャンネルに割当てられている音の音高
に対応する２フイート系（２′）の音源信号を出力する
。音源クロックパルスφｊｋは音源用マスタクロック発
振器５５８から発生される。この音源クロックパルスφ
ｊｋの周波数は、ビブラート信号発生器５５９からのビ
ブラート周波数゛に応じて周期的に変化させることがで
きる。

可変分周器５４９，５５０，５５１．・・・から出力さ
れた２フイート系の音源信号（２′）は３段の１７２分
周器５５２，５５３，５５４．・・・で夫々順次１／２
分周される。従って、分周器５５２゜５５３．５５４．
・・・の各段からは４フイート系（４′）及び８フイー
ト系（８′）及び１６フイート系（１６’）の音源信号
が夫々得られる。上口域チャンネル専用（第１の楽音発
生態様専用）の楽音発生系列ｃｈ４．ｃｈ６．ｃｈ８．
ｃｈｉＯ，ｃｈｌｌでは各フィート系（２’、４’、８
’、１６’）の音源信号は開閉回路５６０．・・・で開
閉制御された後、各フィート系別のメロディ音源信号ラ
インＭ　２　’　、　Ｍ　４　’　、　Ｍ　８　’　、
　Ｍ　１６　’に夫々供給される。楽音発生態様が使い
分けられる楽音発生系列ｃｈ２．ｃｈ３．ｃｈ５．ｃｈ
７’。

ｃｈ９は、各フィート系（２’、４’、８’、１６′）
の音源信号は、４個のアンド回路から成るゲート部５６
１，５６２・・・を介して開閉回路５６３．５６４．・
・・に入力され、開閉制御された後、各フィート系別の
メロディ音源信号ラインＭ２′。

Ｍ４’、Ｍ８’、Ｍ１６’に夫々供給される。ゲート部
５６１，５６２・・・は、楽音制御回路５３（第１９図
）で後述のように自動ペースコードモード信号ＡＢＣ申
が“０”のときすなわちノーマルモードのとき導通し、
各フィート系（２′〜１６′）の音源信号を開閉回路５
６３，５６４・・・に導く、その場合は楽音発生系列ｃ
ｈ２〜ｃｈ９が上口域チャンネル音すなわちメロディ音
の発生のために使用されているのであって、メロディ音
源信号ラインＭ２’〜Ｍ１６′に音源信号が与えられる
。

自動ベースコードモードのときは（ＡＢＣ傘が１″′）
、信号ＡＢ（ｊを反転した信号によりゲート部５６１，
５６２・・・が不動作となり、各フィート系の音源信号
（２′〜１６′）が阻止され、メロディ音源信号ライン
Ｍ２’〜Ｍ１６′に系列ｃｈ２〜ｃｈ９からの音源信号
は与えられない。

その代わりに、Ｅｌ　Ｉ　１１となっている自動ペース
コードモード信号ＡＢＣ傘により系列ｃｈ２〜ｃｈ９の
アンド回路５６５，５６６・・・が動作可能となる。系
列ｃｈ３〜ｃｈ９　（不鍵域チャンネルＬ）のアンド回
路５６５．・・・の他の入力には２フイート系（２′）
と４フイート系（４′）の分周器出力信号をアンド回路
５６７・・・で合成した信号が加えられる６２フイート
系と４フイート系の合成により４フイート系の周波数の
音源信号（波形は分周器出力のものとは異なるが）が各
系列ｃｈｉ〜ｃ　ｈ　５のアンド回路５６７・・・から
出力され、アンド回路５６５・・・を介して開閉回路５
６３・・・に入力される。系列ｃｈ２　（ベースチャン
ネルＰ）のアンド回路５６６の他の入力には４フイー１
へ系（４′）と８フイート系（８′）の分周器出力信号
をアンド回路５６８で合成した信号が加えられる。

これにより８フイート系の周波数の音源信号（波形は分
周器出力のものとは異なる）がアンド回路５６６から出
力され、開閉回路５６４に入力される。系列ｃｈ３〜ｃ
ｈ５　（不鍵域チャンネルＬ）において、アンド回路５
６５・・・から開閉回路５６３・・・を経由して出力さ
れた４フイート系の音源信号は和音音源信号ラインＣ４
’に供給される。系列ｃｈ２　（ベースチャン・ネルＰ
）において、アン。

ド回路５６６から開閉回路５６４を介して出力される８
フイート系の音源信号はベース音源信号ラインＰ８’に
供給される。

第１９図において、信号ＡＢＣは遅延フリップフロップ
５６９及び排他オア回路５７０に入力される。遅延フリ
ップフロップ５６９はクロックパルスφＡＢによって駆
動される。排他オア回路５７０の他の入力には遅延フリ
ップフロップ５６９の出力ＡＢＣ’が加えられており、
その出力ΔＡＢＣ〃は第２１図に示すように信号ＡＢＣ
の立上り直後及び立下り直後の約１キー時間の間パ１′
″となる。すなわち、この信号ΔＡ　Ｂ　Ｃｎが“１″
のとき、ノーマルモードから自動ペースコードモードへ
、あるいはその逆に、モード゛が変化したことを意味す
る。このモード変化検出信号△ＡＢＣＩＩによりカウン
タ５７１がリセットされ、フリップフロップ５７２がセ
ットされる。フリップフロップ５７２のセット出力（Ｑ
）はモード切換パルスΔＡＢ（ｊとして出力される。

カウンタ５７１のカウント入力（Ｔ）には走査サイクル
パルス４．５Ｍがアンド回路５７３を介して入力される
。信号ΔＡＢＣ＃によってカウンタ５７１がリセットさ
れてから７個のパルス４゜５Ｍが発生すると、カウンタ
５７１の出力Ｑ１〜Ｑ３は”　１１１”となりアンド回
路５７４の出力が“１”となる、このアンド回路５７４
の出力１１１　Ｉｔによりフリップフロップ５７２がリ
セットされる。従って、フリップフロップ５７２から出
力されるモード切換パルスΔＡＢＣ廖はモード切換時に
おいて第２１図に示すように約３１．５ｍ５（パルス４
．５Ｍの７周期分）の間Ｉｔ　Ｉ　Ｉｔとなる。アンド
回路５７４の出力が“１″′となるとインバータ５７５
の出力が１“０”となり、パルス４゜５Ｍがアンド回路
５７３で阻止され、以後のカウントはなされない。

また、アンドｒｊＵ路５７４の出力はアンド回路５７６
及び５７７に加わる。アンド回路５７７の他の入力には
遅延フリップフロップ５６９から信号ＡＢＣ’が与えら
れ、アンド回路５７６には該信号ＡＢＣ：　’を反転し
た信号が与えられ、る。また、アンド回路５７６．５７
７の出力はフリップフロップを構成しているノア回路５
７８及び５７９に夫々入力される。従って、ノア回路５
７８から出力される自動ペースコードモード信号ＡＢＣ
嘲は第２１図に示すように信号ＡＢＣが立上ったときか
ら約３１．５ｍｓ後に立上り、かつ該信号ＡＢＣが立下
ったときから約３１．５ｍｓ後に立下る。

キーオン信号ＫＯＩは、キーオン立上りパルス発生回路
５４のアンド回路５８１及び５８２，５８３に入力され
ると共に、アンド回路５８４に入力される。音色選択回
路５８５で何らかの音色が選択されていれば、アンド回
路５８４の他の入力に加わるインバータ５８６の出力は
常に“１　Ｉｔであり、通常は、ラッチ回路５８０から
出力されたキーオン信号ＫＯＩはアンド回路５８４を通
過する。

キーオン立上りパルス発生回路５４において、２ビツト
の加算器５８７と２個の１１ステージ／１ビツトのシフ
トレジスタ５８８，５８９によって時分割的な計数動作
が可能なカウンタが構成されている。シフトレジスタ５
８８，５８９はクロックパルスφによってシフト制御さ
れる。シフトレジスタ５８８及び５８９の出力は加算器
５８７に入力され、アンド回路５９０から該加算器５８
７に与えられる信号と加算される。加算器５８７の出力
はアンド回路５８２，５８３を介してシフトレジスタ５
８８，５８９に入力される。アンド回路５９０には走査
サイクルパルス４．５Ｍとナンド回路５９１の出力が与
えられる。ナンド回路５９１にはシフトレジスタ５８８
，５８９の出力が人力される。

鍵が押圧されていないチャンネルのタイミングではラッ
チ回路５８０からアンド回路５８２，５８３に与えられ
るキーオン信号ＫＯＩは“０″であり、１キ一時間後の
同じチャンネルタイミングにおいてシフトレジスタ５８
８，５８９から出力される信号は００”であリナンド回
路５９１の出力は“１”である。ナンド回路５９１の出
力“１”により、アンド回路５９０では走査サイクルパ
ルス４．５Ｍを通過させて加算器５８７に加えるが、キ
ーオン信号ＫＯＩが“′０”である限り。

加算器５８７の出力はアンド回路５８２．ｊ８３で阻止
され、レジスタ５８８，５８９には与えられない。

鍵が新たに押圧されて該鍵に関する発音が成るチャンネ
ルに割当てられることにより、そのチャンネルのタイミ
ングでキーオン信号ＫＯＩが“１°ゝとなる。キーオン
信号に○１が１“１”となると、当該チャンネルタイミ
ングではアンド回路５８２゜５８３が動作可能となり、
走査サイクルパルス４゜５Ｍの計数が開始される。成る
チャンネルのキーオン信号ＫＯ１が１１１１＋に立上っ
たときから数えて３個の走査サイクルパルス４．５Ｍが
発生すると、そのチャンネルのタイミングでシフトレジ
スタ５８８及び５８９の出力が共にＬｄ　Ｉ　１１とな
り、ナンド回路５９１の出力がＩＩ　Ｏｊ＃となる。こ
れにより、そのチャンネルタイミングに関してはパルス
４．５Ｍの計数を停止し、以後、そのチャンネルのキー
オン信号ＫＯＩが発生している限り、計数値“１１”を
シフトレジスタ５８８，５８９で循環保持する。

ナンド回路５９１の出力はアンド回路５８１に入力され
る。アンド回路５８１の他の入力に加わるノア回路５９
２の出力は通常ＩＩ　Ｉ　ＩＩである。従って１つのチ
ャンネルだけを抽出してみると、第２１図に示すように
そのチャンネルのキーオン信号ＫＯＩがｎ　１　＄９に
立上った（鍵が押圧された）ときからナンド回路５９１
の出力がｔｔ　Ｏｎに立下るまでの９　ｍ　ｓ　（２Ｘ
　４　、５　ｍ　ｓ　）乃至１３．５ｍｓ　（３ｘ４．
５ｍ５）の間アンド回路５８１の出力が１”となる。こ
のアンド回路５８１の出力１１１　ＩＩはキーオン立上
りパルスＫＯ２として。

パーカッシブ系のエンベロープ形成のため＆−利用され
る。このキーオン立上りパルスＫＯ２は各チャンネル、
のキーオン信号ＫＯＩの立上りから約９ｍｇ〜１’３．
５ｍｓの同各チャンネル毎に時分割的に発生される。こ
のキーオン立上りパシレスＫＯ２のチャンネルタイミン
グはラッチ回路５８０から出力されるキーオン信号ＫＯ
Ｉと同様に、ラッチ回路５４２（第２０図）の出力のチ
ャンネルタイミングに対応している。

上部域チャンネルタイミング信号ＬｃｈＴとペダル鍵域
チャンネルタイミング信号ＰｃｈＴがオア回路５９３に
入力されており、このオア回路５９３の出力信号ＬＰｃ
ｈが１１”となっている期間は、楽音発生系列ｃ　ｈ　
２　、　ｃ　ｈ　３　、　ｃ　ｋ＞　５　、　ｃｈ７．
ｃｈ９すなわち第２の楽音発生態様（下部域チャンネル
Ｌ、ベースチャンネルＰ）のために利用される系列に時
分割データをラッチするタイミング、換言すれば、アン
ド回路５８４からのキーオン信号ＫＯＩ及びアンド回路
５８１からのキーオン立上りパルスＫＯ２として上記チ
ャンネル（Ｌ、　Ｉ’）に相当する時分割チャンネル「
３」。

ｒ５Ｊ　、ｒ７Ｊ　、ｒ９Ｊ　、ｒ２Ｊのデータが現わ
れるときである。

音色選択回路５８５においては、上部域（メロディ）、
上部域（和音）及びベースに対応して。

例えば下記のような音色を選択することが可能である。

上部域（メロディ）・・・・・ ピアノ、ハープシコード、オルガン、ストリング、プラ
ス。

上部域（和音）及びアルペジョ・・・・・ピアノ、ギタ
ー ベース・・・・・ストリングベース 音色選択回路のために複数個のプリセットボタン（図示
せず）が設けられており、所望のプリセットボタンを押
すことにより上記音色のうち所定の組合せで音色選択信
号ＴＣが発生される。例えば、成る１つのプリセットボ
タンを押圧すると、上部域メロディ音色として「ピアノ
」、上部域（和音）音色として「ピアノ」、ベース音色
として「ストリングベース」を夫々選択する音色選択信
号ＴＣが発生される。

また、音色選択回路５８５では、上部域（メロディ）音
色としてパーカッシブエンベロープ系、の音色（例えば
ピアノ）が選択されている場合は、上部域パーカッシブ
信号Ｕ、ＰＥＲＣを発生する。

また、音色選択スイッチ（プリセットボタン）が全く操
作されていない場合はトーンセレクトオフ信号ＴＳＯＦ
を発生する。トーンセレクトオフ信号ＴＳＯＦは、音色
が全く選択されていないとき“１”となり、インバータ
５８Ｇで反転されてアンド回ｗ１５８４を動作不能にす
ると共に、ノア回路５９２で反転されて、アンド回路５
８１を動作不能にする。従って、音色が全く選択されて
いない場合は、キーオン信号ＫＯＩ及びキーオン立上り
パルスＫＯ２の発生が禁止される。

楽音制御回路５３では、アンド回路５８４から出力され
るキーオン信号に○１．アンド回路５８１から出力され
るキーオン立上りパルスＫＯ２、フリップフロップ５９
３から出力される信号ＬＰｃ　ｈ、ノーマルゲート信号
ＮＧ、及び上口域パー　・カッシブ信号Ｕ、ＰＥＲＣに
もとづいてアタック信号ＡＴ及びディケイ信号ＤＣを発
生するロジックを含んでいる。アタック信号ＡＴ及びデ
ィケイ信号ＤＣとしては、下記第８表に示すように、キ
ーオン信号ＫＯＩあるいはキーオン立上りパルスＫＯ２
あるいはその反転信号ＫＯＩ、ＫＯ２が選択される。

第８表 第８表においてｒＵＪは上口域チャンネルを示す。ｒＵ
、ＰＥＲＣＪは上旬域パーカッシブ信号Ｕ、ＰＥＲＣが
発生したときを示す。ｒＬ、ｐＪは下軸域チャンネル、
ペースチャンネルを示す。

ｒＮＧＪはノーマルゲート信号ＮＧが発生したときを示
す。アタック信号ＡＴとしてキーオン立上りパルスＫＯ
２が使用されるどき、楽音の振幅エンベロープはバーカ
ッシブ系のものとなる。

自動ペースコードモードの場合、ノア回路５７８からア
ンド回路５９４に与えられる自動ペースコードモード信
号Ａｌ１Ｃ申が“１”であり、下軸域チャンネル（Ｌ）
及びベースチャンネル（Ｐ）のタイミングに対応して信
号ＬＰｃｈが“１”となるときアンド回路５９４の出力
が１”となる。

このアンド回路５９４の出力“１″はオア回路５９５を
介してアンド回路５９６に加えられる。アンド回路５９
６の他の入力にはオア回路５９７を介してキーオン立上
りパルスＫＯ２が加えられる。

従って下軸域チャンネル（Ｌ）及びベースチャンネル（
Ｐ）のタイミングではキーオン立上りパルスＫＯ２がア
ンド回路５９６で選択され、オア回路５９８を介してア
タック信号ＡＴとして出力される。尚、このとき、オア
回路５９５の出力“１”をインバータ６００で反転した
信号“Ｏ１１がアンド回路５９９に加わり、キーオン信
号ＫＯＩが選択されないようになっている。また、チャ
ンネルＬ、Ｐのタイミングではアンド回路５９４の出力
“１″がインバータ６０１で反転され、ノア回路６０２
に“０”が加わる。従って、ノア回路６０２の出力は他
の入力に加わるキーオン立上りパルスＫＯ２の状態によ
って定まる。キーオン立上りパルスＫＯ２が“１”の間
はノア回路６０２の出力は“Ｏ”であるが、パルスＫＯ
２が０”となるとノア回路６０２の出力が“１”となり
、オア回路６０３を介してディケイ信号ＤＣが発生され
る。

自動ペースコードモードのときにオートリズムが止まり
、ノーマルゲート信号ＮＧが発生されると、信号ＬＰｃ
ｈのタイミングでアンド回路６０４の条件が成立し、該
アンド回路６０４からオア回路５９７にキーオン信号Ｋ
ＯＩが与えられる。

オア回路５９７の出力はキーオン立上りパルスＫＯ２と
キーオン信号ＫＯＩを重ねた状態となり、パルスＫＯ２
がＫＯＩによって事実上置換えられる。従って、アンド
回路５９６とノア回路６０２はキーオン信号ＫＯＩにも
とづいて動作し、チャンネルＬ、Ｐのタイミングでもキ
ーオン信号ＫＯ１に対応するアタック信号ＡＴと、その
反転信号ＫＯＩに対応するディケイ信号ＤＣが得られる
。

上口域チャンネルのタイミング（すなわちノーマルモー
ドにおける全チャンネルのタイミングあるいは自動ペー
スコードモードにおける所定の一部のチャンネルのタイ
ミング）においてはアンド回路５９４の出力が“Ｏ”で
ある、これは信号ＡＢＣ傘もしくは信号ＬＰｃｈがＯ”
となるためである。従って、インバータ６００の出力が
“１″′となり、アンド回路５９９が動作可能となる。

これにより、キーオン信号ＫＯＩが該アンド回路５９９
で選択され、オア回路５９８を介してアタック信号ＡＴ
として出力される。このとき、オア回路５９５の出力は
′０″であるので、キーオン立上りパルスＫＯ２はアン
ド回路５９６で選択されない、またアンド囲路５９４の
出力１′ＯＩＩにより、インバータ６０１の出力が“ｌ
　ＩＴとなり、ノア回路６０２の出力は“０″に固定さ
れる。従って、キーオン立上りパルスＫＯ２の反転（Ｋ
Ｏ２）に対応するディケイ信号ＤＣは発生されない、キ
ーオン信号に○１が“０′″に立下るとインバータ６０
５の出力がｌ（Ｉ　Ｊ＃となり、オア回路６０３を介し
て該キーオン信号に○１の反転（ＫＯＩ）に対応するデ
ィケイ信号ＤＣが発生される。

上軸域パーカッシブ信号Ｕ、ＰＥＲＣが６′１”のとき
はオア回路５９５の出力が常にＩｔ　１１ｊとなり、上
口域チャンネルのタイミングにおいてもアンド回路５９
６を介してキーオン立上りパルスに○２がアタック信号
ＡＴとして選択される。一方。

上口域チャンネルタイミングではアンド回路５９４の出
力は常に“０”であるので、キーオン立上りパルスＫＯ
２の反転信号ＫＯ２はノア回路６゜２から発生されない
。従ってディケイ信号ＤＣとしてはキーオン信号に○１
の反転信号【て〕が使用される。

キーオン信号に０１及びキーオン立上りパルスＫＯ２と
同じチャンネルタイミングで、すなわちラッチ回路５４
２（第２０図）から出力される分周比データと同じチャ
ンネルタイミングで、時分割的に発生されるアタック信
号ＡＴ＆びディケイ信号ＤＣは各楽音発生系列ｃｈ２〜
ｃｈｌｌ　（第２０図）のラッチ回路６０６，６０７，
６０８゜・・・に供給される。各系列ｃｈ２〜ｃｈｌｌ
のラッチ回路６０６，６０７，６０８．・・・のラッチ
制御入力（Ｌ）にはラッチ回路５４６，５４７，５４８
、・・・と同様に、各系列ｃｈ２〜ｃｈｌｌに対応する
チャンネルパルスＣＨ２〜ＣＨ１１が与えられる。従っ
て、ラッチ回路５４６，５４７，５４８・・・と同様に
各系列ｃｈ２〜ｃｈｌｌのラッチ回路６０６，６０７，
６０８・・・には夫々に対応するチャンネルタイミング
で供給されたアタック信号ＡＴ及びディケイ信号ＤＣだ
けがラッチされる。

こうして、各チャンネルのアタック信号ＡＴ及びディケ
イ信号ＤＣは所定の系列ｃｈ２〜ｃｈｌｌに分配され、
ラッチ回路６０６，６０７，６０８・・・において直流
化される。

ラッチ回路６０６，６０７，６０８・・・にラッチされ
た直流化されたアタック信号ＡＴ’及びディケイ信号Ｄ
Ｃ’はエンベロープ発生回路６０９゜６１０．６１１−
・・に供給される。系列ｃｈ２．ｃｈ　３　、　ｃ　ｈ
　５　、　ｃ、　ｈ　７　、　ｃ　ｈ　９で使用される
エンベロープ発生回路６０９，６１０・・・の−例を第
２２図（ａ）に示し、系列ｃｈ４．ｃｈ６．ｃｈ８゜ｃ
ｈｌｏ、ｃｈｌＬで使用されるエンベロープ発生回路６
１１・・・の−例を第２２図（ｂ）に示す。

第２２図（ａ）あるいは（ｂ）において、アタック信号
ＡＴ’が“１”のときコンデンサＣｅまたはＣｅ’がア
タック抵抗Ｒ１またはＲ１’及びトランジスタＴ　ｒ　
１またはＴｒｌ’を介して充電される。ディケイ信号Ｄ
Ｃ′が１１１　ＩＩになると、ディケイ抵抗Ｒ２または
Ｒ２’及びトランジスタＴｒ２’を介してコンデンサＣ
ｅまたはＣｅ’が放電される。このコンデンサＣａまた
はＣｅ’の充放電波形がエンベロープ制御信号として開
閉回路５６３．５６４，５６０・・・に供給される。尚
、コンデンサＣｅまたはＣｅ’に並列に抵抗Ｒ３または
Ｒ３’による放電回路が設けられている。これは、アタ
ック信号ＡＴ’が“０”に立下った後。

ディケイ信号ＤＣ’がすぐに“１″′に立上らない場合
に、該抵抗Ｒ３またはＲ３’を介して緩やかに放電させ
るための回路である。例えば上軸域パーカッシブ信号Ｕ
、ＰＥＲＣが発生したときがこれに該当する（前記第８
表参照）。

尚、系列ｃｈ２〜ｃ　ｈ　９のエンベロープ発生回路（
第２２図（ａ））のディケイ抵抗Ｒ２のすべての合成値
は、系列ｃｈ４〜ｃｈｌｌのディケイ抵抗Ｒ２′　（第
２２図（ｂ））の値よりも大きい。

第１９図のノア回路５７８から出力される自動ベースコ
ードモード信号ＡＢＣ傘が系列ｃｈ２〜Ｃｈ９のエンベ
ロープ発生回路６０９，６１０．・・・に供給されてお
り、この信号ＡＢＣ傘が“１″のときエンベロープ発生
回路６０９，６１０・・・のトランジスタＴｒ３　（第
２２図（ａ））をオフにし、ディケイ抵抗Ｒ２を最大値
にしている。すなわち、自動ペースコードモードの場合
は短いパルスＫＯの反転信号ＫＯ２がディケイ信号ＤＣ
’となるので発音開始複速やかに放電状態となる。その
ため、放電時間を長くして、緩やかに減衰するパーカッ
シブ系のエンベロープ波形を得るようにしているのであ
る。信号ＡＢＣ傘が“０”のときはトランジスタＴｒ３
がオンして、ディケイ抵抗Ｒ２の値が系列ｃｈ４〜ｃｈ
ｌｌのディケイ抵抗Ｒ２’の値と同じになるようになっ
ている。これは、信号ＡＢＣ傘が“０”すなわちノーマ
ルモードのときは系列ｃｈ２〜ｃｈ９はｃｈ４〜ｃｈｌ
ｌと同様に上載域チャンネルとして利用されるためであ
る。

第１９図のフリップフロップ５７２から出力されるモー
ド切換パルスΔＡＢ（ｊが系列ｃｈ２〜ｃｈ９のエンベ
ロープ発生回路６０９，６１０・・・に供給される。こ
のモード切換パルスΔＡＢＣ傘が発生したときエンベロ
ープ発生回路６０９，６１０・・・（第２２図（ａ））
のトランジスタＴｒ４がオンし、ディケイ抵抗Ｒ２の値
は最も小さくなる。このモード切換パルスΔＡＢＣ申は
第１９図のアンド回路６１２にも入力され、信号ＬＡＰ
　ｃｈが“１′″のとき、すなわち上載域チャンネル（
Ｕ）から下軸域チャンネル（Ｌ）あるいはベースチャン
ネル（Ｐ）へと、またはその逆に、楽音発生態様が切換
えられる系列ｃ　ｈ　２〜ｃｈ９に対応するチャンネル
ｒ３Ｊ　、ｒ５Ｊ　、ｒ７Ｊ　、’　ｒ９Ｊ、ｒｌｌＪ
、ｒ２Ｊのタイミングにおいて、該アンド回路６１２の
出力が“１″となる。このアンド回路６１２の出力″１
″″はオア回路６０３を介してディケイ信号ＤＣとして
出力される。従って、モード切換パルスΔＡＢＣ傘が発
生したときは。

系列ｃｈ２〜ｃｈ９のエンベロープ発生回路６０９．６
１０・・・のトランジスタＴｒ４　（第セ２図（ａ））
がオンすると共に、該系列ｃｈ２〜ｃ　ｈ９に対して強
制的にディケイ信号ＤＣが与えられ、ディケイ用のトラ
ンジスタＴｒ２がオンする。これにより、コンデンサＣ
ｅは急速放電され、系列ｃｈｉ〜ｃｈ６でそれまで発音
されていた楽音が急速に消去される。

尚、発音割当て回路１８（第１図）の側においても、モ
ード切換時にモード切換制御回路１５（第４図）から発
生されるモード切換パルスΔＡＢＣによりオフチャンネ
ルタイミング信号０ＦｃｈＴをタイミング信号発生回路
２０（第２図）から発生し、上記系列ｃｈ２〜ｃｈ９に
対応するチャンネルタイミングｒ３Ｊ　、ｒ５Ｊ　、ｒ
７Ｊ　。

ｒ９」、ｒｌＩＪｔ　　ｒ２Ｊ　　（第６図）に関する
キーオンメモリ１７Ｂ（第１０図）の記憶（キーオン信
号に０１）をクリアするようにしている。しかし、キー
オン信号ＫＯＩのクリアのみ（すなわちそれに連動する
ディケイ信号ＤＣの発生のみ）ではディケイ抵抗Ｒ２の
関係で必ずしも直ちに音が消去されるとは限らない。そ
こで、モード切換パルスΔＡＢ（、傘によってディケイ
抵抗Ｒ２を小さくして急速放電させることにより、モー
ド切換時に直ちに消音するようにしているのである。こ
のような２段構えの（信号○ＦｃｈＴとエンベロープ急
速放電）処理によって、モード切換時に楽音発生態様が
切換えられる発音チャンネルの一時的な消音制御を確実
に行うことができるようになり、モード切換時におかし
な音が出るのを確実に防止する。

一方、第１９図において、モード切換パルスΔＡＢＣ＊
はキーオン立上りパルス発生回路５４のノア回路５９２
にも入力される。モード切換パルスΔＡＢＣＩの発生に
よりノア回路５９２の出力は“０”となり、アンド回路
５８１を動作不能にする。これにより、モード切換パル
スΔＡＢＣ傘が発生する約３１．５ｍｓの間、キーオン
立上りパルスＫＯ２の発生が禁止される。これは次のよ
うな不都合が生じないようにするためである。

例えば、上口域（下軸域に変更されることのない上口域
）で押鍵しているときにノーマルモードから自動ペース
コードモードに切換えたとする。

この押鍵中の上口減音が下軸域チャンネルに変更される
べきチャンネル（例えばチャンネル「３」）にそれまで
割当てられていたとすると、モード切換えによって発生
するオフチャンネルタイミング信号○ＦｃｈＴによって
それまでの割当てがクリアされる（キーオン信号ＫＯＩ
のクリアによって強制的に離鍵扱いとなる）。しかし実
際は上部域で鍵が押され続けているので、その押鍵音が
今度は上部域専用のチャンネルｒ４Ｊ　、ｒ６Ｊ　、ｒ
８Ｊ、ｒｌＯＪのいずれかに新たに割当てし直される。

この新たな割当てによって、実際は押鍵が持続していた
にもかかわらず、新たな割当てチャンネルでキーオン信
号ＫＯＩが“１″″に立上り、キーオン立上りパルス発
生回路５４（第１９図）からキーオン立上りパルスＫＯ
２が発生される。この場合、上部域の音色としてパーカ
ッシブ系の音色（例えばピアノ）が選択されているとす
ると、音色選択回路５８５から発生される信号Ｕ、ＰＥ
ＲＣにもとづいて上部域チャンネルのキーオン信号ＫＯ
２がアタック信号ＡＴとして選択される。従って、上記
の場合、上部域で鍵が押され続けているにもかかわらず
、モード切換前（ノーマルモードのとき）とモード切換
直後においてキーオン立上りパルスに○２に伴いアタッ
ク信号ＡＴが２度発生する。そのままにしておくと、鍵
が１度しか押されないのにパーカッシブ系エンベロープ
の音が２度発生されてしまう（別チャンネルで）という
不都合が生じる。そのため、モード切換パルスΔＡＢＣ
Ｓによってモード切換直後に発生されるキーオン立上り
パルスに○２（特に上部域チャンネルのキーオン立上り
パルスＫＯ２、何故なら上部域チャンネル等はモード切
換時に信号ＯＦ　ｃｈＴによりクリアされキーオン信号
ＫＯＩが発生せず、従ってパルスに○２も発生しない）
を禁止し、２度目のキーオン立上りパルスＫＯ２にもと
づいてアタック信号ＡＴが発生されることのないように
しているのである。

上記のような点も考慮して、モード切換パルスΔＡＢＣ
Ｓ　（あるいはΔＡＢＣ）の発生時間幅は、再割当て処
理に要する時間すなわちキー走査１サイクルに要する時
間４．５ｍｓとキーオン立上りパルスＫＯ２の時間幅９
ｍｓ乃至１３．５ｍｓとを合計した時間よりも長い時間
、例えば３１．５ｍｓに設定し、モード切換時に発生さ
れる偽のキーオン立上りパルスＫＯ２を確実に除去でき
るようにしている。

各楽音発生系列ｃｈ２〜ｃｈｌｌから発生された音源信
号はラインＭ２’〜Ｍ１Ｇ’、Ｃ４’。

Ａ４’、Ｐ８’を介して音色形成回路６１３に供給され
る。音色形成回路６１３では音色選択回路５８５（第１
９図）から与えられる音色選択信号ＴＣにもとづいて、
メロディ音源信号ラインＭ２′〜Ｍ１６′の音源信号に
対してはメロディ音色を、和音音源信号ラインＣ４’の
音源信号に対しては和音音色を、ベース音源信号ライン
Ｐ８’の音源信号に対してはベース音色を、夫々付与す
る。

従って、系列ｃｈ２〜ｃｈ９が上部域（メロディ）のた
めに利用されているとき（ノーマルモードのとき）は系
列ｃ　ｈ　２〜ｃｈ９の出力音源信号（Ｍ２′〜Ｍ１６
′の信号）にメロディ音色が付与されるが、伴奏音のた
めに利用されているとき（自動ペースコードモードのと
き）は該系列ｃｈ２〜ｃｈ９の出力音源信号（Ｃ４’、
　Ａ４　’、　Ｐ８　’）に所定の伴奏音色が付与され
る。

なお、上記実施例ではディジタル方式の電子楽器にこの
発明を適用しているが、アナログ方式の電子楽器にもこ
の発明を適用することができるのは勿論である。

〔発明の効果〕

以上説明したように、この発明によれば、同一の鍵盤部
内の押鍵状態が前述のａ）〜ｄ）のいずれかの状態であ
るかを検出若しくは判別することによりメジャ、マイナ
、セブンス、マイナセブンス等のような４つの和音種類
のいずれかを指示するようにしたので、和音指定（根音
及び和音種類指定）のために複数の鍵盤を必要としたり
、格別の和音種類指定専用スイッチ類を必要としたりす
ることなく、簡単な構成によって、メジャ、マイナ、セ
ブンス、マイナセブンス等のような４つの和音種類を容
易に指定することができる、という優れた効果を奏する
。和音の場合、２種類または３種類しか指定できない場
合と４種類の指定が可能である場合とでは、音楽性が全
く異な゛ってくる。

特に、前述した従来技術のようにメジャとマイナの２種
類しか指定できない場合は実用性に乏しいと言わざるを
得ないが、これに比べて本発明では４種類の和音種類指
定が可能であるため、音楽性及び実用性において格段に
優れている。従って、この発明によれば、従来にない音
楽性豊かな和音進行で自動伴奏を行うことができるよう
になる、という効果も期待できる。また、和音進行の複
雑な曲でも、この発明の和音指定装置を用いれば容易に
和音演奏を行うことができる。

【図面の簡単な説明】

第１図はこの発明に係る和音指定装置が適用される電子
楽器の一実施例を示す全体構成ブロック図、 第２図は第１図における発音割当て回路内のタイミング
信号発生回路の詳細例を示す回路図、第３図は第２図の
回路における制御用信号類の発生例を示すタイミングチ
ャート。 第４図は第１＠におけるモード選択回路の詳細例を示す
回路図。 第５図は第４図の動作例を示すタイミングチャート。 第６図は第２図の回路から発生されるチャンネルタイミ
ング信号の発生例を示すタイミングチャート、 第７図は第１図におけるキー走査回路の詳細例を示す回
路図。 第８図は第７図の回路から発生されるタイミング信号類
の一例及びこれらのタイミング信号類によって時間制御
されて１走査サイクル内で実行される各種処理の時間関
係を示すタイミングチャート。 第９図は第１図におけるキー情報変換部の詳細例を示す
回路図。 第１０図は第１図における発音割当て制御部及びウィン
ドウ回路の詳細例を示す回路図、第１１図は第１＠にお
けるトランケート回路の詳細例を示す回路図、 第１２図は第１図における和音検出制御回路の詳細例を
示す回路図。 第１３図は第１図における不鍵域ニューキーオン検出回
路の詳細例を示す回路図。 第１４図は第１図における不鍵域キーオンメモリの詳細
例を示す回路図。 第１５図は第１図における自動ベースコード処理回路の
詳細例を示す回路図。 第１６図は第１５図の回路動作例、特に根音シフトレジ
スタを中心とする動作例を示すタイミングチャート。 第１７図は第１２図の回路におけるシングルフィンガー
モードのときの処理動作例を示すタイミングチャート、 第１８図は第１２図における和音種類指示手段の詳細例
を示す回路図。 第１９図は第１図における楽音制御回路の詳細例を示す
回路図。 第２０図は第１図における楽音発生回路の一例を示すブ
ロック図、 第２１図は第１９図の回路におけるモード切換パルス等
の再発生例及びキーオン立上りパルスの発生例を示すタ
イミングチャート、 第２２図（ａ）、（ｂ）は第２０図におけるエンベロー
プ発生回路の詳細例を夫々示す回路図、である。 １０・・・キースイッチマトリクス、１１・・・キー走
査回路、１３・・・モード選択回路、１８・・・発音割
当て回路、１９・・・発音割当て制御部、３０・・・和
音検出制御回路、３２・・・シングルフィンガーモード
用（Ｓ　Ｆ）根音検出優先回路、３３・・・シングルフ
ィンガーモード用（Ｓ　Ｆ）和音種類検出部、３５・・
・不鍵域キーデータレジスタ、３６・・・マイナ和音（
ｍｉｎ）メモリ、３７−・・セブンス和音（７ｔ　ｈ）
メモリ、４３・・・シングルフィンガーモード用（ＳＦ
）和音キーデータ形成回路、６２６・・・和音種類指示
手段、６２８・・・カウンタ、６２９・・・デコーダ。

Claims (1)

1. 【特許請求の範囲】 鍵盤部と、 前記鍵盤部で押圧されている鍵のうち所定の優先順位に
   従って単一の鍵を根音指定鍵として検出する根音検出手
   段と、 前記鍵盤部における押鍵数を計数し、この計数内容に基
   づき、 ａ）前記根音指定鍵以外の押圧鍵が存在していない、 ｂ）前記根音指定鍵以外に１つの鍵が押圧されている、 ｃ）前記根音指定鍵以外に２つの鍵が押圧されている、 ｄ）前記根音指定鍵以外に３つの鍵が押圧されている、 の少なくとも４種類の押鍵数状態のいずれであるかを判
   別し、この判別結果に基づきメジャ、マイナ、セブンス
   、マイナセブンス等のような少なくとも４つの和音種類
   のうちの１つを指示する出力を生ずる和音種類指示手段
   と、 前記根音検出手段で検出された根音名と前記和音種類指
   示手段で指示された和音種類とによって定まる和音に関
   連する楽音信号を形成する楽音形成手段と を具える電子楽器の和音指定装置。