JPS6239439B2 - - Google Patents
Info
- Publication number
- JPS6239439B2 JPS6239439B2 JP54007391A JP739179A JPS6239439B2 JP S6239439 B2 JPS6239439 B2 JP S6239439B2 JP 54007391 A JP54007391 A JP 54007391A JP 739179 A JP739179 A JP 739179A JP S6239439 B2 JPS6239439 B2 JP S6239439B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- memory
- chord
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
- G10H7/06—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories in which amplitudes are read at a fixed rate, the read-out address varying stepwise by a given value, e.g. according to pitch
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/36—Accompaniment arrangements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/12—Side; rhythm and percussion devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/22—Chord organs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
この発明は電子楽器の自動伴奏装置に関し、特
にコード音およびベース音の自動伴奏におけるメ
モリ機能の改良に関する。 従来、電子楽器の自動伴奏装置において、離鍵
後においても離鍵前に押下されていた鍵の音に基
づいて自動伴奏を繰り返えすメモリ機能を付加す
ることは知られている。この従来の電子楽器の自
動伴奏装置のメモリ機能は、メモリ機能を選択し
た状態で押下鍵を離鍵すると離鍵前に押下されて
いた鍵の音に基づきコード音とベース音の両者が
自動演奏される。例えば自動伴奏機能（自動ベー
スコード演奏機能）の態様としてフインガコード
機能を選択し、更に上述のメモリ機能を選択し
て、フインガコード自動ベースコード演奏用鍵盤
（例えば下鍵盤）で押下していた複数の鍵を離鍵
すると、離鍵後においてもこのフインガコード自
動ベースコード演奏用鍵盤で離鍵前に押下されて
いた全ての鍵の音が所定のリズムパターンにした
がつたタイミングでコード音として自動演奏さ
れ、またこれとフインガコード自動ベースコード
演奏用鍵盤で離鍵前に押下されていた鍵に基づき
検出された根音、コード種類および所定のベース
パターンにしたがつて形成されたベース音が自動
演奏される。 また自動伴奏機能の態様としてシングルフイン
ガ機能を選択し、更にメモリ機能を選択して、シ
ングルフインガ自動ベースコード演奏用鍵盤（例
えば下鍵盤）で押下されていた鍵を離鍵すると、
離鍵後においてもこのシングルフインガ自動ベー
スコード演奏用鍵盤で押下されていた１つの鍵の
音を根音とし、適宜手段（例えばペダル鍵盤にお
ける白鍵または黒鍵の押鍵操作）によつて指定さ
れたコード種類に応じて形成されたコード音が所
定のリズムパターンにしたがつて自動演奏され、
またこれと前記根音、コード種類および所定のベ
ースパターンにしたがつて形成されたベース音が
自動演奏される。 また自動伴奏機能の態様としてカスタム機能を
選択し、更にメモリ機能を選択して、カスタム自
動ベースコード演奏用鍵盤（下鍵盤およびペダル
鍵盤）で押下されていた鍵を離鍵すると、離鍵後
においても離鍵前に下鍵盤で押下されていた全て
の鍵の音がリズムパターンにしたがつてコード音
として自動演奏され、またこれと並行して離鍵前
にペダル鍵盤で押下された１つの鍵の音を根音と
し、前記離鍵前に下鍵盤で押下されていた鍵の音
に基づき検出されたコード種類およびベースパタ
ーンにしたがつて形成されたベース音が自動演奏
される。 しかし上記従来の電子楽器の自動伴奏装置は、
メモリ機能を選択して自動演奏する場合、コード
音もベース音も同時に並行して自動演奏されてし
まうため演奏に不慣れな初心者にとつては便利で
あるが、中級および上級者にとつては演奏の自由
度が制約され好しくない。例えばベース音はメモ
リ機能を用いて自動演奏し、コード音はマニユア
ルで演奏したい場合またはその逆のコード音はメ
モリ機能を用いて自動演奏し、ベース音はマニユ
アルで演奏したい場合が演奏態様によつては生じ
ることがあるが、このようにベース音またはコー
ド音を選択的にメモリ機能による自動演奏にする
ことができない。 この発明の目的はベース音またはコード音に対
し別々に独立してメモリ機能による自動演奏がで
きるようにした電子楽器の自動伴奏装置を提供す
ることにある。 この発明の電子楽器の自動伴奏装置はその一実
施例としてキーアサイナ方式（発音割当て方式）
を用いた電子楽器に適用される。キーアサイナ方
式を用いた電子楽器の概略をこの発明との関係の
もとに概略ブロツク図で示すと第１図のようにな
る。第１図において、キーアサイナ部２はキーコ
ーダ１００とチヤンネルプロセツサ２００から構
成される。キーコーダ１００は離鍵部１で押下さ
れている鍵を検出し、この押下鍵のノートおよび
オクターブを示す鍵情報を発生するとともにこの
鍵情報の発生と同期して押下鍵が上鍵盤音、下鍵
盤音またはペダル鍵盤音であることを示す上鍵盤
信号、下鍵盤信号またはペダル鍵盤信号を発生す
る。またフアンクシヨンスイツチ部５で自動ベー
スコード演奏機能（シングルフインガ機能
（SF）、フインガコード機能（FC）、カスタム機
能（CA）が選択されているときには鍵盤での押
下鍵に基づき自動ベースコード演奏用のコード音
およびベース音に対応する鍵情報を形成発生する
とともにこの鍵情報の発生と同期してコード音信
号（下鍵盤信号）ベース音信号（ペダル鍵盤信
号）を発生する。キーコーダ１００における自動
ベースコード演奏用のコード音およびベース音に
対応する鍵情報の形成発生の方法は選択された自
動ベースコード演奏機能の態様（シングルフイン
ガ機能SF、フインガコード機能FC、カスタム機
能CAによつて異なる。 例えばシングルフインガ機能SFが選択されて
いるときには、下鍵盤で押下された単一の鍵の音
を根音メモリ１０１に記憶させ、またペダル鍵盤
等を用いて指定されたコード種類をコード種類メ
モリ１０２に記憶させ、根音メモリ１０１に記憶
された根音とコード種類メモリ１０２に記憶され
たコード種類に応じてコード音に対応する複数の
鍵情報を形成し、根音メモリ１０１に記憶された
根音およびコード種類メモリ１０２に記憶された
コード種類およびフアンクシヨンスイツチ部５で
選択されたリズムR1〜Ｒoに対応してパターンジ
エネレータ４から発生されるベースパターンに応
じてベース音に対応する鍵情報を形成する。 またフインガコード機能FCが選択されている
ときには、下鍵盤で押下された複数の鍵の音を示
す鍵情報をそのままコード音に対応する鍵情報と
して送出し、また下鍵盤で押下された複数の鍵の
音からその複数の鍵の音の形成するコード種類お
よびその根音を検出し、これらをそれぞれコード
種類メモリ１０２、根音メモリ１０１に記憶さ
せ、この根音メモリ１０１に記憶された根音およ
びコード種類メモリ１０２に記憶されたコード種
類およびパターンジエネレータ４から発生される
ベースパターンに応じてベース音に対応する鍵情
報を形成する。 またカスタム機能CAが選択されているときに
は、下鍵盤で押下された複数の鍵の音を示す鍵情
報をそのままコード音に対応する鍵情報として送
出し、またペダル鍵盤で押下された単一の鍵の音
を根音メモリ１０１に記憶させ、下鍵盤で押下さ
れた複数の鍵の音からその複数の鍵の音が形成す
るコード種類を検出してこれをコード種類メモリ
１０２に記憶させ、この根音メモリ１０１に記憶
された根音およびコード種類メモリ１０２に記憶
されたコード種類およびパターンジエネレータ４
から発生されるベースパターンに応じてベース音
に対応する鍵情報を形成する。 チヤンネルプロセツサ２００は複数の発音チヤ
ンネル（例えば１８）に対応する複数の記憶位置
を有するキーコードメモリ２０１およびキーオン
メモリ２０２を具えており、キーコーダ１００か
ら発生される押下鍵を示す鍵情報または押下鍵に
基づき形成された自動ベースコード演奏用のコー
ドおよびベース音に対応する鍵情報を上記キーコ
ードメモリ２０１の複数の記憶位置のいづれかに
割当て記憶させるとともにこの鍵情報メモリ２０
１への鍵情報の割当て記憶に伴ない該鍵情報がキ
ーコーダ１００から発生されていることを示す
（該鍵情報に関する鍵が現在押下中であることを
示す）キーオン信号をキーオンメモリ２０２の当
該鍵情報の割当てチヤンネルに対応する記憶位置
に記憶させ、発音チヤンネルへの発音割当てを行
う。ただしこの発音割当ては上鍵盤信号、下鍵盤
信号またはペダル鍵盤信号がキーコーダ１００か
ら発生されていることを条件に実行され、上鍵盤
信号、下鍵盤信号またはペダル鍵盤信号がキーコ
ーダ１００から発生されていないときは禁止され
る。 楽音発生回路部３はチヤンネルプロセツサ２０
０の各発音チヤンネルに対応する複数の楽音発生
回路を具えており、各楽音発生回路において対応
する発音チヤンネルに割当てられた鍵情報の示す
楽音信号を形成する。この楽音信号はチヤンネル
プロセツサ２００のキーオンメモリ２０２に記憶
されたキーオン信号に基づき発音制御される。例
えば自動ベースコード機能が選択されている場合
において、ベース音を示す楽音信号はキーオンメ
モリ２０２からのキーオン信号によつてエンベロ
ープ制御されることによりベース音が形成され、
コード音を示す楽音信号はパターンジエネレータ
４から発生され、キーオンメモリ２０２からキー
オン信号（下鍵盤キーオン信号）が生じていると
いう条件でチヤンネルプロセツサ２００から送出
されるコード音発音タイミング信号によつてエン
ベロープ制御されることによりコード音が形成さ
れる。なおコード音発音タイミング信号はこの明
細書では詳述しないが、例えば特願昭146168号、
発明の名称電子楽器の自動コード演奏装置の明細
書中に記載されたコード音発音タイミング信号と
同様のものである。 以上がキーアサイナ方式を用いた電子楽器の概
略説明であるが、この発明の電子楽器の自動伴奏
装置においてはコード音またはベース音に対し選
択的にメモリ機能による自動演奏ができるように
なつている。次にこのコード音メモリ機能
（MC）およびベース音メモリ機能MPに関して説
明する。 コード音メモリ機能MCおよびベース音メモリ
機能MPはフアクシヨンスイツチ部５のコード音
メモリ機能選択スイツチ５ａおよびベース音メモ
リ機能選択スイツチ５ｂをオンすることによつて
選択される。以下コード音メモリ機能MCおよび
ベース音メモリ機能MPが選択された場合のキー
アサイナ部２の動作を自動ベースコード演奏機能
としてシングルフインガ機能SF、フインガコー
ド機能FC、カスタム機能CAが選択された場合に
関して説明する。 １ シングルフインガ機能SF、コード音メモリ
機能MCが選択された場合、 コードメモリ機能MCが選択されていると、キ
ーコーダ１００では離鍵後も根音メモリ１０１、
コード種類メモリ１０２に記憶された内容に基づ
いて自動ベースコード演奏用のコード音に対応す
る鍵情報およびベース音に対応する鍵情報が形成
される。しかし、コード音に対応する鍵情報に同
期してコード音信号は発生されるがベース音信号
の発生は停止される。したがつてチヤンネルプロ
セツサ２００ではコード音に対応する鍵情報のみ
が発音割当てされ、コード音のみが自動演奏され
る。ベース音は自動演奏されない。 ２ シングルフインガ機能SF、ベース音メモリ
機能MPが選択された場合、 ベースメモリ機能MPが選択されている場合は
コード音メモリ機能MCが選択されたときと同様
にキーコーダ１００では離鍵後も根音メモリ１０
１、コード種類メモリ１０２に記憶された内容に
基づいて自動ベースコード演奏用のコード音に対
応する鍵情報およびコード音を示す鍵情報が形成
される。しかしコード音を示す鍵情報に同期して
コード音信号は発生されるがコード音信号の発生
は停止される。したがつてチヤンネルプロセツサ
２００ではコード音に対応する鍵情報のみが発音
割当てされ、ベース音のみが自動演奏される。コ
ード音は自動演奏されない。 ３ フインガコード機能FC、コード音メモリ機
能（MC）が選択された場合、 キーコーダ１００では離鍵後も離鍵前に根音メ
モリ１０１、コード種類メモリ１０２に記憶され
た内容に基づいてベース音に対応する鍵情報が形
成されるがベース音に対応する鍵情報の発生と同
期して発生されるベース音信号は停止されるので
ベース音に対応する鍵情報のチヤンネルプロセツ
サでの発音割当ては行なわれない。したがつてベ
ース音は自動演奏されない。しかしチヤンネルプ
ロセツサ２００のキーオンメモリ２０２に離鍵前
に記憶された下鍵盤の鍵に関するキーオン信号は
クリアされないので、離鍵前に下鍵盤で押下され
ていた鍵に関する鍵情報は離鍵されなかつたと同
様に処理される。したがつて鍵情報メモリ２０１
に記憶された鍵情報に基づいてコード音が自動演
奏される。 ４ フインガコード機能FC、ベース音メモリ機
能MCが選択された場合、 キーコーダ１００は離鍵後も離鍵前に根音メモ
リ１０１、コード種類メモリ１０２に記憶された
内容に基づいてベース音に対応する鍵情報を形成
する。そしてこの鍵情報に同期してベース音信号
がチヤンネルプロセツサ２００に送出されベース
音が自動演奏される。しかしチヤンネルプロセツ
サ２００のキーオンメモリ２０２に離鍵前に記憶
された下鍵盤の鍵に関するキーオン信号は下鍵盤
での離鍵に伴いクリアされるのでコード音は自動
演奏されない。 ５ カスタム機能CA、コード音メモリ機能MC
が選択された場合、 キーコーダ１００の根音メモリ１０１の読み出
しは離鍵によりインヒビツトされ、キーコーダ１
００からはベース音に対応する鍵情報は発生され
ない。しかしチヤンネルプロセツサ２００のキー
オンメモリ２０４に離鍵前に記憶された下鍵盤の
鍵に関するキーオン信号はクリアされないので離
鍵前に鍵情報メモリ２０１に記憶された鍵情報に
基づきコード音が自動演奏される。この場合、ベ
ース音は自動演奏されないが、ただしこのときペ
ダル鍵盤で鍵を押下するとこの鍵の音を根音とし
て展開されたベース音を自動演奏することができ
る。 ６ カスタム機能CA、ベース音メモリ機能MPが
選択された場合、 キーコーダ１００は離鍵後も離鍵前に根音メモ
リ１０１、コード種類メモリ１０２に記憶された
内容に基づいてベース音に対応する鍵情報および
ベース音信号を形成しこれをチヤンネルプロセツ
サ２００に送出する。チヤンネルプロセツサ２０
０はこのベース音に対応する鍵情報を所定の発音
チヤンネルに割当て、これによりベース音が自動
演奏される。ただし、離鍵によりチヤンネルプロ
セツサ２００のキーオンメモリ２０２に記憶され
た下鍵盤の鍵に関するキーオン信号はクリアされ
るのでこれによりコード音は自動演奏されない。 次にこの発明に係わる電子楽器の自動伴奏装置
の一実施例を第２図に示したブロツク図および以
下の図面に示す詳細回路図を参照して詳細に説明
する。 (1) 以下の図面における回路素子の図示方法 この出願の明細書に添付した図面で採用した回
路素子のうち特殊なものを第３図に示す。第３図
ａは多入力型のアンド回路、第３図ｂは多入力型
のオア回路を示し、この図示方法においては複数
の信号線をこの回路の入力線に交叉させ、同回路
の入力信号となる信号線はその信号線と入力線と
の交点を丸印で囲むようにしている。例えば第３
図ａの論理式はＱ＝Ａ・Ｂ・Ｄとなり、第３図ｂ
の論理式はＱ＝Ａ＋Ｂ＋Ｃとなる。第３図ｃはデ
イフレイフリツプフロツプを示し、第３図ｄはシ
フトレジスタを示す。第３図ｄのシフトレジスタ
において、ブロツク中に表記された分数の分子は
そのシフトレジスタのステージ数を表わし、分母
は１ステージのビツト数を表わす。また第３図
ｃ、第３図ｄに示したデイレイフリツプフロツ
プ、シフトレジスタにおいて、、クロツクパルス
φ１の表示にあるものは全て周期１μｓのクロツ
クパルス（詳しくは２相のクロツクパルス）によ
つて駆動され、特にクロツクパルスφ１の表示が
ないものは全て周期54μｓのクロツクパルスで駆
動されるものとする。 (2) 押下鍵の検出 第２図において、鍵盤部１で押下された鍵はキ
ーコーダ１００のブロツク検出回路１１、ノート
検出回路１３によつて検出される。鍵盤部１は第
１オクターブのＣ音C1から第６オクターブのＣ
音C6まで対応する61鍵をそれぞれ有する上鍵
盤、下鍵盤および第０オクターブのＣ音C0から
第２オクターブのＣ音C2までに対応する25鍵を
有するペダル鍵盤を具えており、上鍵盤、下鍵
盤、ペダル鍵盤の各鍵に対応するキースイツチ
は、オクターブ毎に区分されたブロツクU1〜
U2、L1〜L5、Ｐ、P2に対応するブロツク配線b1
〜b12を行配線とし、各ノートＣL、Ｃ#〜Ｃ（ノ
ートＣLはＣ音を最低音を示す）に対応するノー
ト配線n1〜n13を列配線とするマトリツクス回路
網に接続される。 第４図はこの各キースイツチの接続の状態を示
したものである。第４図において各欄に表記され
た記号Pc0〜Pc2、Lc1〜Lc6、Uc1〜Uc6は各キー
スイツチに対応しており、各欄は第５図に示すよ
うに各キースイツチKSWおよびダイオードＤの
直列回路をブロツク配線bi（ｉ＝１〜12）および
ノート配線nj（ｊ＝１〜13）に接続した回路から
構成されている。例えば記号LDLD#/3は下鍵盤
の第３オクターブのＤ#音に対応する鍵のキース
イツチに対応しており、このキースイツチは固定
接点側がブロツク配線b5に接続され、可動接点側
がダイオードＤを介してノート配線n4に接続され
ている。 キーコーダ１００のブロツク検出回路１１およ
びノート検出回路１３はステートコントロール回
路１２によつて制御され、上記ブロツク配線b1〜
b12、ノート配線n1〜n13の配線容量を利用して動
作キースイツチの検出を行う。このブロツク検出
回路１１、ノート検出回路１３およびステートコ
ントロール回路１２の詳細回路例を示すと第６図
のようになる。 第６図において、ブロツク検出回路１１の端子
Tb1〜Tb12には上記ブロツク配線b1〜b12が接続さ
れ、ノート検出回路１３の端子Tn1〜Tn13にはノ
ート配線n1〜n13が接続される。 ステートコントロール回路１２はブロツク検出
回路１１およびノート検出回路１３を制御するた
めの４つのステートS0〜S3を形成し、各ステート
S0，S1，S2，S3を示す信号S0，S1，S2，S3および
ステートS1またはS2を示す信号S1＋３を出力す
る。ステートコントロール回路１２によつて形成
されるステートS0〜S3はステートコントロール回
路１２のデイレイフリツプフロツプDF１，DF２
の出力F1，F2によつて決定される。デイレイフ
リツプフロツプDF1，DF2の出力F1，F2とステー
トS0〜S3との関係を表に示すと第１表のようにな
る。
にコード音およびベース音の自動伴奏におけるメ
モリ機能の改良に関する。 従来、電子楽器の自動伴奏装置において、離鍵
後においても離鍵前に押下されていた鍵の音に基
づいて自動伴奏を繰り返えすメモリ機能を付加す
ることは知られている。この従来の電子楽器の自
動伴奏装置のメモリ機能は、メモリ機能を選択し
た状態で押下鍵を離鍵すると離鍵前に押下されて
いた鍵の音に基づきコード音とベース音の両者が
自動演奏される。例えば自動伴奏機能（自動ベー
スコード演奏機能）の態様としてフインガコード
機能を選択し、更に上述のメモリ機能を選択し
て、フインガコード自動ベースコード演奏用鍵盤
（例えば下鍵盤）で押下していた複数の鍵を離鍵
すると、離鍵後においてもこのフインガコード自
動ベースコード演奏用鍵盤で離鍵前に押下されて
いた全ての鍵の音が所定のリズムパターンにした
がつたタイミングでコード音として自動演奏さ
れ、またこれとフインガコード自動ベースコード
演奏用鍵盤で離鍵前に押下されていた鍵に基づき
検出された根音、コード種類および所定のベース
パターンにしたがつて形成されたベース音が自動
演奏される。 また自動伴奏機能の態様としてシングルフイン
ガ機能を選択し、更にメモリ機能を選択して、シ
ングルフインガ自動ベースコード演奏用鍵盤（例
えば下鍵盤）で押下されていた鍵を離鍵すると、
離鍵後においてもこのシングルフインガ自動ベー
スコード演奏用鍵盤で押下されていた１つの鍵の
音を根音とし、適宜手段（例えばペダル鍵盤にお
ける白鍵または黒鍵の押鍵操作）によつて指定さ
れたコード種類に応じて形成されたコード音が所
定のリズムパターンにしたがつて自動演奏され、
またこれと前記根音、コード種類および所定のベ
ースパターンにしたがつて形成されたベース音が
自動演奏される。 また自動伴奏機能の態様としてカスタム機能を
選択し、更にメモリ機能を選択して、カスタム自
動ベースコード演奏用鍵盤（下鍵盤およびペダル
鍵盤）で押下されていた鍵を離鍵すると、離鍵後
においても離鍵前に下鍵盤で押下されていた全て
の鍵の音がリズムパターンにしたがつてコード音
として自動演奏され、またこれと並行して離鍵前
にペダル鍵盤で押下された１つの鍵の音を根音と
し、前記離鍵前に下鍵盤で押下されていた鍵の音
に基づき検出されたコード種類およびベースパタ
ーンにしたがつて形成されたベース音が自動演奏
される。 しかし上記従来の電子楽器の自動伴奏装置は、
メモリ機能を選択して自動演奏する場合、コード
音もベース音も同時に並行して自動演奏されてし
まうため演奏に不慣れな初心者にとつては便利で
あるが、中級および上級者にとつては演奏の自由
度が制約され好しくない。例えばベース音はメモ
リ機能を用いて自動演奏し、コード音はマニユア
ルで演奏したい場合またはその逆のコード音はメ
モリ機能を用いて自動演奏し、ベース音はマニユ
アルで演奏したい場合が演奏態様によつては生じ
ることがあるが、このようにベース音またはコー
ド音を選択的にメモリ機能による自動演奏にする
ことができない。 この発明の目的はベース音またはコード音に対
し別々に独立してメモリ機能による自動演奏がで
きるようにした電子楽器の自動伴奏装置を提供す
ることにある。 この発明の電子楽器の自動伴奏装置はその一実
施例としてキーアサイナ方式（発音割当て方式）
を用いた電子楽器に適用される。キーアサイナ方
式を用いた電子楽器の概略をこの発明との関係の
もとに概略ブロツク図で示すと第１図のようにな
る。第１図において、キーアサイナ部２はキーコ
ーダ１００とチヤンネルプロセツサ２００から構
成される。キーコーダ１００は離鍵部１で押下さ
れている鍵を検出し、この押下鍵のノートおよび
オクターブを示す鍵情報を発生するとともにこの
鍵情報の発生と同期して押下鍵が上鍵盤音、下鍵
盤音またはペダル鍵盤音であることを示す上鍵盤
信号、下鍵盤信号またはペダル鍵盤信号を発生す
る。またフアンクシヨンスイツチ部５で自動ベー
スコード演奏機能（シングルフインガ機能
（SF）、フインガコード機能（FC）、カスタム機
能（CA）が選択されているときには鍵盤での押
下鍵に基づき自動ベースコード演奏用のコード音
およびベース音に対応する鍵情報を形成発生する
とともにこの鍵情報の発生と同期してコード音信
号（下鍵盤信号）ベース音信号（ペダル鍵盤信
号）を発生する。キーコーダ１００における自動
ベースコード演奏用のコード音およびベース音に
対応する鍵情報の形成発生の方法は選択された自
動ベースコード演奏機能の態様（シングルフイン
ガ機能SF、フインガコード機能FC、カスタム機
能CAによつて異なる。 例えばシングルフインガ機能SFが選択されて
いるときには、下鍵盤で押下された単一の鍵の音
を根音メモリ１０１に記憶させ、またペダル鍵盤
等を用いて指定されたコード種類をコード種類メ
モリ１０２に記憶させ、根音メモリ１０１に記憶
された根音とコード種類メモリ１０２に記憶され
たコード種類に応じてコード音に対応する複数の
鍵情報を形成し、根音メモリ１０１に記憶された
根音およびコード種類メモリ１０２に記憶された
コード種類およびフアンクシヨンスイツチ部５で
選択されたリズムR1〜Ｒoに対応してパターンジ
エネレータ４から発生されるベースパターンに応
じてベース音に対応する鍵情報を形成する。 またフインガコード機能FCが選択されている
ときには、下鍵盤で押下された複数の鍵の音を示
す鍵情報をそのままコード音に対応する鍵情報と
して送出し、また下鍵盤で押下された複数の鍵の
音からその複数の鍵の音の形成するコード種類お
よびその根音を検出し、これらをそれぞれコード
種類メモリ１０２、根音メモリ１０１に記憶さ
せ、この根音メモリ１０１に記憶された根音およ
びコード種類メモリ１０２に記憶されたコード種
類およびパターンジエネレータ４から発生される
ベースパターンに応じてベース音に対応する鍵情
報を形成する。 またカスタム機能CAが選択されているときに
は、下鍵盤で押下された複数の鍵の音を示す鍵情
報をそのままコード音に対応する鍵情報として送
出し、またペダル鍵盤で押下された単一の鍵の音
を根音メモリ１０１に記憶させ、下鍵盤で押下さ
れた複数の鍵の音からその複数の鍵の音が形成す
るコード種類を検出してこれをコード種類メモリ
１０２に記憶させ、この根音メモリ１０１に記憶
された根音およびコード種類メモリ１０２に記憶
されたコード種類およびパターンジエネレータ４
から発生されるベースパターンに応じてベース音
に対応する鍵情報を形成する。 チヤンネルプロセツサ２００は複数の発音チヤ
ンネル（例えば１８）に対応する複数の記憶位置
を有するキーコードメモリ２０１およびキーオン
メモリ２０２を具えており、キーコーダ１００か
ら発生される押下鍵を示す鍵情報または押下鍵に
基づき形成された自動ベースコード演奏用のコー
ドおよびベース音に対応する鍵情報を上記キーコ
ードメモリ２０１の複数の記憶位置のいづれかに
割当て記憶させるとともにこの鍵情報メモリ２０
１への鍵情報の割当て記憶に伴ない該鍵情報がキ
ーコーダ１００から発生されていることを示す
（該鍵情報に関する鍵が現在押下中であることを
示す）キーオン信号をキーオンメモリ２０２の当
該鍵情報の割当てチヤンネルに対応する記憶位置
に記憶させ、発音チヤンネルへの発音割当てを行
う。ただしこの発音割当ては上鍵盤信号、下鍵盤
信号またはペダル鍵盤信号がキーコーダ１００か
ら発生されていることを条件に実行され、上鍵盤
信号、下鍵盤信号またはペダル鍵盤信号がキーコ
ーダ１００から発生されていないときは禁止され
る。 楽音発生回路部３はチヤンネルプロセツサ２０
０の各発音チヤンネルに対応する複数の楽音発生
回路を具えており、各楽音発生回路において対応
する発音チヤンネルに割当てられた鍵情報の示す
楽音信号を形成する。この楽音信号はチヤンネル
プロセツサ２００のキーオンメモリ２０２に記憶
されたキーオン信号に基づき発音制御される。例
えば自動ベースコード機能が選択されている場合
において、ベース音を示す楽音信号はキーオンメ
モリ２０２からのキーオン信号によつてエンベロ
ープ制御されることによりベース音が形成され、
コード音を示す楽音信号はパターンジエネレータ
４から発生され、キーオンメモリ２０２からキー
オン信号（下鍵盤キーオン信号）が生じていると
いう条件でチヤンネルプロセツサ２００から送出
されるコード音発音タイミング信号によつてエン
ベロープ制御されることによりコード音が形成さ
れる。なおコード音発音タイミング信号はこの明
細書では詳述しないが、例えば特願昭146168号、
発明の名称電子楽器の自動コード演奏装置の明細
書中に記載されたコード音発音タイミング信号と
同様のものである。 以上がキーアサイナ方式を用いた電子楽器の概
略説明であるが、この発明の電子楽器の自動伴奏
装置においてはコード音またはベース音に対し選
択的にメモリ機能による自動演奏ができるように
なつている。次にこのコード音メモリ機能
（MC）およびベース音メモリ機能MPに関して説
明する。 コード音メモリ機能MCおよびベース音メモリ
機能MPはフアクシヨンスイツチ部５のコード音
メモリ機能選択スイツチ５ａおよびベース音メモ
リ機能選択スイツチ５ｂをオンすることによつて
選択される。以下コード音メモリ機能MCおよび
ベース音メモリ機能MPが選択された場合のキー
アサイナ部２の動作を自動ベースコード演奏機能
としてシングルフインガ機能SF、フインガコー
ド機能FC、カスタム機能CAが選択された場合に
関して説明する。 １ シングルフインガ機能SF、コード音メモリ
機能MCが選択された場合、 コードメモリ機能MCが選択されていると、キ
ーコーダ１００では離鍵後も根音メモリ１０１、
コード種類メモリ１０２に記憶された内容に基づ
いて自動ベースコード演奏用のコード音に対応す
る鍵情報およびベース音に対応する鍵情報が形成
される。しかし、コード音に対応する鍵情報に同
期してコード音信号は発生されるがベース音信号
の発生は停止される。したがつてチヤンネルプロ
セツサ２００ではコード音に対応する鍵情報のみ
が発音割当てされ、コード音のみが自動演奏され
る。ベース音は自動演奏されない。 ２ シングルフインガ機能SF、ベース音メモリ
機能MPが選択された場合、 ベースメモリ機能MPが選択されている場合は
コード音メモリ機能MCが選択されたときと同様
にキーコーダ１００では離鍵後も根音メモリ１０
１、コード種類メモリ１０２に記憶された内容に
基づいて自動ベースコード演奏用のコード音に対
応する鍵情報およびコード音を示す鍵情報が形成
される。しかしコード音を示す鍵情報に同期して
コード音信号は発生されるがコード音信号の発生
は停止される。したがつてチヤンネルプロセツサ
２００ではコード音に対応する鍵情報のみが発音
割当てされ、ベース音のみが自動演奏される。コ
ード音は自動演奏されない。 ３ フインガコード機能FC、コード音メモリ機
能（MC）が選択された場合、 キーコーダ１００では離鍵後も離鍵前に根音メ
モリ１０１、コード種類メモリ１０２に記憶され
た内容に基づいてベース音に対応する鍵情報が形
成されるがベース音に対応する鍵情報の発生と同
期して発生されるベース音信号は停止されるので
ベース音に対応する鍵情報のチヤンネルプロセツ
サでの発音割当ては行なわれない。したがつてベ
ース音は自動演奏されない。しかしチヤンネルプ
ロセツサ２００のキーオンメモリ２０２に離鍵前
に記憶された下鍵盤の鍵に関するキーオン信号は
クリアされないので、離鍵前に下鍵盤で押下され
ていた鍵に関する鍵情報は離鍵されなかつたと同
様に処理される。したがつて鍵情報メモリ２０１
に記憶された鍵情報に基づいてコード音が自動演
奏される。 ４ フインガコード機能FC、ベース音メモリ機
能MCが選択された場合、 キーコーダ１００は離鍵後も離鍵前に根音メモ
リ１０１、コード種類メモリ１０２に記憶された
内容に基づいてベース音に対応する鍵情報を形成
する。そしてこの鍵情報に同期してベース音信号
がチヤンネルプロセツサ２００に送出されベース
音が自動演奏される。しかしチヤンネルプロセツ
サ２００のキーオンメモリ２０２に離鍵前に記憶
された下鍵盤の鍵に関するキーオン信号は下鍵盤
での離鍵に伴いクリアされるのでコード音は自動
演奏されない。 ５ カスタム機能CA、コード音メモリ機能MC
が選択された場合、 キーコーダ１００の根音メモリ１０１の読み出
しは離鍵によりインヒビツトされ、キーコーダ１
００からはベース音に対応する鍵情報は発生され
ない。しかしチヤンネルプロセツサ２００のキー
オンメモリ２０４に離鍵前に記憶された下鍵盤の
鍵に関するキーオン信号はクリアされないので離
鍵前に鍵情報メモリ２０１に記憶された鍵情報に
基づきコード音が自動演奏される。この場合、ベ
ース音は自動演奏されないが、ただしこのときペ
ダル鍵盤で鍵を押下するとこの鍵の音を根音とし
て展開されたベース音を自動演奏することができ
る。 ６ カスタム機能CA、ベース音メモリ機能MPが
選択された場合、 キーコーダ１００は離鍵後も離鍵前に根音メモ
リ１０１、コード種類メモリ１０２に記憶された
内容に基づいてベース音に対応する鍵情報および
ベース音信号を形成しこれをチヤンネルプロセツ
サ２００に送出する。チヤンネルプロセツサ２０
０はこのベース音に対応する鍵情報を所定の発音
チヤンネルに割当て、これによりベース音が自動
演奏される。ただし、離鍵によりチヤンネルプロ
セツサ２００のキーオンメモリ２０２に記憶され
た下鍵盤の鍵に関するキーオン信号はクリアされ
るのでこれによりコード音は自動演奏されない。 次にこの発明に係わる電子楽器の自動伴奏装置
の一実施例を第２図に示したブロツク図および以
下の図面に示す詳細回路図を参照して詳細に説明
する。 (1) 以下の図面における回路素子の図示方法 この出願の明細書に添付した図面で採用した回
路素子のうち特殊なものを第３図に示す。第３図
ａは多入力型のアンド回路、第３図ｂは多入力型
のオア回路を示し、この図示方法においては複数
の信号線をこの回路の入力線に交叉させ、同回路
の入力信号となる信号線はその信号線と入力線と
の交点を丸印で囲むようにしている。例えば第３
図ａの論理式はＱ＝Ａ・Ｂ・Ｄとなり、第３図ｂ
の論理式はＱ＝Ａ＋Ｂ＋Ｃとなる。第３図ｃはデ
イフレイフリツプフロツプを示し、第３図ｄはシ
フトレジスタを示す。第３図ｄのシフトレジスタ
において、ブロツク中に表記された分数の分子は
そのシフトレジスタのステージ数を表わし、分母
は１ステージのビツト数を表わす。また第３図
ｃ、第３図ｄに示したデイレイフリツプフロツ
プ、シフトレジスタにおいて、、クロツクパルス
φ１の表示にあるものは全て周期１μｓのクロツ
クパルス（詳しくは２相のクロツクパルス）によ
つて駆動され、特にクロツクパルスφ１の表示が
ないものは全て周期54μｓのクロツクパルスで駆
動されるものとする。 (2) 押下鍵の検出 第２図において、鍵盤部１で押下された鍵はキ
ーコーダ１００のブロツク検出回路１１、ノート
検出回路１３によつて検出される。鍵盤部１は第
１オクターブのＣ音C1から第６オクターブのＣ
音C6まで対応する61鍵をそれぞれ有する上鍵
盤、下鍵盤および第０オクターブのＣ音C0から
第２オクターブのＣ音C2までに対応する25鍵を
有するペダル鍵盤を具えており、上鍵盤、下鍵
盤、ペダル鍵盤の各鍵に対応するキースイツチ
は、オクターブ毎に区分されたブロツクU1〜
U2、L1〜L5、Ｐ、P2に対応するブロツク配線b1
〜b12を行配線とし、各ノートＣL、Ｃ#〜Ｃ（ノ
ートＣLはＣ音を最低音を示す）に対応するノー
ト配線n1〜n13を列配線とするマトリツクス回路
網に接続される。 第４図はこの各キースイツチの接続の状態を示
したものである。第４図において各欄に表記され
た記号Pc0〜Pc2、Lc1〜Lc6、Uc1〜Uc6は各キー
スイツチに対応しており、各欄は第５図に示すよ
うに各キースイツチKSWおよびダイオードＤの
直列回路をブロツク配線bi（ｉ＝１〜12）および
ノート配線nj（ｊ＝１〜13）に接続した回路から
構成されている。例えば記号LDLD#/3は下鍵盤
の第３オクターブのＤ#音に対応する鍵のキース
イツチに対応しており、このキースイツチは固定
接点側がブロツク配線b5に接続され、可動接点側
がダイオードＤを介してノート配線n4に接続され
ている。 キーコーダ１００のブロツク検出回路１１およ
びノート検出回路１３はステートコントロール回
路１２によつて制御され、上記ブロツク配線b1〜
b12、ノート配線n1〜n13の配線容量を利用して動
作キースイツチの検出を行う。このブロツク検出
回路１１、ノート検出回路１３およびステートコ
ントロール回路１２の詳細回路例を示すと第６図
のようになる。 第６図において、ブロツク検出回路１１の端子
Tb1〜Tb12には上記ブロツク配線b1〜b12が接続さ
れ、ノート検出回路１３の端子Tn1〜Tn13にはノ
ート配線n1〜n13が接続される。 ステートコントロール回路１２はブロツク検出
回路１１およびノート検出回路１３を制御するた
めの４つのステートS0〜S3を形成し、各ステート
S0，S1，S2，S3を示す信号S0，S1，S2，S3および
ステートS1またはS2を示す信号S1＋３を出力す
る。ステートコントロール回路１２によつて形成
されるステートS0〜S3はステートコントロール回
路１２のデイレイフリツプフロツプDF１，DF２
の出力F1，F2によつて決定される。デイレイフ
リツプフロツプDF1，DF2の出力F1，F2とステー
トS0〜S3との関係を表に示すと第１表のようにな
る。
【表】
またデイレイフリツプフロツプDF１，DF２の
出力F1，F2は次の論理式で決定される。 F1＝（S0＋S2＋AN・F2）′ ……(1) F2＝（S1＋S2＋AN・F2＋AB・F2）′ ……(2) ただし（S0＋S2＋AN・F2）′は信号（S0＋S2＋
AN・F2）は54μｓは遅延させたもの、（S1＋S2＋
AN・F2＋ABF2）′は信号（S1＋S2＋AN・F2＋
AB・F2）を54μｓ遅延させたものを表わす。ま
た信号ANは後に詳述するようにノート検出回路
１３の各回路１３―１〜１３―１３の記憶が全て
“０”になつたとき“０”となる信号であり、信
号ABはブロツク検出回路１１の各回路１１―１
〜１１―１４の記憶が全て“０”になつたとき
“０”となる信号である。 ステートコントロール回路１２によつて形成さ
れるステートS0〜S3をフローチヤートで示すと第
７図のようになり、各ステートにおいてブロツク
検出回路１１およびノート検出回路１３は次に示
すように制御され、押下鍵の検出を行う。なお、
ブロツク検出回路１１は回路１１―１，１１―
２，１１―１３，１１―１４のみ詳細が示されて
おり、回路１１―３〜１１―１２、回路１１―１
５は詳細が示されていないが、回路１１―３〜１
１―１２は回路１１―２と同様の構成からなり、
回路１１―１５は回路１１―１３，１１―１４と
同様の構成からなり、ブロツク検出回路１１の各
回路１１―１〜１１―１５の説明において、同様
の機能の回路素子は便宜上同一の符号を用いて説
明する。またノート検出回路１３は回路１３―１
のみ詳細が示されているが回路１３―２〜１３―
１３も回路１３―１と同様の構成からなり、ノー
ト検出回路１３の各回路１３―１〜１３―１３の
説明において同様の機能の回路素子は便宜上同一
の符号を用いて説明する。 １ ステートS0のとき 信号S0によつてブロツク検出回路１１の回路１
１―１〜１１―12のトランジスタTR１は全てオ
ンになり、ブロツク配線b1〜b12の全ての配線容
量が放電される。信号S0が立上つてから54μｓ経
過すると前記論理式(1)が成立し、ステートコント
ロール回路１２のデイレイフリツプフロツプDF
１の出力F1が“１”となつてステートS1にな
る。 ２ ステートS1のとき 信号S1+3によつてノート検出回路１３の各回路
１３―１〜１３―１３のトランジスタTR４がオ
ンになり、ノート配線n1〜n13の配線容量がすべ
て充電され、また信号S1によつてブロツク検出回
路１１の回路１１―１〜１１―１２のアンド回路
Ａ１が動作可能にされる。したがつてオンしてい
るキースイツチを含むブロツクがあれば、端子
Tb1〜Tb12のうちこのブロツクに対応する端子の
全てに信号“１”が生じ、この信号は対応する回
路のアンド回路Ａ１、オア回路OR１を介してデ
イレイフリツプフロツプDF３に加えられ、アン
ド回路Ａ２、オア回路OR１を介して自己保持さ
れる。すなわちオンしているキースイツチを含む
ブロツクがパラレルに検出され、そのブロツクに
対応する回路（１１―１〜１１―１２のいずれ
か）のデイレイフリツプフロツプDF３に信号
“１”が記憶される。ただしブロツクP1に対応す
る回路１１―１とブロツクP2に対応する回路１１
―２との間にはナンド回路NA１による優先回路
が組まれておりブロツクP1とブロツクP2に含まれ
るキースイツチが同時にオンしている場合にはブ
ロツクP2のみ優先的に検出するようになつてい
る。この優先回路はシングルフインガ機能SFが
選択されたときには解除される。 また信号S1はブロツク検出回路１１の回路１１
―１３〜１１―１５のオア回路OR１を介してデ
イレイフリツプフロツプDF３に加えられ、信号
“１”がアンド回路Ａ２，オア回路OR１を介して
自己保持される。ここで回路１１―１３は後述す
るように自動アルペジヨ演奏のための処理を実行
する時間を確保するためのものであり、回路１１
―１４，１１―１５は自動ベースコード演奏のた
めの処理を実行する時間を確保するためのもので
ある。信号S1が立上つてから54μｓ経過すると前
記論理式(2)が成立し、ステートコントロール回路
１２のデイレイフリツプフロツプDF２の出力が
“１”となつてステートS2になる。 ３ ステートS2のとき 信号S2によつてブロツク検出回路１１の回路１
１―１〜１１―１２のうちで、前記ステートS1に
おいて信号“１”が記憶された回路のうちの最優
先の回路（アンド回路Ａ３によつて回路１１―
１，１１―２………１１―１５の順で優先回路が
組まれている）のアンド回路Ａ４のアンド条件が
成立し、アンド回路Ａ２を不動作にすることによ
つてその回路の記憶をクリアするとともにその回
路からそのブロツク（以下これを抽出ブロツクと
いう）を示す信号“１”（54μｓ幅のパル）を送
出し、またアンド回路Ａ４の出力によつてトラン
ジスタTR３をオンにしてこの抽出ブロツクに対
応するブロツク配線の配線容量を放電する。ただ
し、このとき抽出ブロツク以外の回路においては
アンド回路Ａ５のアンド条件が成立し、このアン
ド回路Ａ５の出力によつてトランジスタTR２が
オンし、抽出ブロツク以外に対応するブロツク配
線の配線容量は充電される。したがつてノート検
出回路１３の端子Tn1〜Tn13に加わる信号はこの
抽出ブロツク内のオンしているキースイツチに対
応する端子の信号のみ“０”とる。この信号
“０”はインバータIN１で反転され、信号S2によ
つて動作可能となるアンド回路Ａ６、オア回路
OR２を介してデイレイフリツプフロツプDF４に
加えられ、信号“１”がアンド回路Ａ７，オア回
路OR２を介して自己保持される。 すなわちステートS2においてはステートS1にお
いて検出したブロツクのうち１つを抽出し、この
抽出ブロツクを示す信号を送出するとともに、抽
出ブロツク内のオンしているキースイツチのノー
ト検出を行う。信号S2が立上つてから54μｓ経過
すると前記論理式(1)，(2)が成立し、ステートコン
トロール回路１２のデイレイフリツプフロツプ
DF１，DF２の出力Ｆ１，Ｆ２が“１”となつて
ステートS3となる。 ４ ステートS3のとき ノート検出回路１３の回路１３―１〜１３―１
３のうちで、前記ステートS2において信号“１”
が記憶された回路のうちの最優先の回路（アンド
回路Ａ８によつて回路１３―１，１３―２………
１３―１３の順で優先回路が組まれている）のア
ンド回路Ａ８が動作可能となり、オンしているキ
ースイツチのノートを示す信号“１”（54μｓ幅
のパルス）を出力する。またこのときアンド回路
Ａ７が不動作となつてこの回路の記憶はクリアさ
れる。 ステートS3において、ノート検出回路１３の回
路１３―１〜１３―１３のオア回路OR２の各出
力をまとめたオア回路OR３の出力（ノート検出
回路１３の各回路１３−１〜１３−１３の記憶が
全てクリアされたとき“０”となる信号で、以下
これをエニイノート信号ANという）が“１”で
あると、前記論理式(1)，(2)の両者が成立し、ステ
ートコントロール回路１２のデイレイフリツプフ
ロツプDF１，DF2の出力Ｆ１，Ｆ２はともに
“１”となつて、再びステートS3となる。 このようにしてステートS3においてはステート
S2において抽出されたブロツクのうちでオンして
いるキースイツチの全てのノートを示す信号が低
音優先で順次出力される。 ステートS3において、エニイノート信号ANが
“０”になつたにもかかわらず、ブロツク検出回
路１１の回路１１―１〜１１―１５のオア回路
OR１の各出力をまとめたオア回路OR４の出力
（ブロツク検出回路１１の各回路１１―１〜１１
―１５の記憶が全てクリアされたとき“０”とな
る信号で、以下これをエニイブロツク信号ABと
いう）が“１”であると前記論理式(2)が成立し、
ステートS2に戻り、前記と同様にステートS2によ
る動作が行なわれる。 このようにエニイブロツク信号ABが“０”と
なるまでステート（S2）とステートS3が交互に繰
り返えされ、ステートS2においては抽出ブロツク
を示す信号が出力され、ステートS3においてはそ
の抽出ブロツク内のオンしているキースイツチの
ノートを示す信号が出力される。 ステートS1においてブロツク検出回路１１の回
路１１―１〜１１―１２に記憶された信号の全て
の抽出が終了すると、ステートS2において、回路
１１―１３のアンド回路Ａ３が動作可能となり、
回路１１―１３の記憶が抽出され信号“１”が出
力される。この信号“１”（54μｓ幅のパルス）
は図示するようにデイレイフリツプフロツプで適
宜遅延されアルペジヨ信号がAR１〜AR３として
出力され、後述するチヤンネルプロセツサ２００
での自動アルペジヨ演奏用のデータ処理のために
用いられる。 ブロツク検出回路１１の回路１１―１３の記憶
が抽出され、ステートS3を経て再びステートS2に
なるとブロツク検出回路１１の回路１１―１４の
アンド回路Ａ３が動作可能になり、回路１１―１
４の記憶が抽出され、信号“１”が出力される。
この回路１１―１４の出力“１”はオア回路OR
５を介してノート検出回路１３の各回路１３―１
〜１３―１３のオア回路OR２に加えられ、全て
の回路１３―１〜１３―１３に信号“１”を記憶
させる。これにより、次のステートS3においてノ
ート検出回路１３の各回路１３―１〜１３―１３
からはそれぞれノートＣL〜Ｃを示す信号ＣLＰ〜
CPが順次出力される。信号ＣLＰ〜CPの出力が
終り、エニイノート信号ANが“０”となるとス
テートS2になり、ブロツク検出回路１１の回路１
１―１５の記憶が抽出され、回路１１―１５から
信号“１”が出力される。この信号“１”は前記
回路１１―１４の出力と同様にオア回路OR５を
介してノート検出回路１３の各回路１３―１〜１
３―１３のオア回路OR２に加えられ、次のステ
ートS3においてノート検出回路１３の各回路１３
―１〜１３―１３から各ノートＣL〜Ｃを示す信
号が順次出力される。このブロツク検出回路１１
の回路１１―１４，１１―１５の記憶の抽出によ
つてノート検出回路１３の各回路１３―１〜１３
―１３から順次出力され各ノートＣL〜Ｃを示す
信号は後述するように自動ベースコード演奏用の
データを形成するために用いられる。 ブロツク検出回路１１の各回路１１―１〜１１
―１５の記憶の抽出が全て終り、ノート検出回路
１３の各回路１３―１〜１３―１３の記憶の送出
が終了するとエニイブロツク信号ABおよびエニ
イノート信号ANはともに“０”になりこれによ
りステートS0に戻り１回のキースイツチの走査が
終了する。 例えば、上鍵盤で第３オクターブのＥ音E3の
鍵（第４図のUE３に対応）が押下され、下鍵盤
で第１オクターブのＣ音、Ｇ音、Ｅ音（C1，
G1，E1）の鍵（第４図のLC1，LG1，LE1に対応）
が押下された場合のブロツク検出回路１１、ノー
ト検出回路１３の出力をステートS0〜S3との関係
のもとにタイミングチヤートに示すと第８図のよ
うになる。第８図において、ａ〜ｄは各ステート
S0〜S3を示す信号S1〜S3、ｅはエニイノート信号
AN、ｆはエニイブロツク信号ABを示したもので
あり、ｇはブロツク検出回路１１の各回路１１―
１〜１１−１５の出力をまとめて示したもの、ｈ
はノート検出回路１３の各回路１３―１〜１３―
１３の出力をまとめて示したものである。 ブロツク検出回路１１の回路１１―１〜１１―
１２から出力される抽出ブロツクを示す信号P1，
Ｐ，P2，Ｐ，L1，Ｐ〜L5P、U1P〜U5Pはエンコ
ーダ１１０で３ビツトのブロツクコードKB1〜
KB3を示す信号KB1P〜KB3Pにエンコードされ
る。各ブロツクP1〜U5とブロツクコードKB1〜
KB3との関係を表に示すと第２表のようになる。
出力F1，F2は次の論理式で決定される。 F1＝（S0＋S2＋AN・F2）′ ……(1) F2＝（S1＋S2＋AN・F2＋AB・F2）′ ……(2) ただし（S0＋S2＋AN・F2）′は信号（S0＋S2＋
AN・F2）は54μｓは遅延させたもの、（S1＋S2＋
AN・F2＋ABF2）′は信号（S1＋S2＋AN・F2＋
AB・F2）を54μｓ遅延させたものを表わす。ま
た信号ANは後に詳述するようにノート検出回路
１３の各回路１３―１〜１３―１３の記憶が全て
“０”になつたとき“０”となる信号であり、信
号ABはブロツク検出回路１１の各回路１１―１
〜１１―１４の記憶が全て“０”になつたとき
“０”となる信号である。 ステートコントロール回路１２によつて形成さ
れるステートS0〜S3をフローチヤートで示すと第
７図のようになり、各ステートにおいてブロツク
検出回路１１およびノート検出回路１３は次に示
すように制御され、押下鍵の検出を行う。なお、
ブロツク検出回路１１は回路１１―１，１１―
２，１１―１３，１１―１４のみ詳細が示されて
おり、回路１１―３〜１１―１２、回路１１―１
５は詳細が示されていないが、回路１１―３〜１
１―１２は回路１１―２と同様の構成からなり、
回路１１―１５は回路１１―１３，１１―１４と
同様の構成からなり、ブロツク検出回路１１の各
回路１１―１〜１１―１５の説明において、同様
の機能の回路素子は便宜上同一の符号を用いて説
明する。またノート検出回路１３は回路１３―１
のみ詳細が示されているが回路１３―２〜１３―
１３も回路１３―１と同様の構成からなり、ノー
ト検出回路１３の各回路１３―１〜１３―１３の
説明において同様の機能の回路素子は便宜上同一
の符号を用いて説明する。 １ ステートS0のとき 信号S0によつてブロツク検出回路１１の回路１
１―１〜１１―12のトランジスタTR１は全てオ
ンになり、ブロツク配線b1〜b12の全ての配線容
量が放電される。信号S0が立上つてから54μｓ経
過すると前記論理式(1)が成立し、ステートコント
ロール回路１２のデイレイフリツプフロツプDF
１の出力F1が“１”となつてステートS1にな
る。 ２ ステートS1のとき 信号S1+3によつてノート検出回路１３の各回路
１３―１〜１３―１３のトランジスタTR４がオ
ンになり、ノート配線n1〜n13の配線容量がすべ
て充電され、また信号S1によつてブロツク検出回
路１１の回路１１―１〜１１―１２のアンド回路
Ａ１が動作可能にされる。したがつてオンしてい
るキースイツチを含むブロツクがあれば、端子
Tb1〜Tb12のうちこのブロツクに対応する端子の
全てに信号“１”が生じ、この信号は対応する回
路のアンド回路Ａ１、オア回路OR１を介してデ
イレイフリツプフロツプDF３に加えられ、アン
ド回路Ａ２、オア回路OR１を介して自己保持さ
れる。すなわちオンしているキースイツチを含む
ブロツクがパラレルに検出され、そのブロツクに
対応する回路（１１―１〜１１―１２のいずれ
か）のデイレイフリツプフロツプDF３に信号
“１”が記憶される。ただしブロツクP1に対応す
る回路１１―１とブロツクP2に対応する回路１１
―２との間にはナンド回路NA１による優先回路
が組まれておりブロツクP1とブロツクP2に含まれ
るキースイツチが同時にオンしている場合にはブ
ロツクP2のみ優先的に検出するようになつてい
る。この優先回路はシングルフインガ機能SFが
選択されたときには解除される。 また信号S1はブロツク検出回路１１の回路１１
―１３〜１１―１５のオア回路OR１を介してデ
イレイフリツプフロツプDF３に加えられ、信号
“１”がアンド回路Ａ２，オア回路OR１を介して
自己保持される。ここで回路１１―１３は後述す
るように自動アルペジヨ演奏のための処理を実行
する時間を確保するためのものであり、回路１１
―１４，１１―１５は自動ベースコード演奏のた
めの処理を実行する時間を確保するためのもので
ある。信号S1が立上つてから54μｓ経過すると前
記論理式(2)が成立し、ステートコントロール回路
１２のデイレイフリツプフロツプDF２の出力が
“１”となつてステートS2になる。 ３ ステートS2のとき 信号S2によつてブロツク検出回路１１の回路１
１―１〜１１―１２のうちで、前記ステートS1に
おいて信号“１”が記憶された回路のうちの最優
先の回路（アンド回路Ａ３によつて回路１１―
１，１１―２………１１―１５の順で優先回路が
組まれている）のアンド回路Ａ４のアンド条件が
成立し、アンド回路Ａ２を不動作にすることによ
つてその回路の記憶をクリアするとともにその回
路からそのブロツク（以下これを抽出ブロツクと
いう）を示す信号“１”（54μｓ幅のパル）を送
出し、またアンド回路Ａ４の出力によつてトラン
ジスタTR３をオンにしてこの抽出ブロツクに対
応するブロツク配線の配線容量を放電する。ただ
し、このとき抽出ブロツク以外の回路においては
アンド回路Ａ５のアンド条件が成立し、このアン
ド回路Ａ５の出力によつてトランジスタTR２が
オンし、抽出ブロツク以外に対応するブロツク配
線の配線容量は充電される。したがつてノート検
出回路１３の端子Tn1〜Tn13に加わる信号はこの
抽出ブロツク内のオンしているキースイツチに対
応する端子の信号のみ“０”とる。この信号
“０”はインバータIN１で反転され、信号S2によ
つて動作可能となるアンド回路Ａ６、オア回路
OR２を介してデイレイフリツプフロツプDF４に
加えられ、信号“１”がアンド回路Ａ７，オア回
路OR２を介して自己保持される。 すなわちステートS2においてはステートS1にお
いて検出したブロツクのうち１つを抽出し、この
抽出ブロツクを示す信号を送出するとともに、抽
出ブロツク内のオンしているキースイツチのノー
ト検出を行う。信号S2が立上つてから54μｓ経過
すると前記論理式(1)，(2)が成立し、ステートコン
トロール回路１２のデイレイフリツプフロツプ
DF１，DF２の出力Ｆ１，Ｆ２が“１”となつて
ステートS3となる。 ４ ステートS3のとき ノート検出回路１３の回路１３―１〜１３―１
３のうちで、前記ステートS2において信号“１”
が記憶された回路のうちの最優先の回路（アンド
回路Ａ８によつて回路１３―１，１３―２………
１３―１３の順で優先回路が組まれている）のア
ンド回路Ａ８が動作可能となり、オンしているキ
ースイツチのノートを示す信号“１”（54μｓ幅
のパルス）を出力する。またこのときアンド回路
Ａ７が不動作となつてこの回路の記憶はクリアさ
れる。 ステートS3において、ノート検出回路１３の回
路１３―１〜１３―１３のオア回路OR２の各出
力をまとめたオア回路OR３の出力（ノート検出
回路１３の各回路１３−１〜１３−１３の記憶が
全てクリアされたとき“０”となる信号で、以下
これをエニイノート信号ANという）が“１”で
あると、前記論理式(1)，(2)の両者が成立し、ステ
ートコントロール回路１２のデイレイフリツプフ
ロツプDF１，DF2の出力Ｆ１，Ｆ２はともに
“１”となつて、再びステートS3となる。 このようにしてステートS3においてはステート
S2において抽出されたブロツクのうちでオンして
いるキースイツチの全てのノートを示す信号が低
音優先で順次出力される。 ステートS3において、エニイノート信号ANが
“０”になつたにもかかわらず、ブロツク検出回
路１１の回路１１―１〜１１―１５のオア回路
OR１の各出力をまとめたオア回路OR４の出力
（ブロツク検出回路１１の各回路１１―１〜１１
―１５の記憶が全てクリアされたとき“０”とな
る信号で、以下これをエニイブロツク信号ABと
いう）が“１”であると前記論理式(2)が成立し、
ステートS2に戻り、前記と同様にステートS2によ
る動作が行なわれる。 このようにエニイブロツク信号ABが“０”と
なるまでステート（S2）とステートS3が交互に繰
り返えされ、ステートS2においては抽出ブロツク
を示す信号が出力され、ステートS3においてはそ
の抽出ブロツク内のオンしているキースイツチの
ノートを示す信号が出力される。 ステートS1においてブロツク検出回路１１の回
路１１―１〜１１―１２に記憶された信号の全て
の抽出が終了すると、ステートS2において、回路
１１―１３のアンド回路Ａ３が動作可能となり、
回路１１―１３の記憶が抽出され信号“１”が出
力される。この信号“１”（54μｓ幅のパルス）
は図示するようにデイレイフリツプフロツプで適
宜遅延されアルペジヨ信号がAR１〜AR３として
出力され、後述するチヤンネルプロセツサ２００
での自動アルペジヨ演奏用のデータ処理のために
用いられる。 ブロツク検出回路１１の回路１１―１３の記憶
が抽出され、ステートS3を経て再びステートS2に
なるとブロツク検出回路１１の回路１１―１４の
アンド回路Ａ３が動作可能になり、回路１１―１
４の記憶が抽出され、信号“１”が出力される。
この回路１１―１４の出力“１”はオア回路OR
５を介してノート検出回路１３の各回路１３―１
〜１３―１３のオア回路OR２に加えられ、全て
の回路１３―１〜１３―１３に信号“１”を記憶
させる。これにより、次のステートS3においてノ
ート検出回路１３の各回路１３―１〜１３―１３
からはそれぞれノートＣL〜Ｃを示す信号ＣLＰ〜
CPが順次出力される。信号ＣLＰ〜CPの出力が
終り、エニイノート信号ANが“０”となるとス
テートS2になり、ブロツク検出回路１１の回路１
１―１５の記憶が抽出され、回路１１―１５から
信号“１”が出力される。この信号“１”は前記
回路１１―１４の出力と同様にオア回路OR５を
介してノート検出回路１３の各回路１３―１〜１
３―１３のオア回路OR２に加えられ、次のステ
ートS3においてノート検出回路１３の各回路１３
―１〜１３―１３から各ノートＣL〜Ｃを示す信
号が順次出力される。このブロツク検出回路１１
の回路１１―１４，１１―１５の記憶の抽出によ
つてノート検出回路１３の各回路１３―１〜１３
―１３から順次出力され各ノートＣL〜Ｃを示す
信号は後述するように自動ベースコード演奏用の
データを形成するために用いられる。 ブロツク検出回路１１の各回路１１―１〜１１
―１５の記憶の抽出が全て終り、ノート検出回路
１３の各回路１３―１〜１３―１３の記憶の送出
が終了するとエニイブロツク信号ABおよびエニ
イノート信号ANはともに“０”になりこれによ
りステートS0に戻り１回のキースイツチの走査が
終了する。 例えば、上鍵盤で第３オクターブのＥ音E3の
鍵（第４図のUE３に対応）が押下され、下鍵盤
で第１オクターブのＣ音、Ｇ音、Ｅ音（C1，
G1，E1）の鍵（第４図のLC1，LG1，LE1に対応）
が押下された場合のブロツク検出回路１１、ノー
ト検出回路１３の出力をステートS0〜S3との関係
のもとにタイミングチヤートに示すと第８図のよ
うになる。第８図において、ａ〜ｄは各ステート
S0〜S3を示す信号S1〜S3、ｅはエニイノート信号
AN、ｆはエニイブロツク信号ABを示したもので
あり、ｇはブロツク検出回路１１の各回路１１―
１〜１１−１５の出力をまとめて示したもの、ｈ
はノート検出回路１３の各回路１３―１〜１３―
１３の出力をまとめて示したものである。 ブロツク検出回路１１の回路１１―１〜１１―
１２から出力される抽出ブロツクを示す信号P1，
Ｐ，P2，Ｐ，L1，Ｐ〜L5P、U1P〜U5Pはエンコ
ーダ１１０で３ビツトのブロツクコードKB1〜
KB3を示す信号KB1P〜KB3Pにエンコードされ
る。各ブロツクP1〜U5とブロツクコードKB1〜
KB3との関係を表に示すと第２表のようになる。
【表】
またエンコーダ１１０は、ペダル鍵盤の鍵を含
むブロツクP1，P2が抽出されていることを示す信
号PP、下鍵盤の鍵を含むブロツクL1〜L5が抽出
されていることを示す信号LP、ペダル鍵盤の鍵
を含むブロツクP1，P2または下鍵盤の鍵を含むブ
ロツクL1〜L5または回路１１―１５の記憶が抽
出されていることを示す信号PP＋LP＋A2P、下
鍵盤の鍵を含むブロツクL1〜L5または上鍵盤の
鍵を含むブロツクU1〜U5が抽出されていること
を示す信号LP＋UPを出力する。 ノート検出回路１３の回路１３―１〜１３―１
３から出力されるノートＣL〜Ｃを示す各信号ＣL
Ｐ〜CPはエンコーダ１３０で４ビツトのノート
コードKN1〜KN4を示す信号KN1P〜KN4Pにエン
コードされる。各ノートとノートコードKN1〜
KN4との関係を表に示すと第３表のようになる。
むブロツクP1，P2が抽出されていることを示す信
号PP、下鍵盤の鍵を含むブロツクL1〜L5が抽出
されていることを示す信号LP、ペダル鍵盤の鍵
を含むブロツクP1，P2または下鍵盤の鍵を含むブ
ロツクL1〜L5または回路１１―１５の記憶が抽
出されていることを示す信号PP＋LP＋A2P、下
鍵盤の鍵を含むブロツクL1〜L5または上鍵盤の
鍵を含むブロツクU1〜U5が抽出されていること
を示す信号LP＋UPを出力する。 ノート検出回路１３の回路１３―１〜１３―１
３から出力されるノートＣL〜Ｃを示す各信号ＣL
Ｐ〜CPはエンコーダ１３０で４ビツトのノート
コードKN1〜KN4を示す信号KN1P〜KN4Pにエン
コードされる。各ノートとノートコードKN1〜
KN4との関係を表に示すと第３表のようになる。
【表】
(3) 自動ベースコード機能が選択されていない場
合のキーコーダ１００の動作 シングルフインガ機能SF、フインガコード機
能FC、カスタム機能CAがいづれも選択されてい
ない場合は、キーコーダ１００はブロツク検出回
路１１、ノート検出回路１３の出力に基づき押下
鍵のオクターブおよびノートを示すキーコード
KC（B1〜B3、N1〜N4）および該抑下鍵が上鍵盤
音、下鍵盤音、ペダル鍵盤のいづれかであること
を示す上鍵盤信号UK、下鍵盤信号LK、ペダル鍵
盤信号PKを形成し、これをチヤンネルプロセツ
サ２００に送出する。 鍵盤部１（第２図）で上鍵盤、下鍵盤、ペダル
鍵盤のいづれかの鍵が押下されると、キーコーダ
１００のブロツク検出回路１１からはステートS2
において押下鍵の含まれるブロツクを示す信号が
出力され、ノート検出回路１１からは押下鍵のノ
ートを示す信号が出力される。ステートS2におい
てブロツク検出回路１１から出力される押下鍵の
ブロツクを示す信号は、具体的には押下鍵が上鍵
盤、下鍵盤、ペダル鍵盤のいづれの鍵であるかを
示すブロツクデータBD（この実施例では第６図
に示した信号PP＋LP＋A2P、LP＋UP、APが用
いられ、後に説明するようにこれらの信号から上
鍵盤信号UK、下鍵盤信号LK、ペダル鍵盤信号
PKが形成される。）および押下鍵のオクターブを
示す信号KB1P〜KB3Pであり、ステートS3におい
てノート検出回路１３から出力される信号は押下
鍵のノートを示す信号KN1P〜KN4Pである。 ブロツク検出回路１１からステートS2において
出力されるブロツクデータBDおよびブロツクコ
ードを示す信号KB1P〜KB3Pはそれぞれブロツク
データメモリ１４（第２図）、ブロツクコードメ
モリ１６（第２図）に加えられ、ステートS3の間
保持される。ブロツクデータメモリ１４、ブロツ
クコードメモリ１６でブロツク検出回路１１から
出力されたブロツクデータBDおよびブロツクコ
ードを示す信号KB1P〜KB3PをステートS3の間保
持するのはノート検出回路１３からのステートS3
において出力されるノートコードを示す信号
KN1P〜KN4Pとタイミングを合せるためである。 ブロツクデータゲート回路１５はブロツクデー
タメモリ１４にステートS3の間保持されるブロツ
クデータBDに基づき、押下鍵の音が上鍵盤音、
下鍵盤音のいづれの音であるかを示す上鍵盤信号
UK 下鍵盤信号LK またはペダル鍵盤信号PK
を形成し、これらの信号UK，LK、またはPKを
チヤンネルプロセツサ２００に送出する。 第９図は上記ブロツクデータメモリ１４および
ブロツクデータゲート回路の１回路例を示したも
のである。ブロツクデータメモリ１４は３ステー
ジのレジスタからなり、ブロツク検出回路１１か
ら加えられるブロツクデータBD（信号PP＋LP＋
A2P，LP＋UP，AP）を各ステージ１４―１〜１
４―３に読み込み、信号S3によつてステートS3の
間保持する。なお、ブロツクデータメモリ１４の
詳細はステージ１４―１に関してのみ示し、ステ
ージ１４―２、１４―３に関しては省略してある
が、ステージ１４―２、１４―３もステージ１４
―１と同一の構成である。 信号PP＋LP＋A2P，LP＋UPをステートS3の間
保持するブロツクデータメモリ１４のステージ１
４―１ １４―２の出力信号Ｐ＋Ｌ＋A2，Ｌ＋
Ｕはブロツクデータゲート回路１５に加えられ
る。ブロツクデータゲート回路１５では、アンド
回路Ａ１０によつて信号Ｐ＋Ｌ＋A2をインバー
タIN１０で反転した信号と信号Ｌ＋Ｕのアンド
条件をとることにより上鍵盤信号Ｕを形成し、ア
ンド回路Ａ１１によつて信号Ｐ＋Ｌ＋A2と信号
Ｌ＋Ｕのアンド条件をとることによつて、下鍵盤
信号Ｌを形成する。すなわち押下鍵が上鍵盤で押
下されたものであるときにはアンド回路Ａ１０の
アンド条件が成立し、このアンド回路Ａ１０の出
力は上鍵盤信号UKとしてデイレイフリツプフロ
ツプDF１０を介してチヤンネルプロセツサ２０
０に送出される。また押下鍵が下鍵盤で押下され
たものであるときにはアンド回路Ａ１１のアンド
条件が成立し、このアンド回路Ａ１１の出力は下
鍵盤信号LKとして、自動ベースコード機能が選
択されていないことを条件に動作可能となるアン
ド回路Ａ１４、デイレイフリツプフロツプDF１
２、オア回路OR１３を介してチヤンネルプロセ
ツサ２００に送出される。 押下鍵がペダル鍵盤で押下されたものであると
きには上記と異なつた処理が行なわれる。これは
後述するノートコードメモリ１８（第２図、第１
１図）において、ノート検出回路１３から出力さ
れるノートを示す信号KN1P〜KN4Pがペダル鍵盤
の鍵に関するものであるときには上鍵盤または下
鍵盤の鍵に関するものと異なつた取扱いをしてい
るからである。すなわちノート検出回路１３から
出力される信号KN1P〜KN4Pがペダル鍵盤の鍵に
関するものであるときにはこの信号KN1P〜KN4P
をいつたんノートコードメモリ１８に記憶させ、
これをノートコードゲート回路１９（第２図，第
１１図）からブロツク検出回路１１の回路１１―
５の記憶が抽出され、信号A2Pが発生される次の
タイミング（ステートS3で読み出すようにしてい
る。したがつてペダル鍵盤音であることを示すペ
ダル鍵盤信号PKはこのノートコードメモリ１８
から読み出される信号のタイミングと同期する必
要がある。 押下鍵の音がペダル鍵盤音であることを示すペ
ダル鍵盤信号PKは後述する制御信号発生回路２
４（第２図，第１４図）から発生される信号PO
に基づいて形成される。この信号POはフインガ
コード機能がFCおよびシングルフインガ機能SF
が選択されていないという条件下において、ブロ
ツク検出回路１１でペダル鍵盤の鍵を含むブロツ
クP1またはP2が抽出されているときのステートS3
の立下り時（第６図に示したステートコントロー
ル回路１２から発生される信号３Ｐのタイミン
グ）に立上り、ブロツク検出回路１１の回路１１
―１５からの信号A2Pが出力されるタイミングで
立下る信号である。制御信号発生回路２４で発生
された信号POはオア回路OR１２（第９図）を介
してデイレイフリツプフロツプDF１４に加えら
れ、１ビツトタイム（54μｓ）遅延された後アン
ド回路Ａ２１に加えられる。アンド回路Ａ２１の
他の入力には後述するベース音ゲートタイミング
信号BGTが加えられている。このベース音ゲー
トタイミング信号BGTは論理式（＋）・
PO・A2Pが成立すると、この成立時点から１ビ
ツトタイム遅れて“１”となり、これによつてア
ンド回路Ａ２１は動作可能となりアンド回路Ａ２
１の出力“１”をオア回路OR１４を介してペダ
ル鍵盤信号PKとしてチヤンネルプロセツサ２０
０に送出する。 ブロツクコードゲート回路１７はブロツクコー
ドメモリ１６の出力を受入し、押下鍵のオクター
ブを示すブロツクコードKB1〜KB3を形成する。 第１０図はブロツクコードメモリ１６およびブ
ロツクコードゲート回路１７の１回路例を示した
ものである。ブロツクコードメモリ１６はステー
トS2においてブロツク検出回路１１から加えられ
る押下鍵のオクターブを示す信号KB1P〜KB3Pを
読み込み、この信号KB1P〜KB3Pを信号S3によつ
てステートS3の間保持する。なおブロツクコード
メモリ１６は信号KB1Pに対応するステート１６
―１のみ詳細を示したが信号KB2P，KB3Pに対応
するステート１６―２，１６―３も同一の構成で
ある。ブロツクコードメモリ１６の各ステート１
６―１〜１６―３からステートS3において出力さ
れる信号KB1〜KB3はブロツクコードゲート回路
１７に加えられる。ブロツクコードゲート回路１
７は加えられた信号KB1〜KB3をそれぞれデイレ
イフリツプフロツプDF１４〜DF１６で１ビツト
タイム（54μｓ）遅延させ、オア回路OR１５、
OR１６を介し、あるいはそのまま出力する。ブ
ロツクコードメモリ１６に保持される信号KB1P
〜KB3Pがペダル鍵盤の鍵に関するものであると
きには上記と異なつた処理をする。これは前述し
たようにノートコードメモリ１８においてペダル
鍵盤の鍵に関する信号KN1P〜KN4Pをベース音ゲ
ートタイミング信号BGTのタイミングまで保持
しているからである。ブロツクコードメモリ１６
からステートS3において出力される信号KB1〜
KB3がペダル鍵盤の鍵に関するものであるときに
はステートS3の立下り部（信号３Ｐのタイミン
グ）においてブロツクコードゲート回路１７のア
ンド回路Ａ２２が動作可能となり、ブロツクコー
ドメモリ１６のステート１６―２の出力をこのア
ンド回路Ａ２２、オア回路OR１７を介してデイ
レイフリツプフロツプDF１７に加えアンド回路
Ａ２３、オア回路OR１７を介して自己保持す
る。ところで、ペダル鍵盤の鍵を含むブロツクは
P1とP2があり、第２表に示したようにブロツクP1
のブロツクコードKB3〜KB1は“001”であり、
ブロツクP2のブロツクコードKB3〜KB1は
“010”である。そこでブロツクコードゲート回路
１７では、加えられるブロツクコードKB1〜KB3
がペダル鍵盤の鍵に関するものであるときにはブ
ロツクコードKB1〜KB3のうち信号KB2のみを記
憶し、KB2＝０のときには信号BGTのタイミング
でブロツクコードKB3〜KB1として“001”を出
力し、KB2＝１のときにはブロツクコードKB3〜
KB1として“010”を出力するようにしている。
デイレイフリツプフロツプDF１７の出力をイン
バータで反転した信号はアンド回路Ａ２４に加え
られ、またデイレイフリツプフロツプDF１７の
出力はアンド回路Ａ２６に加えられる。アンド回
路Ａ２４，Ａ２６はフインガコード機能FCおよ
びシングルフインガ機能SFが選択されていない
こと（信号＋＝“０”）を条件に信号BGTの
タイミングで動作可能となる。したがつてアンド
回路Ａ２４，Ａ２６は信号BGTのタイミングで
デイレイフリツプフロツプDF１７の出力を反転
した信号およびデイレイフリツプフロツプDF１
７の出力をオア回路OR１５，OR１６にそれぞれ
加え、信号KB1，KB2として出力する。また信号
BGTのタイミングにおいてはブロツク検出回路
１１で回路１１―１５の記憶が抽出されており、
信号KB3は“０”であるのでデイレイフリツプフ
ロツプDF１７の出力が“０”すなわちKB2＝０
であればブロツクコードゲート回路１７の出力
KB3〜KB1はブロツクP1を示す“001”となり、
デイレイフリツプフロツプDF１７の出力が
“１”すなわちKB2＝１であればブロツクゲート
回路１７の出力KB3〜KB1はブロツクP2を示す
“010”となる。 ノート検出回路１３からステートS3において出
力される押下鍵のノートを示す信号KN1P〜KN4P
はノートコードメモリ１８（第２図，第１１図）
に加えられる。ノートコードメモリ１８は加えら
れる信号KN1P〜KN4Pが上鍵盤の鍵に関するもの
の場合とペダル鍵盤の鍵に関するものの場合とで
異なつた動作をする。すなわち、加えられる信号
KN1P〜KN4Pが上鍵盤または下鍵盤の鍵に関する
ものである場合はこの信号を１ビツトタイム（54
μｓ）遅延させただけで出力し、ペダル鍵盤の鍵
に関するものである場合はこの信号を保持し、ノ
ートコードゲート回路１９（第２図，第１１図）
から信号BGTのタイミングで出力する。 第１１図はノートコードメモリ１８とノートコ
ードゲート回路１９の１回路例を示したものであ
る。ノートコードメモリ１８は４ステージからな
り、各ステージ１８―１〜１８―４はステージ１
８―１に代表して示されているようにデイレイフ
リツプフロツプDF１８、DF１９からなる２つの
記憶位置を有している。ノートコードメモリ１８
の各ステージ１８―１〜１８―４に加えられる信
号KN1P〜KN4Pが上鍵盤または下鍵盤の鍵に関す
るものであるとすると信号Ｌ＋Ｕ（第９図に示し
たブロツクデータメモリ１４のステージ１４―２
の出力）によつて各ステージ１８―１〜１８―４
のアンド回路Ａ２９が動作可能となり、加えられ
た信号KN1P〜KN4Pがアンド回路Ａ２９、デイレ
イフリツプフロツプDF１９を介してノートコー
ドゲート回路１９のオア回路１８から出力され
る。すなわちノートコードメモリ１８に加えられ
た信号KN1P〜KN4Pが上鍵盤または下鍵盤の鍵に
関するものであるときには１ビツトタイム（54μ
ｓ）遅延されただけでノートコードゲート回路１
９から出力される。 ノートコードメモリ１８に加えられる信号
KN1P〜KN4Pがペダル鍵盤の鍵に関するものであ
るときにはノートコードメモリ１８の各ステージ
１８―１〜１８―４のアンド回路Ａ２９は不動作
になるが、アンド回路Ａ２８が信号AKOSによつ
て動作可能となり、加えられた信号KN1P〜KN4P
をアンド回路Ａ２８、オア回路OR１７を介して
デイレイフリツプフロツプDF１８に加え、この
信号をアンド回路Ａ２７、オア回路OR１７を介
して自己保持する。ここで信号AKOSは自動ベー
スコード機能が選択されていないという条件下に
おいてはブロツク検出回路１１でペダル鍵盤を含
むブロツク（P1またはP2）が抽出されかつステー
トS3の立下り時（信号３Ｐのタイミング）で
“１”となる信号であり、アンド回路Ａ２７、オ
ア回路OR１７を介してデイレイフリツプフロツ
プDF１８に自己保持された信号は次の走査時間
においてペダル鍵盤の鍵を含むブロツク（P1また
はP2）が抽出され、信号AKOSが再び“１”とな
るまでクリアされない。デイレイフリツプフロツ
プDF１８の出力はノートコードゲート回路１９
のアンド回路Ａ３０に加えられる。ノートコード
ゲート回路１９のアンド回路Ａ３０は信号BGT
によつて動作可能となるようになつており、この
信号BGTのタイミングでデイレイフリツプフロ
ツプDF１８に記憶したペダル鍵盤の鍵に関する
ノートコードKN1〜KN4がオア回路OR１８を介
して出力される。 ブロツクコードゲート回路１７から出力される
ブロツクコードKB1〜KB3およびノートコードゲ
ート回路１９から出力されるノートコードKN1〜
KN4はキーコード加工回路２２（第２図，第１２
図）に加えられる。キーコード加工回路２２は後
に詳述するように自動ベースコード機能（シング
ルフインガ機能SF、フインガコード機能FC、カ
スタム機能CA）が選択されたときに動作し、自
動ベースコード演奏用のキーコードを形成するた
めに用いられるものであるがこの場合は動作せ
ず、加えられたブロツクコードKB1〜KB3、ノー
トコードKN1〜KN4をそのまま（特に加工しない
で）キーコードKC（B1〜B3，N1〜N4）としてチ
ヤンネルプロセツサ２００に送出する。 ブロツクデータゲート回路１５から送出される
各鍵盤信号UK，LK，PKおよびキーコード加工
回路２２から送出されるキーコードKCはその送
出タイミングが完全に一致しており、信号UK、
LK、PKおよびキーコードKCの組み合せによつ
て１つの音を示す信号が形成されている。すなわ
ち後述するチヤンネルプロセツサ２００において
は信号UK，LK，PKとキーコードKCの両者を用
いて発音割当てを実行し、そのいづれが欠けても
発音割当ては行なわれない。 (4) 自動ベースコード演奏におけるコード検出 自動ベースコード演奏におけるコード種類はノ
ート検出回路１３の出力を用いてコード検出回路
２０（第２図，１３図）によつて検出される。 第１３図はこのコード検出回路２０の１回路例
を示したものである。 １ フインガコード機能FCまたはカスタム機能
CAが選択された場合 フインガコード機能FCまたはカスタム機能CA
が選択された場合は、下鍵盤で押下された複数鍵
の音程関係からコード種類が検出される。ノート
検出回路１３（第６図）の回路１３―１および１
３―１３の出力CLPおよびCPはオア回路OR１９
でまとめられ、また回路１３―２〜１３―１２の
出力Ｃ#Ｐ〜BPはそのままノートレジスタ３２
の各ステージ３２―１〜３２―１２にそれぞれ加
えられる。ノートレジスタ３２の各ステージ３２
―１〜３２―１２はステージ３２―１に代表して
示されているように信号保持用のアンド回路Ａ３
１、ロード用のアンド回路Ａ３２、シフト用のア
ンド回路Ａ３３を具えている。ブロツク検出回路
１１（第６図）で下鍵盤の鍵を含むブロツクL1
〜L5のいづれかが抽出され、ノート検出回路１
３から押下鍵のノートを示す信号CLP〜CPが出
力されると信号Ｌによつてアンド回路Ａ３２が動
作可能となり、下鍵盤の押下鍵のノートを示す信
号（CLP〜CP）を対応するステージ（３２―１
〜３２―１２のアンド回路Ａ３２、オア回路OR
２０を介してデイレイフリツプフロツプDF２０
に加え、この信号をアンド回路Ａ３１、オア回路
OR２０を介して自己保持する。すなわちノート
レジスタ３２は下鍵盤で押下されている鍵のノー
トを示す信号を全て対応するステージ３２―１〜
３２―１２に読み込み、これを記憶する。ここで
信号Ｌはブロツクデータゲート回路１５のアンド
回路Ａ１１（第９図）から出力される信号で、ブ
ロツク検出回路１１で下鍵盤の鍵を含むブロツク
L1〜L5のいづれかが抽出されるとステートS3に
おいて“１”となる信号である。 コード検出回路２０では上記のようにしてノー
トレジスタ３２に読み込まれた下鍵盤での押下鍵
を示す信号を用いて、ブロツク検出回路１１で回
路１１―１４の記憶が抽出されたときの続くステ
ートS3（以下これを自動ベースコード第１処理時
間という）および回路１１―１５の記憶が抽出さ
れたときの続くステートS3（以下これを自動ベー
スコード第２処理時間という）においてコード種
類を検出する。 ブロツク検出回路１１で回路１１―１４または
１１―１５の記憶が抽出され、自動ベースコード
第１処理時間または自動ベースコード第２処理時
間となると信号Ａ（第９図に示すブロツクデータ
メモリ１４の出力）によつてノートレジスタ３２
の各ステージ３１―１〜３２―１２の信号保持用
アンド回路Ａ３１が不動作となり自己保持が解除
されるとともに、同時にシフト用アンド回路Ａ３
３が動作可能となり、これによつて各ステージ３
２―１〜３２―１２の記憶は低音側に（３２―１
２から３２―１に向けて）順次シフトされる。こ
のシフト時においてステージ３２―１の記憶に対
する各ステージ３２―２〜３２―１２の記憶の関
係（音程関係）から下鍵盤で押下されている鍵が
所定のコードを形成しているか否かが検出され
る。この検出はアンド回路Ａ３４，Ａ３５によつ
て行なわれる。 アンド回路Ａ３４にはノートレジスタ３２のス
テージ３２―１の出力、ステージ３２―３の反転
出力、ステージ３２―６の反転出力、ステージ３
２―１０の反転出力、ステージ３２―１１の出力
および信号Ａが加えられており、アンド回路Ａ３
５にはステージ３２―１の出力、ステージ３２―
３の反転出力、ステージ３２―６の反転出力、ス
テージ３２―８の出力、ステージ３２―１０の反
転出力、および信号Ａが加えられている。ところ
でノートレジスタ３２のステージ３２―１の音程
を完全１度とし、他のステージ３２―２〜３２―
１２の音程を示すとそれぞれ短２度、長２度、短
３度、長３度、完全４度、減５度、完全５度、短
６度、長６度、短７度、長７度となるから、アン
ド回路Ａ３４は下鍵盤での押下鍵が、完全１度、
短７度音程を含み、長２度、完全４度、長６度音
程を含まないときそのアンド条件が成立し、アン
ド回路Ａ３５は完全１度、完全５度音程を含み、
長２度、完全４度、長６度音程を含まないときそ
のアンド条件が成立する。アンド回路Ａ３４，Ａ
３５の出力はオア回路OR２１でまとめられ、コ
ード検出信号CHとして出力される。 アンド回路Ａ３６は信号Ａが生じているときノ
ートレジスタ３２のステージ３２―１の出力が
“１”となると動作する。すなわち下鍵盤で１つ
でも鍵が押下されていれば例えその押下鍵が所定
の音程関係になくても押下鍵を示す信号の記憶が
ステージ３２―１にシフトされた時点でアンド回
路Ａ３６は動作する。アンド回路Ａ３６の出力は
ノンコード信号NCとして出力される。 コード種類の検出はコード検出信号CHが出力
された時点でノートレジスタ３２のステージ３２
―４または３２―１１の出力があるか否か、すな
わち短３度音程または短７度音程の音を含むか否
かによつて検出される。例えばコード検出信号
CHが出力された時点でノートレジスタ３２のス
テージ３２―４から出力があればコード種類はマ
イナコードとして検出され、ノートレジスタ３２
のステージ３２―１１から出力があればセブンス
コードとして検出され、ノートレジスタ３２のス
テージ３２―４および３２―１１の両者とも出力
がなければメジヤコードとして検出される。ノー
トレジスタ３２のステージ３２―４、３２―１１
の出力はそれぞれコード種類メモリ２１のステー
ジ２１―１、２１―２に加えられる。コード種類
メモリ２１のステージ２１―１、２１―２の詳細
はステージ２１―１に代表して示されているよう
に、信号保持用のアンド回路Ａ３７とロード用の
２つのアンド回路Ａ３８，Ａ３８を具えており、
上記ノートレジスタ３２のステージ３２―４、３
２―１１から出力される信号をアンド回路Ａ３
８、オア回路OR２１を介してデイレイフリツプ
フロツプDF２１に加え、アンド回路Ａ３７、オ
ア回路OR２１を介して自己保持する。ここでロ
ード用アンド回路Ａ３８の動作条件は・
・CHとなつている。すなわち信号CHHは後
述する制御信号発生回路２４（第１４図）のコー
ド検出信号メモリ３３の出力であり、＝
“１”であることは未だコードが成立していない
ことを示すもので、初めてコード検出信号CHが
出力されたタイミングでアンド回路Ａ３８が動作
可能となつてノートレジスタのステージ３２―
４、３２―１１の信号を読み込む。勿論、この場
合シングルフインガ機能SFが選択されていない
ので信号は“１”である。ここで信号を
用いているのはノートレジスタ３２のシフト時に
おいて２回以上コード検出信号CHが生じても最
初にコード検出信号CHが生じた時点で優先的に
コード種類を判断し、再びコード検出信号CHが
生じてもその時点ではコード種類の判断をしない
ということを意味している。ノートコード種類メ
モリ２１のステージ２１―１，２１―２の出力は
それぞれマイナコードを示すマイナ検出信号３
bs、セブンスコードを示すセブンス検出信号７
bsとして出力される。 ２ シングルフインガ機能SFが選択された場合 自動ベースコード機能としてシングルフインガ
機能SFが選択された場合はペダル鍵盤を用いて
コード種類が検出される。すなわちペダル鍵盤で
白鍵を押下するとセブンスコードが指定され、黒
鍵を押下するとマイナコードが指定され、白鍵お
よび黒鍵のいずれも押下しないとメジヤコードが
指定される。ペダル鍵盤で白鍵または黒鍵を押下
したことの検出は、ブロツク検出回路１１でブロ
ツクP1またはP2を抽出し、続くステートS3におい
てノート検出回路１３のステージ１３―１〜１３
―１３から出力されるペダル鍵盤の押下鍵のノー
トを示す信号を用いて行なわれる。ノート検出回
路１３のステージ１３―２，１３―４，１３―
７，１３―９，１３―１１の出力Ｃ#Ｐ，Ｄ
#Ｐ，Ｆ#Ｐ，Ｇ#Ｐ，Ａ#Ｐおよびステージ１
３―１，１３―３，１３―５，１３―６，１３―
８，１３―１０，１３―１２，１３―１３の出力
CLP，DP，EP，FP，GP，AP，BP，CPはそれ
ぞれオア回路OR２２、OR２３でまとめられ、コ
ード種類メモリ２１のステージ２１―１，２１―
２のアンド回路Ａ３９に加えられる。コード種類
メモリ２１のステージ２１―１，２１―２のアン
ド回路Ａ３９には信号Ｐ・３Ｐが加えられており
アンド回路Ａ３９はブロツク検出回路１１でブロ
ツクP1またはP2が抽出されると続くステートS3の
立下り部で動作可能となる。したがつてペダル鍵
盤で黒鍵が押下されればコード種類メモリ２１の
ステージ２１―１に信号“１”が読み込まれ、マ
イナコードを示すマイナ検出信号３bsが出力さ
れ、白鍵が押下されるとコード種類メモリ２１の
ステージ２１―２に信号“１”が読み込まれ、セ
ブンスコードを示すセブンス検出信号７bsが出
力される。なお、この場合シングルフインガ機能
SFが選択されているので信号SFは“０”であり
コード種類メモリ２１のステージ２１―１，２１
―２のアンド回路Ａ３８は不動作となつている。 (5) 自動ベースコード演奏用のキーコードの発生 フインガコード機能FC、カスタム機能CAまた
はシングルフインガ機能SFが選択されている場
合は、自動ベースコード第１処理時間、自動ベー
スコード第２処理時間において押下鍵に基づき自
動ベースコード演奏用のキーコードが形成され
る。この自動ベースコード演奏用のキーコードの
形成動作は各機能FC，CA，SFに応じて異な
り、それぞれの動作は制御信号発生回路２４（第
１４図）からの信号に応じて制御される。 第１４図はこの制御信号発生回路２４の１回路
例を示したものである。制御信号発生回路２４は
フアンクシヨンスイツチ部５（第２図）でオンさ
れたフアンクシヨンスイツチを示す情報に基づき
種々の制御信号を形成する。カスタム機能CA、
フインガコード機能FC、またはシングルフイン
ガ機能SFを選択するフアンクシヨンスイツチが
オンされると、これはフアンクシヨンスイツチ検
出回路６（第２図）によつて検出され、各フアン
クシヨンスイツチのオン状態を示す信号CA0，
FC0，SF0が制御信号発生回路２４の自動ベース
コードフアンクシヨンメモリ３７にそれぞれ加え
られる。またベース音メモリ機能MP、またはコ
ード音メモリ機能MLのオンも同様にフアンクシ
ヨン検出回路６によつて検出され、ベース音メモ
リ機能MP、またはコード音メモリ機能MLが選
択されたことを示す信号MP0，ML0がフアンクシ
ヨン検出回路６から制御信号発生回路２４のベー
ス音メモリ信号メモリ３８、コード音メモリ信号
メモリ３９に加えられる。ここで自動ベースコー
ドフアンクシヨンメモリ３６のロード条件はステ
ートS0を示す信号S0であり、クリア条件は信号S0
を反転した信号0である。すなわち自動ベースコ
ードフアンクシヨンメモリ３７の記憶はキースイ
ツチの走査の１巡毎に生じる信号S0のタイミング
で書き換えられる。 またベース音メモリ信号３８のロード条件は （CON＋RRUN）｛（＋）・PP ＋（SF＋FC）LP｝ …(1) であり、クリア条件は △Ｆ＋0＋＋ …(2) である。 ただし、信号CONはコード音またはベース音
を持続音とするコンスタント機能がフアンクシヨ
ンスイツチ部５で選択されていることを示す信号
であり、信号RRUNはフアンクシヨンスイツチ部
５でいづれかのリズムが選択されていることを示
す信号であり、信号△Ｆはカスタム機能CA、フ
インガコード機能FCまたはシングルフインガ機
能SFを選択するフアンクシヨンスイツチが切換
えられたことを示す信号である。すなわちベース
音メモリ信号メモリ３８は、コンスタント機能ま
たはリズムが選択されているという条件下におい
て（CON＋RRUN＝“１”）、シングルフインガ機
能SFおよびフインガコード機能FCのいづれも選
択されていないとき＋＝“１”）、すなわち
カスタム機能CAが選択されているときにはブロ
ツク検出回路１１（第６図）からブロツクP1また
はP2が抽出されたことを示す信号PPが出力され
ること（PP＝“１”）を条件として、またシング
ルフインガ機能SFまたはフインガコード機能FC
が選択されているとき（SF＋FC＝“１”）にはブ
ロツク検出回路１１からブロツクL1〜L5が抽出
されたことを示す信号LPが出力されること（LP
＝“１”）を条件としてベース音メモリ機能MPが
選択されたことを示す信号MP0を記憶し、信号△
Ｆが生じたとき（△Ｆ＝“１”）または信号MP0が
“０”となつたとき（＝“１”）、またはコンス
タント機能またはリズムのいづれの選択も解除さ
れたとき（＋＝“１”）、その記憶はク
リアされる。 またコード音メモリ信号メモリ３９のロード条
件は （CON＋RRUN）・LP …(3) であり、クリア条件は △Ｆ＋0＋＋ …(4) である。すなわちコード音メモリ信号メモリ３９
は、コンスタント機能またはリズムが選択されて
いるという条件下において（CON＋RRUN＝
“１”）、ブロツク検出回路１１から信号LPが出力
されること（LP＝“１”）を条件にコード音メモ
リ機能MLが選択されたことを示す信号ML0を記
憶し、信号△Ｆが生じたとき（△Ｆ＝“１”）、ま
たは信号ML0が“０”となつたとき（0＝
“１”）、またはコンスタント機能またはリズムの
いづれも選択されなくなつたとき（＋
RRUN＝“１”）、その記憶はクリアされる。 また制御信号発生回路２４はコード検出回路２
０（第１３図）で発生されたコード検出信号CH
を記憶するコード検出信号メモリ３３、ノンコー
ド検出信号NCを記憶するノンコード検出信号メ
モリ３４、自動ベースコード第１処理時間におい
てコード検出信号CHがでたことを示す信号を記
憶するコード成立信号メモリ３５、ペダル鍵盤で
鍵が押下されていることを示す信号を記憶するペ
ダル音信号メモリ３６を具えており、コード検出
信号メモリ３３のロード条件は、 CH・ …(5) であり、クリア条件は S0・（＋）＋LKNK＋△Ｆ …(6) である。 ノンコード検出信号メモリ３４のロード条件は NC・ …(7) であり、クリア条件は AP（＝A1P＋A2P） …(8) である。 コード成立信号メモリ３５のロード条件は FC・CH・・A1 …(9) であり、クリア条件は FC・・A2P＋△Ｆ …(10) である。 ペダル音信号メモリ３６のロード条件は （＋）・Ｐ・3P …(11) であり、クリア条件は （＋）・・A2P＋△Ｆ …(12) である。ただし、信号CHH，NCHはコード検出
信号メモリ３３の出力、ノンコード検出信号メモ
リ３４の出力であり、信号FC、SFは自動ベース
コードフアンクシヨンメモリ３７のステージ３７
―２，３７―３の出力であり、信号MP，MLは
ベース音メモリ信号メモリ３８の出力、コード音
メモリ信号メモリ３９の出力であり、信号LKNK
は後述するチヤンネルプロセツサ２００の割当て
制御回路２６（第１６図）から発生されるもの
で、下鍵盤の新らたな押下鍵を示す新らたなキー
コードが加えられたとき生じる下鍵盤ニユーキー
オン信号であり、信号A1は自動ベースコード第
１処理時間を示す信号である。 すなわちコード検出信号メモリ３３は、コード
検出回路２０（第１３図）からコード検出信号
CHが出力されるとこのコード検出信号CHを最初
に出力されたタイミングで記憶し、ベース音メモ
リ機能MP、コード音メモリ機能MLのいづれも
選択されていないときには信号S0が生じる毎に、
また下鍵盤ニユーキーオン信号LKNKまたは信号
△Ｆが生じたときにその記憶をクリアする。 またノンコード検出信号メモリ３４はコード検
出回路２０からノンコード検出信号NCが出力さ
れるとこのノンコード検出信号NCを最初に出力
されたタイミングで記憶し、ブロツク検出回路１
１のステージ１１―１４，１１―１５の出力
AP1，AP2によつてその記憶をクリアする。 またコード成立信号メモリ３５はフインガコー
ド機能FCが選択されているという条件下におい
て、自動ベースコード第１処理時間にコード検出
回路２０からコード検出信号CHが出力される
と、この信号CHを最初に出力されたタイミング
で記憶し、信号NCHがないとき（下鍵盤で押下
されていた鍵が離鍵されたとき）信号A2Pのタイ
ミングで、または信号△Ｆのタイミングでこの記
憶をクリアする。 またペダル音信号メモリ３６は、フインガコー
ド機能FCまたはシングルフインガコード機能SF
のいづれも選択されていないという条件下におい
て、ペダル鍵盤で鍵が押下されていることを示す
信号Ｐを信号３Ｐのタイミングで記憶し、ベース
音メモリ機能MPが選択されていないときには信
号A2Pのタイミングで、また信号△Ｆが生じたと
きその記憶をクリアする。 制御信号発生回路２４は上記自動ベースコード
フアンクシヨンメモリ３７、ベース音メモリ信号
メモリ３８、コード音メモリ信号メモリ３９の出
力CA，FC，SF，MP，MLおよびコード検出信
号メモリ３３、ノンコード検出信号メモリ３４、
コード成立信号メモリ３５、ペダル音信号メモリ
３６の出力CHH、NCH，CHO，POを用いて
種々の制御信号を形成し、これらの信号によつて
フアンクシヨンスイツチの選択に応じた制御が行
なわれる。以下各場合における動作を説明する。 １ フインガコード機能FCが選択された場合フ
インガコード機能FCが選択された場合は下鍵
盤で押下された複数の鍵の音に基づいて自動コ
ード演奏が行なわれる。すなわち下鍵盤で押下
された鍵を示す複数のキーコードはそのままコ
ード音を示すキーコードとしてチヤンネルプロ
セツサ２００に送出され、ベース音を示すキー
コードは下鍵盤で押下された鍵の音のうち１つ
を根音として下鍵盤で押下された複数の鍵の構
成するコード種類に応じて形成される。 フインガコード機能FCにおける自動ベース
演奏のための根音は自動ベースコード第１処理
時間または自動ベースコード第２処理時間にお
いてノート検出回路１３から順次出力される各
ノートCL〜Ｃを示す信号を用いて行なわれ
る。自動ベースコード第１処理時間または自動
ベースコード第２処理時間においてノート検出
回路１３から順次出力される信号はコード検出
回路２０（第１３図）のノートレジスタ３２の
シフトするタイミングと完全に一致しており、
ノート検出回路１３から出力される信号はちよ
うどノートレジスタ３２のステージ３２―１は
シフトされた音（ノート）に対応している。し
たがつてコード検出回路２０でコードの成立を
検出した時点（コード検出信号CHが発生した
時点）でノート検出回路１３から出力される信
号KN1P〜KN4Pを根音のノートを示すノートコ
ードKN1〜KN4としてノートコードメモリ１８
（第１１図）に読み込む。 このノートコードメモリ１８への根音のノート
を示すノートコードの読み込みは信号AKOSによ
つて行なわれる。信号AKOSは第１４図に示す制
御信号発生回路２４のオア回路OR２４から出力
される信号で、信号AKOSを論理式で示すと、 AKOS＝FC・・CH・A1 ＋FC・・・NC・A2 ＋SF・・NC・A1 ＋（＋）・Ｐ・3P …(13) となる。ここで、信号A1は自動ベースコード第
１処理時間を表わし、信号A2は自動ベースコー
ド第２処理時間を表わす信号である。 フインガコード機能FCが選択されているとい
う条件下においては式(13)の第１項、第２項のみ
が関係する。すなわちまず自動ベースコード第１
処理時間（A1＝“１”）においてコード検出回路
２０からコード検出信号CHが生じると、このコ
ード検出信号CHが生じる最初のタイミング
（＝“１”）で信号AKOSが“１”となつてノ
ートコードメモリ１８（第１１図）のアンド回路
Ａ２７が動作可能となり、このときノート検出回
路１３から出力される信号KN1P〜KN4Pが根音の
ノートを示すノートコードKN1〜KN4としてデイ
レイフリツプフロツプDF１８に読み込まれる。 自動ベースコード第１処理時間（A1＝“１”）
においてコード検出回路２０からコード検出信号
CHが出力されない場合は、次の自動ベースコー
ド第２処理時間（A2＝“１”）においてコード検
出回路２０から出力されるノンコード信号NCに
よつて根音が検出される。自動ベースコード第１
処理時間においてコード検出信号CHが生じない
とコード成立信号メモリ３５（第１４図）の出力
CHOは“０”である。したがつて自動ベースコ
ード第２処理時間において最初にノンコード信号
NCが生じた＝“１”時点で式(13)の第２項の
条件が成立し、このときノート検出回路１３から
出力される信号KN1P〜KN4Pが根音を示すノート
コードKN1〜KN4としてノートコードメモリ１８
のデイレイフリツプフロツプDF１８に読み込ま
れる。 ノートコードメモリ１８のデイレイフリツプフ
ロツプDF１８に読み込まれた根音のノートを示
すノートコードKN1〜KN4はノートコードゲート
回路１９のベース音ゲートタイミング信号BGT
によつて動作可能となるアンド回路Ａ３０、オア
回路OR１８を介して出力される。ここでベース
音ゲートタイミング信号BGTは制御信号形成回
路２４のアンド回路Ａ４０（第１４図）から出力
される信号で、このベース音ゲートタイミング信
号BGTを論理式で示すと、 BGT＝AKO′（ABT＋） …(14) となる。ただし、信号AKO′は制御信号発生回路
２４のオア回路OR２５（第１４図）から出力さ
れる信号AKOを１ビツトタイム（54μｓ）遅延
させた信号であり、信号AKOを論理式で示すと AKO＝FC・・CH・A1 ＋FC・・・NC・A2 ＋FC・CHO・NCH・・A2P ＋FC・（CHO＋）（ML＋MP）・
A2P ＋SF・・NC・A1 ＋SF・・（ML＋MP）・A2P ＋（＋）・PO・A2P ……(15) となる。また信号ABTは後述するキーコード加
工データ発生回路２３のオア回路OR３０（第１
２図）から出力されるベース音タイミング信号
で、パターンジエネレータ４（第２図）からベー
スパターンBT1〜BT4が発生されていることを示
す信号あり、信号は制御信号形成回路２４
のオア回路OR２６の出力を反転した信号でフイ
ンガコード機能FC、シングルフインガ機能SF、
カスタム機能CAのいづれも選択されていないと
き“１”となる信号である。 したがつてフインガコード機能FCが選択され
ているこの場合においては式(15)の第１項から第
４項が関係する。式(15)の第１項、第２項は前述
した式(13)の第１項、第２項と同一である。すな
わち、自動ベースコード第１処理時間においてコ
ード検出信号CHが生じると初めてコード検出信
号CHが生じたタイミングで式(15)の第１項の論
理条件が成立し、このタイミングから１ビツトタ
イム（54μｓ）経過して信号BGTが“１”とな
つてノートコードゲート回路１９のアンド回路Ａ
３０を動作可能にし、式(13)の第１項の論理条件
が成立したタイミングでノートコードメモリ１８
に読み込まれた根音のノートを示すノートコード
KN1〜KN4をオア回路OR１８を介して出力す
る。 また自動ベースコード第１処理時間においてコ
ード検出信号CHが生じないことを条件に自動ベ
ースコード第２処理時間において、ノンコード検
出信号NCが生じると式(15)の第２項の論理条件
が成立し、このタイミングから１ビツトタイム遅
延して、式(13)の第２項の論理条件が成立したタ
イミングでノートコードメモリ１８に読み込まれ
た根音のノートを示すノートコードKN1〜KN4を
ノートコードゲート回路１９を介して出力する。 式(15)の第３項は下鍵盤で押下した複数の鍵に
よつていつたんコードが成立したが、一部の鍵を
離鍵または一部の鍵を押鍵変更したためにコード
が成立しなくなつた場合のためのものである。自
動ベースコード第１処理時間においてコード検出
信号CHが生じ、コード成立信号メモリ３５（第
１４図）に信号“１”が記憶されたのち一部の鍵
を離鍵または押鍵変更したためにコードが成立し
なくなると、次のサイクルにおける自動ベースコ
ード第１処理時間においては式(15)の第１項の条
件は成立せず、また続く自動ベースコード第２処
理時間においても信号CHOがクリアされていな
いため式(15)の第２項の条件も成立しない。した
がつて、例えば式(15)が第１項、第２項のみであ
ると上記場合にはノートコードゲート回路１９
（第１１図）から根音のノートを示すノートコー
ド（KN1〜KN4）が出力されなくなり、自動ベー
ス演奏のためのキーコードを形成することができ
なくなる。式(15)の第３項は下鍵盤で押下した複
数の鍵によつていつたんコードが成立した後、一
部の鍵の離鍵または押鍵変更によつてコードが成
立しなくなると信号A2Pのタイミングで成立す
る。これによつて信号A2Pのタイミングから１ビ
ツトタイム（54μｓ）遅延した自動ベースコード
第２処理時間の最初のタイミングでベース音ゲー
トタイミング信号BGTが“１”となり、一部鍵
の離鍵または押鍵変更前にノートコードメモリ１
８に読み込まれた根音のノートを示す信号をノー
トコードゲート回路１９を介して出力する。すな
わち下鍵盤の押下鍵によつていつたんコードが成
立後一部鍵の離鍵または押鍵変更によりコードが
成立しなくなると一部鍵の離鍵または押鍵変更前
に検出した根音がそのまま用いられる。 式(15)の第４項は後に詳述するコード音メモリ
機能MLまたはベース音メモリ機能MPが選択さ
れた場合のためのものであり、ここで説明しな
い。 ノートコードゲート回路１９（第１１図）から
根音のノートを示すノートコードKN1〜KN4が出
力されるとこのタイミングに同期して、ブロツク
コードゲート回路１７（第１０図）からは根音の
オクターブを示すブロツクコードKB3〜KB1が出
力され、ブロツクデータゲート回路（第９図）か
らはペダル鍵盤音（ベース音）を示すペダル鍵盤
信号PKが出力される。第１０図において、フイ
ンガコード機能FCが選択されている場合には信
号＋を反転した信号（SF＋FC）が加わる
アンド回路Ａ２５が動作可能になる。したがつて
ベース音ゲートタイミング信号BGTのタイミン
グでアンド回路Ａ２５は信号“１”を出力し、こ
の信号“１”をオア回路OR１５に加え、信号
KB1を“１”にする。すなわちブロツクコードゲ
ート回路１７からはベース音ゲートタイミング信
号BGTのタイミングで第１オクターブを示すブ
ロツクコードKB3〜KB1“001”が出力される。
また第９図において、フインガコード機能FCが
選択されている場合には、ブロツクデータゲート
回路１５のアンド回路Ａ１５が動作可能となり、
下鍵盤での押下鍵を示すアンド回路Ａ１１の出力
をオア回路OR１１を介してデイレイフリツプフ
ロツプDF１３に加え、この信号をアンド回路Ａ
１６、オア回路OR１１を介して自己保持し、こ
のデイレイフリツプフロツプDF１３に保持され
た信号をベース音ゲートタイミング信号BGTの
タイミングで動作可能となるアンド回路Ａ２０、
オア回路OR１４を介してペダル鍵盤音を示すペ
ダル鍵盤信号PKとして出力する。すなわちブロ
ツクデータゲート回路１５からはベース音ゲート
タイミング信号BGTのタイミングでペダル鍵盤
音であることを示すペダル鍵盤信号PKが出力さ
れる。なお、アンド回路Ａ１６はステートS0を示
す信号を２ビツトタイム（96μｓ）遅延した信号
S0″によつて不動作となり、デイレイフリツプフ
ロツプDF１３の記憶はこの信号S0″のタイミング
毎にクリアされるようになつている。なお、信号
S0″は制御信号発生回路２４（第１４図）から発
生される。 ブロツクコードゲート回路１７から出力される
根音のオクターブを示すブロツクコードKB1〜
KB3およびノートコードゲート回路１９から出力
される根音のノートを示すノートコードKN1〜
KN4はキーコード加工回路２２に加えられ、キー
コード加工データ発生回路２３から発生されるキ
ーコード加工データSD1〜SD5によつて加工され
ることによりベース音を示すキーコードが形成さ
れる。 第１２図はこのキーコード加工回路２２および
キーコード加工データ発生回路２３の１回路例を
示したものである。なお、このキーコード加工回
路２２およびキーコード加工データ発生回路２３
は特願昭53―4975号（発明の名称「電子楽器」）
に開示されているキーコード加工回路および従音
形成データ発生装置と基本的に共通しているの
で、その詳細説明は省略しここでは概略説明にと
どめる。キーコード加工回路２２はノートコード
ゲート回路１９から出力されるノートコードKN1
〜KN4がＡ入力A1〜A4に加わる４ビツトのノー
トコード加算器４０およびブロツクコードゲート
回路１７から出力されるブロツクコードKB1〜
KB3がＡ入力A1〜A3に加わる３ビツトのブロツ
クコード加算器４１を具えている。 キーコード加工データ発生回路２３はパターン
ジエネレータ（第２図）から発生されるベースパ
ターンBT1〜BT4およびコード種類メモリ２１
（第１３図）に記憶されたコード種類を示す信号
（マイナ検出信号３bs、セブンス検出信号７bs）
に応じて所定のキーコード加工データSD1〜SD5
を発生する。コード種類メモリ２１にマイナ検出
信号3bs、セブンス検出信号7bsのいづれも記憶
されない場合、すなわちメジヤコードが指定され
た場合およびマイナ検出信号3bsのみが記憶され
マイナコードが指定された場合およびセブンス検
出信号7bsのみが記憶されセブンスコードが指定
された場合におけるキーコード加工データ発生回
路２３から発生されるキーコード加工データSD1
〜SD5をベースパターンBT1〜BT4との関係のも
とに表に示すと第４表から第６表のようになる。
合のキーコーダ１００の動作 シングルフインガ機能SF、フインガコード機
能FC、カスタム機能CAがいづれも選択されてい
ない場合は、キーコーダ１００はブロツク検出回
路１１、ノート検出回路１３の出力に基づき押下
鍵のオクターブおよびノートを示すキーコード
KC（B1〜B3、N1〜N4）および該抑下鍵が上鍵盤
音、下鍵盤音、ペダル鍵盤のいづれかであること
を示す上鍵盤信号UK、下鍵盤信号LK、ペダル鍵
盤信号PKを形成し、これをチヤンネルプロセツ
サ２００に送出する。 鍵盤部１（第２図）で上鍵盤、下鍵盤、ペダル
鍵盤のいづれかの鍵が押下されると、キーコーダ
１００のブロツク検出回路１１からはステートS2
において押下鍵の含まれるブロツクを示す信号が
出力され、ノート検出回路１１からは押下鍵のノ
ートを示す信号が出力される。ステートS2におい
てブロツク検出回路１１から出力される押下鍵の
ブロツクを示す信号は、具体的には押下鍵が上鍵
盤、下鍵盤、ペダル鍵盤のいづれの鍵であるかを
示すブロツクデータBD（この実施例では第６図
に示した信号PP＋LP＋A2P、LP＋UP、APが用
いられ、後に説明するようにこれらの信号から上
鍵盤信号UK、下鍵盤信号LK、ペダル鍵盤信号
PKが形成される。）および押下鍵のオクターブを
示す信号KB1P〜KB3Pであり、ステートS3におい
てノート検出回路１３から出力される信号は押下
鍵のノートを示す信号KN1P〜KN4Pである。 ブロツク検出回路１１からステートS2において
出力されるブロツクデータBDおよびブロツクコ
ードを示す信号KB1P〜KB3Pはそれぞれブロツク
データメモリ１４（第２図）、ブロツクコードメ
モリ１６（第２図）に加えられ、ステートS3の間
保持される。ブロツクデータメモリ１４、ブロツ
クコードメモリ１６でブロツク検出回路１１から
出力されたブロツクデータBDおよびブロツクコ
ードを示す信号KB1P〜KB3PをステートS3の間保
持するのはノート検出回路１３からのステートS3
において出力されるノートコードを示す信号
KN1P〜KN4Pとタイミングを合せるためである。 ブロツクデータゲート回路１５はブロツクデー
タメモリ１４にステートS3の間保持されるブロツ
クデータBDに基づき、押下鍵の音が上鍵盤音、
下鍵盤音のいづれの音であるかを示す上鍵盤信号
UK 下鍵盤信号LK またはペダル鍵盤信号PK
を形成し、これらの信号UK，LK、またはPKを
チヤンネルプロセツサ２００に送出する。 第９図は上記ブロツクデータメモリ１４および
ブロツクデータゲート回路の１回路例を示したも
のである。ブロツクデータメモリ１４は３ステー
ジのレジスタからなり、ブロツク検出回路１１か
ら加えられるブロツクデータBD（信号PP＋LP＋
A2P，LP＋UP，AP）を各ステージ１４―１〜１
４―３に読み込み、信号S3によつてステートS3の
間保持する。なお、ブロツクデータメモリ１４の
詳細はステージ１４―１に関してのみ示し、ステ
ージ１４―２、１４―３に関しては省略してある
が、ステージ１４―２、１４―３もステージ１４
―１と同一の構成である。 信号PP＋LP＋A2P，LP＋UPをステートS3の間
保持するブロツクデータメモリ１４のステージ１
４―１ １４―２の出力信号Ｐ＋Ｌ＋A2，Ｌ＋
Ｕはブロツクデータゲート回路１５に加えられ
る。ブロツクデータゲート回路１５では、アンド
回路Ａ１０によつて信号Ｐ＋Ｌ＋A2をインバー
タIN１０で反転した信号と信号Ｌ＋Ｕのアンド
条件をとることにより上鍵盤信号Ｕを形成し、ア
ンド回路Ａ１１によつて信号Ｐ＋Ｌ＋A2と信号
Ｌ＋Ｕのアンド条件をとることによつて、下鍵盤
信号Ｌを形成する。すなわち押下鍵が上鍵盤で押
下されたものであるときにはアンド回路Ａ１０の
アンド条件が成立し、このアンド回路Ａ１０の出
力は上鍵盤信号UKとしてデイレイフリツプフロ
ツプDF１０を介してチヤンネルプロセツサ２０
０に送出される。また押下鍵が下鍵盤で押下され
たものであるときにはアンド回路Ａ１１のアンド
条件が成立し、このアンド回路Ａ１１の出力は下
鍵盤信号LKとして、自動ベースコード機能が選
択されていないことを条件に動作可能となるアン
ド回路Ａ１４、デイレイフリツプフロツプDF１
２、オア回路OR１３を介してチヤンネルプロセ
ツサ２００に送出される。 押下鍵がペダル鍵盤で押下されたものであると
きには上記と異なつた処理が行なわれる。これは
後述するノートコードメモリ１８（第２図、第１
１図）において、ノート検出回路１３から出力さ
れるノートを示す信号KN1P〜KN4Pがペダル鍵盤
の鍵に関するものであるときには上鍵盤または下
鍵盤の鍵に関するものと異なつた取扱いをしてい
るからである。すなわちノート検出回路１３から
出力される信号KN1P〜KN4Pがペダル鍵盤の鍵に
関するものであるときにはこの信号KN1P〜KN4P
をいつたんノートコードメモリ１８に記憶させ、
これをノートコードゲート回路１９（第２図，第
１１図）からブロツク検出回路１１の回路１１―
５の記憶が抽出され、信号A2Pが発生される次の
タイミング（ステートS3で読み出すようにしてい
る。したがつてペダル鍵盤音であることを示すペ
ダル鍵盤信号PKはこのノートコードメモリ１８
から読み出される信号のタイミングと同期する必
要がある。 押下鍵の音がペダル鍵盤音であることを示すペ
ダル鍵盤信号PKは後述する制御信号発生回路２
４（第２図，第１４図）から発生される信号PO
に基づいて形成される。この信号POはフインガ
コード機能がFCおよびシングルフインガ機能SF
が選択されていないという条件下において、ブロ
ツク検出回路１１でペダル鍵盤の鍵を含むブロツ
クP1またはP2が抽出されているときのステートS3
の立下り時（第６図に示したステートコントロー
ル回路１２から発生される信号３Ｐのタイミン
グ）に立上り、ブロツク検出回路１１の回路１１
―１５からの信号A2Pが出力されるタイミングで
立下る信号である。制御信号発生回路２４で発生
された信号POはオア回路OR１２（第９図）を介
してデイレイフリツプフロツプDF１４に加えら
れ、１ビツトタイム（54μｓ）遅延された後アン
ド回路Ａ２１に加えられる。アンド回路Ａ２１の
他の入力には後述するベース音ゲートタイミング
信号BGTが加えられている。このベース音ゲー
トタイミング信号BGTは論理式（＋）・
PO・A2Pが成立すると、この成立時点から１ビ
ツトタイム遅れて“１”となり、これによつてア
ンド回路Ａ２１は動作可能となりアンド回路Ａ２
１の出力“１”をオア回路OR１４を介してペダ
ル鍵盤信号PKとしてチヤンネルプロセツサ２０
０に送出する。 ブロツクコードゲート回路１７はブロツクコー
ドメモリ１６の出力を受入し、押下鍵のオクター
ブを示すブロツクコードKB1〜KB3を形成する。 第１０図はブロツクコードメモリ１６およびブ
ロツクコードゲート回路１７の１回路例を示した
ものである。ブロツクコードメモリ１６はステー
トS2においてブロツク検出回路１１から加えられ
る押下鍵のオクターブを示す信号KB1P〜KB3Pを
読み込み、この信号KB1P〜KB3Pを信号S3によつ
てステートS3の間保持する。なおブロツクコード
メモリ１６は信号KB1Pに対応するステート１６
―１のみ詳細を示したが信号KB2P，KB3Pに対応
するステート１６―２，１６―３も同一の構成で
ある。ブロツクコードメモリ１６の各ステート１
６―１〜１６―３からステートS3において出力さ
れる信号KB1〜KB3はブロツクコードゲート回路
１７に加えられる。ブロツクコードゲート回路１
７は加えられた信号KB1〜KB3をそれぞれデイレ
イフリツプフロツプDF１４〜DF１６で１ビツト
タイム（54μｓ）遅延させ、オア回路OR１５、
OR１６を介し、あるいはそのまま出力する。ブ
ロツクコードメモリ１６に保持される信号KB1P
〜KB3Pがペダル鍵盤の鍵に関するものであると
きには上記と異なつた処理をする。これは前述し
たようにノートコードメモリ１８においてペダル
鍵盤の鍵に関する信号KN1P〜KN4Pをベース音ゲ
ートタイミング信号BGTのタイミングまで保持
しているからである。ブロツクコードメモリ１６
からステートS3において出力される信号KB1〜
KB3がペダル鍵盤の鍵に関するものであるときに
はステートS3の立下り部（信号３Ｐのタイミン
グ）においてブロツクコードゲート回路１７のア
ンド回路Ａ２２が動作可能となり、ブロツクコー
ドメモリ１６のステート１６―２の出力をこのア
ンド回路Ａ２２、オア回路OR１７を介してデイ
レイフリツプフロツプDF１７に加えアンド回路
Ａ２３、オア回路OR１７を介して自己保持す
る。ところで、ペダル鍵盤の鍵を含むブロツクは
P1とP2があり、第２表に示したようにブロツクP1
のブロツクコードKB3〜KB1は“001”であり、
ブロツクP2のブロツクコードKB3〜KB1は
“010”である。そこでブロツクコードゲート回路
１７では、加えられるブロツクコードKB1〜KB3
がペダル鍵盤の鍵に関するものであるときにはブ
ロツクコードKB1〜KB3のうち信号KB2のみを記
憶し、KB2＝０のときには信号BGTのタイミング
でブロツクコードKB3〜KB1として“001”を出
力し、KB2＝１のときにはブロツクコードKB3〜
KB1として“010”を出力するようにしている。
デイレイフリツプフロツプDF１７の出力をイン
バータで反転した信号はアンド回路Ａ２４に加え
られ、またデイレイフリツプフロツプDF１７の
出力はアンド回路Ａ２６に加えられる。アンド回
路Ａ２４，Ａ２６はフインガコード機能FCおよ
びシングルフインガ機能SFが選択されていない
こと（信号＋＝“０”）を条件に信号BGTの
タイミングで動作可能となる。したがつてアンド
回路Ａ２４，Ａ２６は信号BGTのタイミングで
デイレイフリツプフロツプDF１７の出力を反転
した信号およびデイレイフリツプフロツプDF１
７の出力をオア回路OR１５，OR１６にそれぞれ
加え、信号KB1，KB2として出力する。また信号
BGTのタイミングにおいてはブロツク検出回路
１１で回路１１―１５の記憶が抽出されており、
信号KB3は“０”であるのでデイレイフリツプフ
ロツプDF１７の出力が“０”すなわちKB2＝０
であればブロツクコードゲート回路１７の出力
KB3〜KB1はブロツクP1を示す“001”となり、
デイレイフリツプフロツプDF１７の出力が
“１”すなわちKB2＝１であればブロツクゲート
回路１７の出力KB3〜KB1はブロツクP2を示す
“010”となる。 ノート検出回路１３からステートS3において出
力される押下鍵のノートを示す信号KN1P〜KN4P
はノートコードメモリ１８（第２図，第１１図）
に加えられる。ノートコードメモリ１８は加えら
れる信号KN1P〜KN4Pが上鍵盤の鍵に関するもの
の場合とペダル鍵盤の鍵に関するものの場合とで
異なつた動作をする。すなわち、加えられる信号
KN1P〜KN4Pが上鍵盤または下鍵盤の鍵に関する
ものである場合はこの信号を１ビツトタイム（54
μｓ）遅延させただけで出力し、ペダル鍵盤の鍵
に関するものである場合はこの信号を保持し、ノ
ートコードゲート回路１９（第２図，第１１図）
から信号BGTのタイミングで出力する。 第１１図はノートコードメモリ１８とノートコ
ードゲート回路１９の１回路例を示したものであ
る。ノートコードメモリ１８は４ステージからな
り、各ステージ１８―１〜１８―４はステージ１
８―１に代表して示されているようにデイレイフ
リツプフロツプDF１８、DF１９からなる２つの
記憶位置を有している。ノートコードメモリ１８
の各ステージ１８―１〜１８―４に加えられる信
号KN1P〜KN4Pが上鍵盤または下鍵盤の鍵に関す
るものであるとすると信号Ｌ＋Ｕ（第９図に示し
たブロツクデータメモリ１４のステージ１４―２
の出力）によつて各ステージ１８―１〜１８―４
のアンド回路Ａ２９が動作可能となり、加えられ
た信号KN1P〜KN4Pがアンド回路Ａ２９、デイレ
イフリツプフロツプDF１９を介してノートコー
ドゲート回路１９のオア回路１８から出力され
る。すなわちノートコードメモリ１８に加えられ
た信号KN1P〜KN4Pが上鍵盤または下鍵盤の鍵に
関するものであるときには１ビツトタイム（54μ
ｓ）遅延されただけでノートコードゲート回路１
９から出力される。 ノートコードメモリ１８に加えられる信号
KN1P〜KN4Pがペダル鍵盤の鍵に関するものであ
るときにはノートコードメモリ１８の各ステージ
１８―１〜１８―４のアンド回路Ａ２９は不動作
になるが、アンド回路Ａ２８が信号AKOSによつ
て動作可能となり、加えられた信号KN1P〜KN4P
をアンド回路Ａ２８、オア回路OR１７を介して
デイレイフリツプフロツプDF１８に加え、この
信号をアンド回路Ａ２７、オア回路OR１７を介
して自己保持する。ここで信号AKOSは自動ベー
スコード機能が選択されていないという条件下に
おいてはブロツク検出回路１１でペダル鍵盤を含
むブロツク（P1またはP2）が抽出されかつステー
トS3の立下り時（信号３Ｐのタイミング）で
“１”となる信号であり、アンド回路Ａ２７、オ
ア回路OR１７を介してデイレイフリツプフロツ
プDF１８に自己保持された信号は次の走査時間
においてペダル鍵盤の鍵を含むブロツク（P1また
はP2）が抽出され、信号AKOSが再び“１”とな
るまでクリアされない。デイレイフリツプフロツ
プDF１８の出力はノートコードゲート回路１９
のアンド回路Ａ３０に加えられる。ノートコード
ゲート回路１９のアンド回路Ａ３０は信号BGT
によつて動作可能となるようになつており、この
信号BGTのタイミングでデイレイフリツプフロ
ツプDF１８に記憶したペダル鍵盤の鍵に関する
ノートコードKN1〜KN4がオア回路OR１８を介
して出力される。 ブロツクコードゲート回路１７から出力される
ブロツクコードKB1〜KB3およびノートコードゲ
ート回路１９から出力されるノートコードKN1〜
KN4はキーコード加工回路２２（第２図，第１２
図）に加えられる。キーコード加工回路２２は後
に詳述するように自動ベースコード機能（シング
ルフインガ機能SF、フインガコード機能FC、カ
スタム機能CA）が選択されたときに動作し、自
動ベースコード演奏用のキーコードを形成するた
めに用いられるものであるがこの場合は動作せ
ず、加えられたブロツクコードKB1〜KB3、ノー
トコードKN1〜KN4をそのまま（特に加工しない
で）キーコードKC（B1〜B3，N1〜N4）としてチ
ヤンネルプロセツサ２００に送出する。 ブロツクデータゲート回路１５から送出される
各鍵盤信号UK，LK，PKおよびキーコード加工
回路２２から送出されるキーコードKCはその送
出タイミングが完全に一致しており、信号UK、
LK、PKおよびキーコードKCの組み合せによつ
て１つの音を示す信号が形成されている。すなわ
ち後述するチヤンネルプロセツサ２００において
は信号UK，LK，PKとキーコードKCの両者を用
いて発音割当てを実行し、そのいづれが欠けても
発音割当ては行なわれない。 (4) 自動ベースコード演奏におけるコード検出 自動ベースコード演奏におけるコード種類はノ
ート検出回路１３の出力を用いてコード検出回路
２０（第２図，１３図）によつて検出される。 第１３図はこのコード検出回路２０の１回路例
を示したものである。 １ フインガコード機能FCまたはカスタム機能
CAが選択された場合 フインガコード機能FCまたはカスタム機能CA
が選択された場合は、下鍵盤で押下された複数鍵
の音程関係からコード種類が検出される。ノート
検出回路１３（第６図）の回路１３―１および１
３―１３の出力CLPおよびCPはオア回路OR１９
でまとめられ、また回路１３―２〜１３―１２の
出力Ｃ#Ｐ〜BPはそのままノートレジスタ３２
の各ステージ３２―１〜３２―１２にそれぞれ加
えられる。ノートレジスタ３２の各ステージ３２
―１〜３２―１２はステージ３２―１に代表して
示されているように信号保持用のアンド回路Ａ３
１、ロード用のアンド回路Ａ３２、シフト用のア
ンド回路Ａ３３を具えている。ブロツク検出回路
１１（第６図）で下鍵盤の鍵を含むブロツクL1
〜L5のいづれかが抽出され、ノート検出回路１
３から押下鍵のノートを示す信号CLP〜CPが出
力されると信号Ｌによつてアンド回路Ａ３２が動
作可能となり、下鍵盤の押下鍵のノートを示す信
号（CLP〜CP）を対応するステージ（３２―１
〜３２―１２のアンド回路Ａ３２、オア回路OR
２０を介してデイレイフリツプフロツプDF２０
に加え、この信号をアンド回路Ａ３１、オア回路
OR２０を介して自己保持する。すなわちノート
レジスタ３２は下鍵盤で押下されている鍵のノー
トを示す信号を全て対応するステージ３２―１〜
３２―１２に読み込み、これを記憶する。ここで
信号Ｌはブロツクデータゲート回路１５のアンド
回路Ａ１１（第９図）から出力される信号で、ブ
ロツク検出回路１１で下鍵盤の鍵を含むブロツク
L1〜L5のいづれかが抽出されるとステートS3に
おいて“１”となる信号である。 コード検出回路２０では上記のようにしてノー
トレジスタ３２に読み込まれた下鍵盤での押下鍵
を示す信号を用いて、ブロツク検出回路１１で回
路１１―１４の記憶が抽出されたときの続くステ
ートS3（以下これを自動ベースコード第１処理時
間という）および回路１１―１５の記憶が抽出さ
れたときの続くステートS3（以下これを自動ベー
スコード第２処理時間という）においてコード種
類を検出する。 ブロツク検出回路１１で回路１１―１４または
１１―１５の記憶が抽出され、自動ベースコード
第１処理時間または自動ベースコード第２処理時
間となると信号Ａ（第９図に示すブロツクデータ
メモリ１４の出力）によつてノートレジスタ３２
の各ステージ３１―１〜３２―１２の信号保持用
アンド回路Ａ３１が不動作となり自己保持が解除
されるとともに、同時にシフト用アンド回路Ａ３
３が動作可能となり、これによつて各ステージ３
２―１〜３２―１２の記憶は低音側に（３２―１
２から３２―１に向けて）順次シフトされる。こ
のシフト時においてステージ３２―１の記憶に対
する各ステージ３２―２〜３２―１２の記憶の関
係（音程関係）から下鍵盤で押下されている鍵が
所定のコードを形成しているか否かが検出され
る。この検出はアンド回路Ａ３４，Ａ３５によつ
て行なわれる。 アンド回路Ａ３４にはノートレジスタ３２のス
テージ３２―１の出力、ステージ３２―３の反転
出力、ステージ３２―６の反転出力、ステージ３
２―１０の反転出力、ステージ３２―１１の出力
および信号Ａが加えられており、アンド回路Ａ３
５にはステージ３２―１の出力、ステージ３２―
３の反転出力、ステージ３２―６の反転出力、ス
テージ３２―８の出力、ステージ３２―１０の反
転出力、および信号Ａが加えられている。ところ
でノートレジスタ３２のステージ３２―１の音程
を完全１度とし、他のステージ３２―２〜３２―
１２の音程を示すとそれぞれ短２度、長２度、短
３度、長３度、完全４度、減５度、完全５度、短
６度、長６度、短７度、長７度となるから、アン
ド回路Ａ３４は下鍵盤での押下鍵が、完全１度、
短７度音程を含み、長２度、完全４度、長６度音
程を含まないときそのアンド条件が成立し、アン
ド回路Ａ３５は完全１度、完全５度音程を含み、
長２度、完全４度、長６度音程を含まないときそ
のアンド条件が成立する。アンド回路Ａ３４，Ａ
３５の出力はオア回路OR２１でまとめられ、コ
ード検出信号CHとして出力される。 アンド回路Ａ３６は信号Ａが生じているときノ
ートレジスタ３２のステージ３２―１の出力が
“１”となると動作する。すなわち下鍵盤で１つ
でも鍵が押下されていれば例えその押下鍵が所定
の音程関係になくても押下鍵を示す信号の記憶が
ステージ３２―１にシフトされた時点でアンド回
路Ａ３６は動作する。アンド回路Ａ３６の出力は
ノンコード信号NCとして出力される。 コード種類の検出はコード検出信号CHが出力
された時点でノートレジスタ３２のステージ３２
―４または３２―１１の出力があるか否か、すな
わち短３度音程または短７度音程の音を含むか否
かによつて検出される。例えばコード検出信号
CHが出力された時点でノートレジスタ３２のス
テージ３２―４から出力があればコード種類はマ
イナコードとして検出され、ノートレジスタ３２
のステージ３２―１１から出力があればセブンス
コードとして検出され、ノートレジスタ３２のス
テージ３２―４および３２―１１の両者とも出力
がなければメジヤコードとして検出される。ノー
トレジスタ３２のステージ３２―４、３２―１１
の出力はそれぞれコード種類メモリ２１のステー
ジ２１―１、２１―２に加えられる。コード種類
メモリ２１のステージ２１―１、２１―２の詳細
はステージ２１―１に代表して示されているよう
に、信号保持用のアンド回路Ａ３７とロード用の
２つのアンド回路Ａ３８，Ａ３８を具えており、
上記ノートレジスタ３２のステージ３２―４、３
２―１１から出力される信号をアンド回路Ａ３
８、オア回路OR２１を介してデイレイフリツプ
フロツプDF２１に加え、アンド回路Ａ３７、オ
ア回路OR２１を介して自己保持する。ここでロ
ード用アンド回路Ａ３８の動作条件は・
・CHとなつている。すなわち信号CHHは後
述する制御信号発生回路２４（第１４図）のコー
ド検出信号メモリ３３の出力であり、＝
“１”であることは未だコードが成立していない
ことを示すもので、初めてコード検出信号CHが
出力されたタイミングでアンド回路Ａ３８が動作
可能となつてノートレジスタのステージ３２―
４、３２―１１の信号を読み込む。勿論、この場
合シングルフインガ機能SFが選択されていない
ので信号は“１”である。ここで信号を
用いているのはノートレジスタ３２のシフト時に
おいて２回以上コード検出信号CHが生じても最
初にコード検出信号CHが生じた時点で優先的に
コード種類を判断し、再びコード検出信号CHが
生じてもその時点ではコード種類の判断をしない
ということを意味している。ノートコード種類メ
モリ２１のステージ２１―１，２１―２の出力は
それぞれマイナコードを示すマイナ検出信号３
bs、セブンスコードを示すセブンス検出信号７
bsとして出力される。 ２ シングルフインガ機能SFが選択された場合 自動ベースコード機能としてシングルフインガ
機能SFが選択された場合はペダル鍵盤を用いて
コード種類が検出される。すなわちペダル鍵盤で
白鍵を押下するとセブンスコードが指定され、黒
鍵を押下するとマイナコードが指定され、白鍵お
よび黒鍵のいずれも押下しないとメジヤコードが
指定される。ペダル鍵盤で白鍵または黒鍵を押下
したことの検出は、ブロツク検出回路１１でブロ
ツクP1またはP2を抽出し、続くステートS3におい
てノート検出回路１３のステージ１３―１〜１３
―１３から出力されるペダル鍵盤の押下鍵のノー
トを示す信号を用いて行なわれる。ノート検出回
路１３のステージ１３―２，１３―４，１３―
７，１３―９，１３―１１の出力Ｃ#Ｐ，Ｄ
#Ｐ，Ｆ#Ｐ，Ｇ#Ｐ，Ａ#Ｐおよびステージ１
３―１，１３―３，１３―５，１３―６，１３―
８，１３―１０，１３―１２，１３―１３の出力
CLP，DP，EP，FP，GP，AP，BP，CPはそれ
ぞれオア回路OR２２、OR２３でまとめられ、コ
ード種類メモリ２１のステージ２１―１，２１―
２のアンド回路Ａ３９に加えられる。コード種類
メモリ２１のステージ２１―１，２１―２のアン
ド回路Ａ３９には信号Ｐ・３Ｐが加えられており
アンド回路Ａ３９はブロツク検出回路１１でブロ
ツクP1またはP2が抽出されると続くステートS3の
立下り部で動作可能となる。したがつてペダル鍵
盤で黒鍵が押下されればコード種類メモリ２１の
ステージ２１―１に信号“１”が読み込まれ、マ
イナコードを示すマイナ検出信号３bsが出力さ
れ、白鍵が押下されるとコード種類メモリ２１の
ステージ２１―２に信号“１”が読み込まれ、セ
ブンスコードを示すセブンス検出信号７bsが出
力される。なお、この場合シングルフインガ機能
SFが選択されているので信号SFは“０”であり
コード種類メモリ２１のステージ２１―１，２１
―２のアンド回路Ａ３８は不動作となつている。 (5) 自動ベースコード演奏用のキーコードの発生 フインガコード機能FC、カスタム機能CAまた
はシングルフインガ機能SFが選択されている場
合は、自動ベースコード第１処理時間、自動ベー
スコード第２処理時間において押下鍵に基づき自
動ベースコード演奏用のキーコードが形成され
る。この自動ベースコード演奏用のキーコードの
形成動作は各機能FC，CA，SFに応じて異な
り、それぞれの動作は制御信号発生回路２４（第
１４図）からの信号に応じて制御される。 第１４図はこの制御信号発生回路２４の１回路
例を示したものである。制御信号発生回路２４は
フアンクシヨンスイツチ部５（第２図）でオンさ
れたフアンクシヨンスイツチを示す情報に基づき
種々の制御信号を形成する。カスタム機能CA、
フインガコード機能FC、またはシングルフイン
ガ機能SFを選択するフアンクシヨンスイツチが
オンされると、これはフアンクシヨンスイツチ検
出回路６（第２図）によつて検出され、各フアン
クシヨンスイツチのオン状態を示す信号CA0，
FC0，SF0が制御信号発生回路２４の自動ベース
コードフアンクシヨンメモリ３７にそれぞれ加え
られる。またベース音メモリ機能MP、またはコ
ード音メモリ機能MLのオンも同様にフアンクシ
ヨン検出回路６によつて検出され、ベース音メモ
リ機能MP、またはコード音メモリ機能MLが選
択されたことを示す信号MP0，ML0がフアンクシ
ヨン検出回路６から制御信号発生回路２４のベー
ス音メモリ信号メモリ３８、コード音メモリ信号
メモリ３９に加えられる。ここで自動ベースコー
ドフアンクシヨンメモリ３６のロード条件はステ
ートS0を示す信号S0であり、クリア条件は信号S0
を反転した信号0である。すなわち自動ベースコ
ードフアンクシヨンメモリ３７の記憶はキースイ
ツチの走査の１巡毎に生じる信号S0のタイミング
で書き換えられる。 またベース音メモリ信号３８のロード条件は （CON＋RRUN）｛（＋）・PP ＋（SF＋FC）LP｝ …(1) であり、クリア条件は △Ｆ＋0＋＋ …(2) である。 ただし、信号CONはコード音またはベース音
を持続音とするコンスタント機能がフアンクシヨ
ンスイツチ部５で選択されていることを示す信号
であり、信号RRUNはフアンクシヨンスイツチ部
５でいづれかのリズムが選択されていることを示
す信号であり、信号△Ｆはカスタム機能CA、フ
インガコード機能FCまたはシングルフインガ機
能SFを選択するフアンクシヨンスイツチが切換
えられたことを示す信号である。すなわちベース
音メモリ信号メモリ３８は、コンスタント機能ま
たはリズムが選択されているという条件下におい
て（CON＋RRUN＝“１”）、シングルフインガ機
能SFおよびフインガコード機能FCのいづれも選
択されていないとき＋＝“１”）、すなわち
カスタム機能CAが選択されているときにはブロ
ツク検出回路１１（第６図）からブロツクP1また
はP2が抽出されたことを示す信号PPが出力され
ること（PP＝“１”）を条件として、またシング
ルフインガ機能SFまたはフインガコード機能FC
が選択されているとき（SF＋FC＝“１”）にはブ
ロツク検出回路１１からブロツクL1〜L5が抽出
されたことを示す信号LPが出力されること（LP
＝“１”）を条件としてベース音メモリ機能MPが
選択されたことを示す信号MP0を記憶し、信号△
Ｆが生じたとき（△Ｆ＝“１”）または信号MP0が
“０”となつたとき（＝“１”）、またはコンス
タント機能またはリズムのいづれの選択も解除さ
れたとき（＋＝“１”）、その記憶はク
リアされる。 またコード音メモリ信号メモリ３９のロード条
件は （CON＋RRUN）・LP …(3) であり、クリア条件は △Ｆ＋0＋＋ …(4) である。すなわちコード音メモリ信号メモリ３９
は、コンスタント機能またはリズムが選択されて
いるという条件下において（CON＋RRUN＝
“１”）、ブロツク検出回路１１から信号LPが出力
されること（LP＝“１”）を条件にコード音メモ
リ機能MLが選択されたことを示す信号ML0を記
憶し、信号△Ｆが生じたとき（△Ｆ＝“１”）、ま
たは信号ML0が“０”となつたとき（0＝
“１”）、またはコンスタント機能またはリズムの
いづれも選択されなくなつたとき（＋
RRUN＝“１”）、その記憶はクリアされる。 また制御信号発生回路２４はコード検出回路２
０（第１３図）で発生されたコード検出信号CH
を記憶するコード検出信号メモリ３３、ノンコー
ド検出信号NCを記憶するノンコード検出信号メ
モリ３４、自動ベースコード第１処理時間におい
てコード検出信号CHがでたことを示す信号を記
憶するコード成立信号メモリ３５、ペダル鍵盤で
鍵が押下されていることを示す信号を記憶するペ
ダル音信号メモリ３６を具えており、コード検出
信号メモリ３３のロード条件は、 CH・ …(5) であり、クリア条件は S0・（＋）＋LKNK＋△Ｆ …(6) である。 ノンコード検出信号メモリ３４のロード条件は NC・ …(7) であり、クリア条件は AP（＝A1P＋A2P） …(8) である。 コード成立信号メモリ３５のロード条件は FC・CH・・A1 …(9) であり、クリア条件は FC・・A2P＋△Ｆ …(10) である。 ペダル音信号メモリ３６のロード条件は （＋）・Ｐ・3P …(11) であり、クリア条件は （＋）・・A2P＋△Ｆ …(12) である。ただし、信号CHH，NCHはコード検出
信号メモリ３３の出力、ノンコード検出信号メモ
リ３４の出力であり、信号FC、SFは自動ベース
コードフアンクシヨンメモリ３７のステージ３７
―２，３７―３の出力であり、信号MP，MLは
ベース音メモリ信号メモリ３８の出力、コード音
メモリ信号メモリ３９の出力であり、信号LKNK
は後述するチヤンネルプロセツサ２００の割当て
制御回路２６（第１６図）から発生されるもの
で、下鍵盤の新らたな押下鍵を示す新らたなキー
コードが加えられたとき生じる下鍵盤ニユーキー
オン信号であり、信号A1は自動ベースコード第
１処理時間を示す信号である。 すなわちコード検出信号メモリ３３は、コード
検出回路２０（第１３図）からコード検出信号
CHが出力されるとこのコード検出信号CHを最初
に出力されたタイミングで記憶し、ベース音メモ
リ機能MP、コード音メモリ機能MLのいづれも
選択されていないときには信号S0が生じる毎に、
また下鍵盤ニユーキーオン信号LKNKまたは信号
△Ｆが生じたときにその記憶をクリアする。 またノンコード検出信号メモリ３４はコード検
出回路２０からノンコード検出信号NCが出力さ
れるとこのノンコード検出信号NCを最初に出力
されたタイミングで記憶し、ブロツク検出回路１
１のステージ１１―１４，１１―１５の出力
AP1，AP2によつてその記憶をクリアする。 またコード成立信号メモリ３５はフインガコー
ド機能FCが選択されているという条件下におい
て、自動ベースコード第１処理時間にコード検出
回路２０からコード検出信号CHが出力される
と、この信号CHを最初に出力されたタイミング
で記憶し、信号NCHがないとき（下鍵盤で押下
されていた鍵が離鍵されたとき）信号A2Pのタイ
ミングで、または信号△Ｆのタイミングでこの記
憶をクリアする。 またペダル音信号メモリ３６は、フインガコー
ド機能FCまたはシングルフインガコード機能SF
のいづれも選択されていないという条件下におい
て、ペダル鍵盤で鍵が押下されていることを示す
信号Ｐを信号３Ｐのタイミングで記憶し、ベース
音メモリ機能MPが選択されていないときには信
号A2Pのタイミングで、また信号△Ｆが生じたと
きその記憶をクリアする。 制御信号発生回路２４は上記自動ベースコード
フアンクシヨンメモリ３７、ベース音メモリ信号
メモリ３８、コード音メモリ信号メモリ３９の出
力CA，FC，SF，MP，MLおよびコード検出信
号メモリ３３、ノンコード検出信号メモリ３４、
コード成立信号メモリ３５、ペダル音信号メモリ
３６の出力CHH、NCH，CHO，POを用いて
種々の制御信号を形成し、これらの信号によつて
フアンクシヨンスイツチの選択に応じた制御が行
なわれる。以下各場合における動作を説明する。 １ フインガコード機能FCが選択された場合フ
インガコード機能FCが選択された場合は下鍵
盤で押下された複数の鍵の音に基づいて自動コ
ード演奏が行なわれる。すなわち下鍵盤で押下
された鍵を示す複数のキーコードはそのままコ
ード音を示すキーコードとしてチヤンネルプロ
セツサ２００に送出され、ベース音を示すキー
コードは下鍵盤で押下された鍵の音のうち１つ
を根音として下鍵盤で押下された複数の鍵の構
成するコード種類に応じて形成される。 フインガコード機能FCにおける自動ベース
演奏のための根音は自動ベースコード第１処理
時間または自動ベースコード第２処理時間にお
いてノート検出回路１３から順次出力される各
ノートCL〜Ｃを示す信号を用いて行なわれ
る。自動ベースコード第１処理時間または自動
ベースコード第２処理時間においてノート検出
回路１３から順次出力される信号はコード検出
回路２０（第１３図）のノートレジスタ３２の
シフトするタイミングと完全に一致しており、
ノート検出回路１３から出力される信号はちよ
うどノートレジスタ３２のステージ３２―１は
シフトされた音（ノート）に対応している。し
たがつてコード検出回路２０でコードの成立を
検出した時点（コード検出信号CHが発生した
時点）でノート検出回路１３から出力される信
号KN1P〜KN4Pを根音のノートを示すノートコ
ードKN1〜KN4としてノートコードメモリ１８
（第１１図）に読み込む。 このノートコードメモリ１８への根音のノート
を示すノートコードの読み込みは信号AKOSによ
つて行なわれる。信号AKOSは第１４図に示す制
御信号発生回路２４のオア回路OR２４から出力
される信号で、信号AKOSを論理式で示すと、 AKOS＝FC・・CH・A1 ＋FC・・・NC・A2 ＋SF・・NC・A1 ＋（＋）・Ｐ・3P …(13) となる。ここで、信号A1は自動ベースコード第
１処理時間を表わし、信号A2は自動ベースコー
ド第２処理時間を表わす信号である。 フインガコード機能FCが選択されているとい
う条件下においては式(13)の第１項、第２項のみ
が関係する。すなわちまず自動ベースコード第１
処理時間（A1＝“１”）においてコード検出回路
２０からコード検出信号CHが生じると、このコ
ード検出信号CHが生じる最初のタイミング
（＝“１”）で信号AKOSが“１”となつてノ
ートコードメモリ１８（第１１図）のアンド回路
Ａ２７が動作可能となり、このときノート検出回
路１３から出力される信号KN1P〜KN4Pが根音の
ノートを示すノートコードKN1〜KN4としてデイ
レイフリツプフロツプDF１８に読み込まれる。 自動ベースコード第１処理時間（A1＝“１”）
においてコード検出回路２０からコード検出信号
CHが出力されない場合は、次の自動ベースコー
ド第２処理時間（A2＝“１”）においてコード検
出回路２０から出力されるノンコード信号NCに
よつて根音が検出される。自動ベースコード第１
処理時間においてコード検出信号CHが生じない
とコード成立信号メモリ３５（第１４図）の出力
CHOは“０”である。したがつて自動ベースコ
ード第２処理時間において最初にノンコード信号
NCが生じた＝“１”時点で式(13)の第２項の
条件が成立し、このときノート検出回路１３から
出力される信号KN1P〜KN4Pが根音を示すノート
コードKN1〜KN4としてノートコードメモリ１８
のデイレイフリツプフロツプDF１８に読み込ま
れる。 ノートコードメモリ１８のデイレイフリツプフ
ロツプDF１８に読み込まれた根音のノートを示
すノートコードKN1〜KN4はノートコードゲート
回路１９のベース音ゲートタイミング信号BGT
によつて動作可能となるアンド回路Ａ３０、オア
回路OR１８を介して出力される。ここでベース
音ゲートタイミング信号BGTは制御信号形成回
路２４のアンド回路Ａ４０（第１４図）から出力
される信号で、このベース音ゲートタイミング信
号BGTを論理式で示すと、 BGT＝AKO′（ABT＋） …(14) となる。ただし、信号AKO′は制御信号発生回路
２４のオア回路OR２５（第１４図）から出力さ
れる信号AKOを１ビツトタイム（54μｓ）遅延
させた信号であり、信号AKOを論理式で示すと AKO＝FC・・CH・A1 ＋FC・・・NC・A2 ＋FC・CHO・NCH・・A2P ＋FC・（CHO＋）（ML＋MP）・
A2P ＋SF・・NC・A1 ＋SF・・（ML＋MP）・A2P ＋（＋）・PO・A2P ……(15) となる。また信号ABTは後述するキーコード加
工データ発生回路２３のオア回路OR３０（第１
２図）から出力されるベース音タイミング信号
で、パターンジエネレータ４（第２図）からベー
スパターンBT1〜BT4が発生されていることを示
す信号あり、信号は制御信号形成回路２４
のオア回路OR２６の出力を反転した信号でフイ
ンガコード機能FC、シングルフインガ機能SF、
カスタム機能CAのいづれも選択されていないと
き“１”となる信号である。 したがつてフインガコード機能FCが選択され
ているこの場合においては式(15)の第１項から第
４項が関係する。式(15)の第１項、第２項は前述
した式(13)の第１項、第２項と同一である。すな
わち、自動ベースコード第１処理時間においてコ
ード検出信号CHが生じると初めてコード検出信
号CHが生じたタイミングで式(15)の第１項の論
理条件が成立し、このタイミングから１ビツトタ
イム（54μｓ）経過して信号BGTが“１”とな
つてノートコードゲート回路１９のアンド回路Ａ
３０を動作可能にし、式(13)の第１項の論理条件
が成立したタイミングでノートコードメモリ１８
に読み込まれた根音のノートを示すノートコード
KN1〜KN4をオア回路OR１８を介して出力す
る。 また自動ベースコード第１処理時間においてコ
ード検出信号CHが生じないことを条件に自動ベ
ースコード第２処理時間において、ノンコード検
出信号NCが生じると式(15)の第２項の論理条件
が成立し、このタイミングから１ビツトタイム遅
延して、式(13)の第２項の論理条件が成立したタ
イミングでノートコードメモリ１８に読み込まれ
た根音のノートを示すノートコードKN1〜KN4を
ノートコードゲート回路１９を介して出力する。 式(15)の第３項は下鍵盤で押下した複数の鍵に
よつていつたんコードが成立したが、一部の鍵を
離鍵または一部の鍵を押鍵変更したためにコード
が成立しなくなつた場合のためのものである。自
動ベースコード第１処理時間においてコード検出
信号CHが生じ、コード成立信号メモリ３５（第
１４図）に信号“１”が記憶されたのち一部の鍵
を離鍵または押鍵変更したためにコードが成立し
なくなると、次のサイクルにおける自動ベースコ
ード第１処理時間においては式(15)の第１項の条
件は成立せず、また続く自動ベースコード第２処
理時間においても信号CHOがクリアされていな
いため式(15)の第２項の条件も成立しない。した
がつて、例えば式(15)が第１項、第２項のみであ
ると上記場合にはノートコードゲート回路１９
（第１１図）から根音のノートを示すノートコー
ド（KN1〜KN4）が出力されなくなり、自動ベー
ス演奏のためのキーコードを形成することができ
なくなる。式(15)の第３項は下鍵盤で押下した複
数の鍵によつていつたんコードが成立した後、一
部の鍵の離鍵または押鍵変更によつてコードが成
立しなくなると信号A2Pのタイミングで成立す
る。これによつて信号A2Pのタイミングから１ビ
ツトタイム（54μｓ）遅延した自動ベースコード
第２処理時間の最初のタイミングでベース音ゲー
トタイミング信号BGTが“１”となり、一部鍵
の離鍵または押鍵変更前にノートコードメモリ１
８に読み込まれた根音のノートを示す信号をノー
トコードゲート回路１９を介して出力する。すな
わち下鍵盤の押下鍵によつていつたんコードが成
立後一部鍵の離鍵または押鍵変更によりコードが
成立しなくなると一部鍵の離鍵または押鍵変更前
に検出した根音がそのまま用いられる。 式(15)の第４項は後に詳述するコード音メモリ
機能MLまたはベース音メモリ機能MPが選択さ
れた場合のためのものであり、ここで説明しな
い。 ノートコードゲート回路１９（第１１図）から
根音のノートを示すノートコードKN1〜KN4が出
力されるとこのタイミングに同期して、ブロツク
コードゲート回路１７（第１０図）からは根音の
オクターブを示すブロツクコードKB3〜KB1が出
力され、ブロツクデータゲート回路（第９図）か
らはペダル鍵盤音（ベース音）を示すペダル鍵盤
信号PKが出力される。第１０図において、フイ
ンガコード機能FCが選択されている場合には信
号＋を反転した信号（SF＋FC）が加わる
アンド回路Ａ２５が動作可能になる。したがつて
ベース音ゲートタイミング信号BGTのタイミン
グでアンド回路Ａ２５は信号“１”を出力し、こ
の信号“１”をオア回路OR１５に加え、信号
KB1を“１”にする。すなわちブロツクコードゲ
ート回路１７からはベース音ゲートタイミング信
号BGTのタイミングで第１オクターブを示すブ
ロツクコードKB3〜KB1“001”が出力される。
また第９図において、フインガコード機能FCが
選択されている場合には、ブロツクデータゲート
回路１５のアンド回路Ａ１５が動作可能となり、
下鍵盤での押下鍵を示すアンド回路Ａ１１の出力
をオア回路OR１１を介してデイレイフリツプフ
ロツプDF１３に加え、この信号をアンド回路Ａ
１６、オア回路OR１１を介して自己保持し、こ
のデイレイフリツプフロツプDF１３に保持され
た信号をベース音ゲートタイミング信号BGTの
タイミングで動作可能となるアンド回路Ａ２０、
オア回路OR１４を介してペダル鍵盤音を示すペ
ダル鍵盤信号PKとして出力する。すなわちブロ
ツクデータゲート回路１５からはベース音ゲート
タイミング信号BGTのタイミングでペダル鍵盤
音であることを示すペダル鍵盤信号PKが出力さ
れる。なお、アンド回路Ａ１６はステートS0を示
す信号を２ビツトタイム（96μｓ）遅延した信号
S0″によつて不動作となり、デイレイフリツプフ
ロツプDF１３の記憶はこの信号S0″のタイミング
毎にクリアされるようになつている。なお、信号
S0″は制御信号発生回路２４（第１４図）から発
生される。 ブロツクコードゲート回路１７から出力される
根音のオクターブを示すブロツクコードKB1〜
KB3およびノートコードゲート回路１９から出力
される根音のノートを示すノートコードKN1〜
KN4はキーコード加工回路２２に加えられ、キー
コード加工データ発生回路２３から発生されるキ
ーコード加工データSD1〜SD5によつて加工され
ることによりベース音を示すキーコードが形成さ
れる。 第１２図はこのキーコード加工回路２２および
キーコード加工データ発生回路２３の１回路例を
示したものである。なお、このキーコード加工回
路２２およびキーコード加工データ発生回路２３
は特願昭53―4975号（発明の名称「電子楽器」）
に開示されているキーコード加工回路および従音
形成データ発生装置と基本的に共通しているの
で、その詳細説明は省略しここでは概略説明にと
どめる。キーコード加工回路２２はノートコード
ゲート回路１９から出力されるノートコードKN1
〜KN4がＡ入力A1〜A4に加わる４ビツトのノー
トコード加算器４０およびブロツクコードゲート
回路１７から出力されるブロツクコードKB1〜
KB3がＡ入力A1〜A3に加わる３ビツトのブロツ
クコード加算器４１を具えている。 キーコード加工データ発生回路２３はパターン
ジエネレータ（第２図）から発生されるベースパ
ターンBT1〜BT4およびコード種類メモリ２１
（第１３図）に記憶されたコード種類を示す信号
（マイナ検出信号３bs、セブンス検出信号７bs）
に応じて所定のキーコード加工データSD1〜SD5
を発生する。コード種類メモリ２１にマイナ検出
信号3bs、セブンス検出信号7bsのいづれも記憶
されない場合、すなわちメジヤコードが指定され
た場合およびマイナ検出信号3bsのみが記憶され
マイナコードが指定された場合およびセブンス検
出信号7bsのみが記憶されセブンスコードが指定
された場合におけるキーコード加工データ発生回
路２３から発生されるキーコード加工データSD1
〜SD5をベースパターンBT1〜BT4との関係のも
とに表に示すと第４表から第６表のようになる。
【表】
【表】
【表】
なお、下鍵盤で押下されていた鍵が押し換えら
れ、ノートコードメモリ１８のデイレイフリツプ
フロツプDF１８（第１１図）に記憶されていた
根音を示すノートコードKN1〜KN4が変化する
と、オア回路OR９から新根音信号NEQが生じ、
この新根音信号NEQによつてキーコード加工デ
ータ発生回路２３のアンド回路Ａ４１（第１２
図）が不動作となり、ベースタイミング信号
ABTの立下りまでキーコード加工データSD1〜
SD5の発生を一時中断するようになつている。 キーコード加工データ発生回路２３から発生さ
れるキーコード加工データSD1〜SD4はキーコー
ド加工回路２２のノートコード加算器４０のＢ入
力B1〜B4に加えられ、データSD5は自動ベースコ
ード機能が選択されていることを示す信号ABC
によつて動作可能となるアンド回路Ａ４３を介し
てブロツクコード加算器４１のＢ入力B1に加え
られる。ノートコード加算器４０およびブロツク
コード加算器４１は根音のノートを示すノートコ
ードKN1〜KN4およびオクターブを示すブロツク
コードKB1〜KB3にキーコード加工データSD1〜
SD5を加算することにより、根音と所定の音程関
係にある従音を示すキーコードを形成する。この
従音の形成はノートコードKN1〜KN4が循環的な
値になつていることを利用して行われる。ノート
コードKN4〜KN1は第３表に示すようにＤ#音を
示すノートコード“0011”とＥ音を示すノートコ
ード“0101”との間に、“0100”を欠いており、
Ｆ#を示すノートコード“0111”とＧ音を示すノ
ートコード“1001”との間に“1000”を欠いてお
り、Ａ音を示すノートコード“1011”とＡ#音を
示すノートコード“1101”との間に“1100”を欠
いており、Ｃ音を示すノートコード“1111”とＣ
#音を示すノートコード“0001”との間に
“0000”を欠いており、低音側のＣ音ＣLは特別に
欠いたコードのうちの１つ“1100”が用いられて
いる。キーコード加工回路２２のアンド回路Ａ４
２はこのＣL音を示すノートコード“1100”を高
音側のＣ音を示す“1111”に変換するためのもの
である。なお、アンド回路Ａ４２の出力はインバ
ータを介してアンド回路Ａ４４に加えられてお
り、ＣL音を示すノートコード“1100”を
“1111”に変換する場合にはアンド回路Ａ４４を
不動作にしてブロツクコード加算器４１に入力さ
れるブロツクコードKB3〜KB1を“000”にして
オクターブを１オクターブ下げる。またアンド回
路Ａ４５、オア回路OR３１、アンド回路Ａ４６
による回路はノートコード加算器４０における加
算結果が用いられていないノートコード
“0100”、“1000”、“1100”、“0000”にならないよ
うにする数値補正回路である。 キーコード加工回路２２から出力されるキーコ
ードKC（N1〜N4，B1〜B3）はベース音に対応す
るキーコードとしてチヤンネルプロセツサ２００
に送出される。 ２ フインガコード機能FC、およびベース音メ
モリ機能MPが選択され、下鍵盤での押下鍵を
離鍵した場合 フインガコード機能FCおよびベース音メモリ
機能MPを選択して下鍵盤で押下している鍵を離
鍵すると、離鍵後においても離鍵前に検出した根
音およびコード種類に応じてベース音を示すキー
コードが発生され、自動ベース演奏が行われる。
ただし、後述するチヤンネルプロセツサ２００の
キーオンメモリ４２に記憶されているコード音
（下鍵盤音）に関するキーオン信号は下鍵盤での
離鍵によつてクリアされるのでコード音は自動演
奏されない。 式(13)の第１項または第２項の条件によつてノ
ートコードメモリ１８（第１１図）のデイレイフ
リツプフロツプDF１８に根音を示すノートコー
ドKN1〜KN4が読み込まれた後下鍵盤の押下鍵が
離鍵されると、次の自動ベースコード第１処理時
間になつてもコード検出信号CHおよびノンコー
ド検出信号NCは生じない。しかしベース音メモ
リ機能MPが選択されているという条件下におい
て信号A2Pのタイミングで式(15)の第４項の論理
条件が成立し、自動ベースコード第２処理時間の
最初のタイミングでベース音ゲートタイミング信
号BGTが“１”となり、この信号BGTによつて
離鍵前にノートコードメモリ１８のデイレイフリ
ツプフロツプDF１８に記憶された根音のノート
を示すノートコードKN1〜KN4がノートコードゲ
ート回路１９を介して出力される。 またこのとき、ブロツクコードゲート回路１７
（第１０図）からはベース音ゲートタイミング信
号BGTによつて第１オクターブを示すブロツク
コードKB3〜KB1“001”が出力され、ブロツク
データゲート回路１５（第９図）では、デイレイ
フリツプフロツプDF１３の記憶信号“１”がベ
ース音メモリ信号MPによつて動作可能となるア
ンド回路Ａ１７を介して保持され、下鍵盤での離
鍵後においてもベース音ゲートタイミング信号
BGTのタイミングでアンド回路Ａ２０、オア回
路OR１４を介してペダル鍵盤音（ベース音）を
示すペダル鍵盤信号PKとして出力される。 ノートコードゲート回路１９およびブロツクコ
ードゲート回路１７から出力される根音のノート
を示すノートコードKN1〜KN4およびオクターブ
を示すブロツクコードKB1〜KB3はキーコード加
工回路２２（第１２図）に加えられ、所定の加工
が加えられることによつてベース音を示すキーコ
ードが形成される。 なお式(15)の第４項の論理条件の中で信号
以外に信号CHOによる論理条件が含まれている
が、これは下鍵盤での離鍵に際し、１部の鍵のみ
早く離鍵され、他の鍵がまだ離鍵されていない場
合に対処するためである。すなわち下鍵盤で押下
している数の鍵を同時に離鍵したつもりでも、ま
だ１部の鍵が押下された状態になつていることが
ある。このときはノンコード信号NCが発生され
るので信号NCHが生じてしまう。そこで信号
CHOを用いてベース音ゲートタイミング信号
BGTを発生させるようにしたのである。 また下鍵盤で押下された鍵に基づき検出された
コード種類を記憶するコード種類メモリ２１（第
１３図）は、ベース音メモリ機能MPが選択され
ているときには下鍵盤で押下されている鍵の離鍵
後においてもクリアされない。コード種類メモリ
２１の記憶は信号CCRによつてクリアされ、こ
の信号CCRは制御信号発生回路２４（第１４
図）のオア回路OR３２で形成される。この信号
CCRを論理式で示すと、 CCR＝・・CH ＋（△Ｆ＋LKNK） ＋SF・Ｓp ＋Ｓp・・（＋） …(16) となる。式(16)の第４項の論理条件から明らかな
ようにベース音メモリ機能MPが選択されていな
いときにはコード種類メモリ２１の記憶は下鍵盤
で押下されていた鍵が離鍵されると（NCH＝
Ｏ）、信号Ｓpのタイミングでクリアされる。しか
しベース音メモリ機能MPが選択されていると下
鍵盤での押下鍵を離鍵しても式(16)の第４項の条
件は成立せず、コード種類メモリ２１の記憶はク
リアされない。従つてキーコード加工データ発生
回路２３（第１２図）からは離鍵後も離鍵前に下
鍵盤で押下されていた鍵の構成するコード種類に
したがつてキーコード加工データSD1〜SD5が発
生される。 ３ フインガコード機能FCおよびコード音メモ
リ機能MLが選択され、下鍵盤での押下鍵を離
鍵した場合、 フインガコード機能FCおよびコード音メモリ
機能MLを選択し、下鍵盤で押下している鍵を離
鍵すると、離鍵後においても離鍵前に下鍵盤で押
下されていた鍵の音がコード音として自動演奏さ
れる。ただし離鍵によつてベース音であることを
示すペダル鍵盤信号PKはチヤンネルプロセツサ
２００へ送出されなくなり、これによつて自動ベ
ース演奏は停止される。 離鍵後において、自動コード演奏を続行させる
ためには、後述するチヤンネルプロセツサ２００
においてコード音メモリ信号MLが“１”である
ことを条件にキーオンメモリ４２に記憶されてい
るコード音（下鍵盤音）に関するキーオン信号を
クリアしないことによつて行う。 またコード音メモリ機能MLが選択されたとき
にはベース音メモリ機能MPが選択された場合と
同様にしてキーコード加工回路２２によつてベー
ス音に対応するキーコードが形成されるが、ブロ
ツクデータ回路１５（第９図）のデイレイフリツ
プフロツプDF１３には下鍵盤で押下されていた
鍵の離鍵によつて信号“１”が読み込まれなくな
るのでベース音ゲートタイミング信号BGTによ
つてアンド回路Ａ２０が動作可能となつてもチヤ
ンネルプロセツサ２００へはベース音を示すペダ
ル鍵盤信号PKは送出されない。チヤンネルプロ
セツサ２００は鍵盤信号PKを受入しないとキー
コード加工回路２２からベース音に対応するキー
コードが加えられてもこのキーコードを発音割当
てしない。したがつてこれによつて自動ベース演
奏は停止される。 ４ シングルフインガ機能SFが選択された場合 シングルフインガ機能SFが選択された場合は
下鍵盤で押下された単一の鍵の音に基づいて自動
コード演奏、自動ベース演奏が行われる。すなわ
ち下鍵盤で押下された単一の鍵の音に基づきコー
ド音を構成する複数のキーコードを形成し、また
下鍵盤で押下された単一の鍵の音を根音としてベ
ース音を示すキーコードを形成する。このシング
ルフインガ機能SFが選択された場合におけるコ
ード音を示すキーコードおよびベース音を示すキ
ーコードの発生は自動ベースコード第１処理時間
において行われる。 自動ベースコード第１処理時間においてコード
検出回路２０（第１３図）からノンコード検出信
号NCが発生されるとこのノンコード検出信号NC
の最初の発生タイミングで前述した式(13)の第３
項の条件が成立し、ノートコードメモリ１８（第
１１図）のアンド回路Ａ２８が動作可能となつ
て、このときノート検出回路１３から出力される
ノートコードKN1〜KN4が自動コード演奏、自動
ベース演奏の根音のノートコードとしてデイレイ
フリツプフロツプDF１８に読み込まれる。コー
ド検出回路２０（第１３図）からノンコード検出
信号NCが発生されるタイミングは、ノートレジ
スタ３２において下鍵盤で押下された鍵を示す信
号がステージ３２―１までシフトされたときであ
り、このときノートコード検出回路１３からはそ
の鍵を示すノートコードKN1〜KN4が出力され
る。したがつてこのノートコードメモリ１８に読
み込まれるノートコードKN1〜KN4は下鍵盤で押
下された鍵の音（下鍵盤で複数の鍵が押下されて
いる場合においてはその最低音）を示すものであ
る。 ノートコードメモリ１８のデイレイフリツプフ
ロツプDF１８に読み込まれた根音のノートを示
すノートコードKN1〜KN4に基づき以下ベース音
を示すキーコードおよびコード音を示すキーコー
ドが発生されるわけであるが、ベース音を示すキ
ーコードの以下の発生動作はフインガコード機能
FCが選択された場合とほぼ同様である。 すなわち式(13)の第３項の論理条件が成立する
と同時に式(15)の第５項の論理条件（式(13)の第
３項の論理条件と同一）が成立し、これから１ビ
ツトタイム（54μｓ）経過してベース音ゲートタ
イミング信号BGTが“１”となり、このベース
音ゲートタイミング信号BGTのタイミングでノ
ートコードメモリ１８のデイレイフリツプフロツ
プDF１８に記憶されたノートコードKN1〜KN4
がノートコードゲート回路１９（第１１図）から
読み出される。またこのとき（ベース音ゲートタ
イミング信号BGTのタイミングで）ブロツクコ
ードゲート回路１７（第１０図）からは第１オク
ターブを示すブロツクコードKB3〜KB1“001”
が出力され、ブロツクデータゲート回路１５（第
９図）からはデイレイフリツプフロツプDF１３
に保持された信号がベース音であることを示すペ
ダル鍵盤信号PKとして出力される。ノートコー
ドゲート回路１９（第１１図）から出力されるノ
ートコードKN1〜KN4およびブロツクコードゲー
ト回路１７（第１０図）から出力されるブロツク
コードKB1〜KB3はキーコード加工回路２２（第
１２図）に加えられ、コード種類メモリ２１（第
１３図）の出力およびパターンジエネレータ４
（第２図）から発生されるベースパターンBT1〜
BT4に基づきキーコード加工データ発生回路２３
（第１２図）で形成されるキーコード加工データ
SD1〜SD5によつて所定の加工が加えられベース
音を示すキーコードが形成される。ただしここで
フインガコード機能FCが選択された場合と異な
るのはコード種類メモリ２１の内容がペダル鍵盤
（白鍵または黒鍵の押下）によつて指定される点
である。 コードを示すキーコードは、ベース音ゲートタ
イミング信号BGTに続いて発生されるコード音
ゲートタイミング信号CGTによつてノートコー
ドゲート回路１９（第１１図）から読み出される
ノートコードメモリ１８のデイレイフリツプフロ
ツプDF１８に記憶されたノートコードKN1〜
KN4に基づいて形成される。コード音ゲートタイ
ミング信号CGTは制御信号発生回路２４（第１
４図）のオア回路OR３３から発生される信号
で、シングルフインガ機能SFが選択されている
条件下において、上記ゲートタイミング信号
BGTより１ビツトタイム（54μｓ）遅延して３
ビツトタイム（54μｓ×３）の間“１”となる。
この信号CGTを発生するオア回路OR３３には３
ステージのシフトレジスタ４２の各ステージ出力
Q1〜Q3が入力されており、更にシフトレジスタ
４２には信号SF・AKO′が入力されている。コー
ド音ゲートタイミング信号CGTはノートコード
ゲート回路１９（第１１図）のアンド回路Ａ３０
に加えられ、アンド回路Ａ３０を動作可能にす
る。これによつてノートコードゲート回路１９か
らはノートコードメモリ１８のデイレイフリツプ
フロツプDF１８に記憶されたノートコードKN1
〜KN4が読み出される。またコード音ゲートタイ
ミング信号CGTはブロツクコードゲート回路１
７（第１０図）のオア回路OR１６に加えられ、
ブロツクコードゲート回路１７から出力されるブ
ロツクコードKB1〜KB3を第２オクターブを示す
“010”にする。またコード音ゲートタイミング信
号CGTはブロツクデータゲート回路１５（第９
図）のアンド回路Ａ１９に加えられ、アンド回路
Ａ１９を動作可能とする。アンド回路Ａ１９の他
の入力にはアンド回路Ａ１１から出力される下鍵
盤で鍵を押下したことを示す信号“１”をアンド
回路Ａ１２、オア回路OR１０を介し保持したデ
イレイフリツプフロツプDF１１の出力が加えら
れている。したがつてコード音ゲートタイミング
信号CGTが生じている間にはデイレイフリツプ
フロツプDF１１の出力“１”がアンド回路Ａ１
９を介してオア回路OR１３に加えられ、オア回
路OR１３からは下鍵盤音（コード音）を示す下
鍵盤信号LKが出力される。 ノートコードゲート回路１９（第１１図）、オ
クターブコードゲート回路１７（第１２図）から
コード音ゲートタイミング信号CGTのタイミン
グで出力されるノートコードKN1〜KN4およびブ
ロツクコードKB1〜KB3はキーコード加工回路２
２（第１２図）に加えられ、キーコード加工デー
タ発生回路２３（第１２図）から発生されるキー
コード加工データSD1〜SD4によつてコード音に
対応するキーコード（複数）が形成される。シン
グルフインガ機能SFが選択された場合における
コード音形成のためのキーコード加工データSD1
〜SD4は制御信号形成回路２４（第１４図）のシ
フトレジスタ４２の出力Q2，Q3およびコード種
類メモリ２１の内容に応じて順次発生される。キ
ーコード加工データ発生回路２３（第１２図）か
ら順次発生されるコード音形成のためのキーコー
ド加工データSD1〜SD4をシフトレジスタ４２の
各出力Q1〜Q3との関係のもとに表に示すと第７
表〜第９表のようになる。
れ、ノートコードメモリ１８のデイレイフリツプ
フロツプDF１８（第１１図）に記憶されていた
根音を示すノートコードKN1〜KN4が変化する
と、オア回路OR９から新根音信号NEQが生じ、
この新根音信号NEQによつてキーコード加工デ
ータ発生回路２３のアンド回路Ａ４１（第１２
図）が不動作となり、ベースタイミング信号
ABTの立下りまでキーコード加工データSD1〜
SD5の発生を一時中断するようになつている。 キーコード加工データ発生回路２３から発生さ
れるキーコード加工データSD1〜SD4はキーコー
ド加工回路２２のノートコード加算器４０のＢ入
力B1〜B4に加えられ、データSD5は自動ベースコ
ード機能が選択されていることを示す信号ABC
によつて動作可能となるアンド回路Ａ４３を介し
てブロツクコード加算器４１のＢ入力B1に加え
られる。ノートコード加算器４０およびブロツク
コード加算器４１は根音のノートを示すノートコ
ードKN1〜KN4およびオクターブを示すブロツク
コードKB1〜KB3にキーコード加工データSD1〜
SD5を加算することにより、根音と所定の音程関
係にある従音を示すキーコードを形成する。この
従音の形成はノートコードKN1〜KN4が循環的な
値になつていることを利用して行われる。ノート
コードKN4〜KN1は第３表に示すようにＤ#音を
示すノートコード“0011”とＥ音を示すノートコ
ード“0101”との間に、“0100”を欠いており、
Ｆ#を示すノートコード“0111”とＧ音を示すノ
ートコード“1001”との間に“1000”を欠いてお
り、Ａ音を示すノートコード“1011”とＡ#音を
示すノートコード“1101”との間に“1100”を欠
いており、Ｃ音を示すノートコード“1111”とＣ
#音を示すノートコード“0001”との間に
“0000”を欠いており、低音側のＣ音ＣLは特別に
欠いたコードのうちの１つ“1100”が用いられて
いる。キーコード加工回路２２のアンド回路Ａ４
２はこのＣL音を示すノートコード“1100”を高
音側のＣ音を示す“1111”に変換するためのもの
である。なお、アンド回路Ａ４２の出力はインバ
ータを介してアンド回路Ａ４４に加えられてお
り、ＣL音を示すノートコード“1100”を
“1111”に変換する場合にはアンド回路Ａ４４を
不動作にしてブロツクコード加算器４１に入力さ
れるブロツクコードKB3〜KB1を“000”にして
オクターブを１オクターブ下げる。またアンド回
路Ａ４５、オア回路OR３１、アンド回路Ａ４６
による回路はノートコード加算器４０における加
算結果が用いられていないノートコード
“0100”、“1000”、“1100”、“0000”にならないよ
うにする数値補正回路である。 キーコード加工回路２２から出力されるキーコ
ードKC（N1〜N4，B1〜B3）はベース音に対応す
るキーコードとしてチヤンネルプロセツサ２００
に送出される。 ２ フインガコード機能FC、およびベース音メ
モリ機能MPが選択され、下鍵盤での押下鍵を
離鍵した場合 フインガコード機能FCおよびベース音メモリ
機能MPを選択して下鍵盤で押下している鍵を離
鍵すると、離鍵後においても離鍵前に検出した根
音およびコード種類に応じてベース音を示すキー
コードが発生され、自動ベース演奏が行われる。
ただし、後述するチヤンネルプロセツサ２００の
キーオンメモリ４２に記憶されているコード音
（下鍵盤音）に関するキーオン信号は下鍵盤での
離鍵によつてクリアされるのでコード音は自動演
奏されない。 式(13)の第１項または第２項の条件によつてノ
ートコードメモリ１８（第１１図）のデイレイフ
リツプフロツプDF１８に根音を示すノートコー
ドKN1〜KN4が読み込まれた後下鍵盤の押下鍵が
離鍵されると、次の自動ベースコード第１処理時
間になつてもコード検出信号CHおよびノンコー
ド検出信号NCは生じない。しかしベース音メモ
リ機能MPが選択されているという条件下におい
て信号A2Pのタイミングで式(15)の第４項の論理
条件が成立し、自動ベースコード第２処理時間の
最初のタイミングでベース音ゲートタイミング信
号BGTが“１”となり、この信号BGTによつて
離鍵前にノートコードメモリ１８のデイレイフリ
ツプフロツプDF１８に記憶された根音のノート
を示すノートコードKN1〜KN4がノートコードゲ
ート回路１９を介して出力される。 またこのとき、ブロツクコードゲート回路１７
（第１０図）からはベース音ゲートタイミング信
号BGTによつて第１オクターブを示すブロツク
コードKB3〜KB1“001”が出力され、ブロツク
データゲート回路１５（第９図）では、デイレイ
フリツプフロツプDF１３の記憶信号“１”がベ
ース音メモリ信号MPによつて動作可能となるア
ンド回路Ａ１７を介して保持され、下鍵盤での離
鍵後においてもベース音ゲートタイミング信号
BGTのタイミングでアンド回路Ａ２０、オア回
路OR１４を介してペダル鍵盤音（ベース音）を
示すペダル鍵盤信号PKとして出力される。 ノートコードゲート回路１９およびブロツクコ
ードゲート回路１７から出力される根音のノート
を示すノートコードKN1〜KN4およびオクターブ
を示すブロツクコードKB1〜KB3はキーコード加
工回路２２（第１２図）に加えられ、所定の加工
が加えられることによつてベース音を示すキーコ
ードが形成される。 なお式(15)の第４項の論理条件の中で信号
以外に信号CHOによる論理条件が含まれている
が、これは下鍵盤での離鍵に際し、１部の鍵のみ
早く離鍵され、他の鍵がまだ離鍵されていない場
合に対処するためである。すなわち下鍵盤で押下
している数の鍵を同時に離鍵したつもりでも、ま
だ１部の鍵が押下された状態になつていることが
ある。このときはノンコード信号NCが発生され
るので信号NCHが生じてしまう。そこで信号
CHOを用いてベース音ゲートタイミング信号
BGTを発生させるようにしたのである。 また下鍵盤で押下された鍵に基づき検出された
コード種類を記憶するコード種類メモリ２１（第
１３図）は、ベース音メモリ機能MPが選択され
ているときには下鍵盤で押下されている鍵の離鍵
後においてもクリアされない。コード種類メモリ
２１の記憶は信号CCRによつてクリアされ、こ
の信号CCRは制御信号発生回路２４（第１４
図）のオア回路OR３２で形成される。この信号
CCRを論理式で示すと、 CCR＝・・CH ＋（△Ｆ＋LKNK） ＋SF・Ｓp ＋Ｓp・・（＋） …(16) となる。式(16)の第４項の論理条件から明らかな
ようにベース音メモリ機能MPが選択されていな
いときにはコード種類メモリ２１の記憶は下鍵盤
で押下されていた鍵が離鍵されると（NCH＝
Ｏ）、信号Ｓpのタイミングでクリアされる。しか
しベース音メモリ機能MPが選択されていると下
鍵盤での押下鍵を離鍵しても式(16)の第４項の条
件は成立せず、コード種類メモリ２１の記憶はク
リアされない。従つてキーコード加工データ発生
回路２３（第１２図）からは離鍵後も離鍵前に下
鍵盤で押下されていた鍵の構成するコード種類に
したがつてキーコード加工データSD1〜SD5が発
生される。 ３ フインガコード機能FCおよびコード音メモ
リ機能MLが選択され、下鍵盤での押下鍵を離
鍵した場合、 フインガコード機能FCおよびコード音メモリ
機能MLを選択し、下鍵盤で押下している鍵を離
鍵すると、離鍵後においても離鍵前に下鍵盤で押
下されていた鍵の音がコード音として自動演奏さ
れる。ただし離鍵によつてベース音であることを
示すペダル鍵盤信号PKはチヤンネルプロセツサ
２００へ送出されなくなり、これによつて自動ベ
ース演奏は停止される。 離鍵後において、自動コード演奏を続行させる
ためには、後述するチヤンネルプロセツサ２００
においてコード音メモリ信号MLが“１”である
ことを条件にキーオンメモリ４２に記憶されてい
るコード音（下鍵盤音）に関するキーオン信号を
クリアしないことによつて行う。 またコード音メモリ機能MLが選択されたとき
にはベース音メモリ機能MPが選択された場合と
同様にしてキーコード加工回路２２によつてベー
ス音に対応するキーコードが形成されるが、ブロ
ツクデータ回路１５（第９図）のデイレイフリツ
プフロツプDF１３には下鍵盤で押下されていた
鍵の離鍵によつて信号“１”が読み込まれなくな
るのでベース音ゲートタイミング信号BGTによ
つてアンド回路Ａ２０が動作可能となつてもチヤ
ンネルプロセツサ２００へはベース音を示すペダ
ル鍵盤信号PKは送出されない。チヤンネルプロ
セツサ２００は鍵盤信号PKを受入しないとキー
コード加工回路２２からベース音に対応するキー
コードが加えられてもこのキーコードを発音割当
てしない。したがつてこれによつて自動ベース演
奏は停止される。 ４ シングルフインガ機能SFが選択された場合 シングルフインガ機能SFが選択された場合は
下鍵盤で押下された単一の鍵の音に基づいて自動
コード演奏、自動ベース演奏が行われる。すなわ
ち下鍵盤で押下された単一の鍵の音に基づきコー
ド音を構成する複数のキーコードを形成し、また
下鍵盤で押下された単一の鍵の音を根音としてベ
ース音を示すキーコードを形成する。このシング
ルフインガ機能SFが選択された場合におけるコ
ード音を示すキーコードおよびベース音を示すキ
ーコードの発生は自動ベースコード第１処理時間
において行われる。 自動ベースコード第１処理時間においてコード
検出回路２０（第１３図）からノンコード検出信
号NCが発生されるとこのノンコード検出信号NC
の最初の発生タイミングで前述した式(13)の第３
項の条件が成立し、ノートコードメモリ１８（第
１１図）のアンド回路Ａ２８が動作可能となつ
て、このときノート検出回路１３から出力される
ノートコードKN1〜KN4が自動コード演奏、自動
ベース演奏の根音のノートコードとしてデイレイ
フリツプフロツプDF１８に読み込まれる。コー
ド検出回路２０（第１３図）からノンコード検出
信号NCが発生されるタイミングは、ノートレジ
スタ３２において下鍵盤で押下された鍵を示す信
号がステージ３２―１までシフトされたときであ
り、このときノートコード検出回路１３からはそ
の鍵を示すノートコードKN1〜KN4が出力され
る。したがつてこのノートコードメモリ１８に読
み込まれるノートコードKN1〜KN4は下鍵盤で押
下された鍵の音（下鍵盤で複数の鍵が押下されて
いる場合においてはその最低音）を示すものであ
る。 ノートコードメモリ１８のデイレイフリツプフ
ロツプDF１８に読み込まれた根音のノートを示
すノートコードKN1〜KN4に基づき以下ベース音
を示すキーコードおよびコード音を示すキーコー
ドが発生されるわけであるが、ベース音を示すキ
ーコードの以下の発生動作はフインガコード機能
FCが選択された場合とほぼ同様である。 すなわち式(13)の第３項の論理条件が成立する
と同時に式(15)の第５項の論理条件（式(13)の第
３項の論理条件と同一）が成立し、これから１ビ
ツトタイム（54μｓ）経過してベース音ゲートタ
イミング信号BGTが“１”となり、このベース
音ゲートタイミング信号BGTのタイミングでノ
ートコードメモリ１８のデイレイフリツプフロツ
プDF１８に記憶されたノートコードKN1〜KN4
がノートコードゲート回路１９（第１１図）から
読み出される。またこのとき（ベース音ゲートタ
イミング信号BGTのタイミングで）ブロツクコ
ードゲート回路１７（第１０図）からは第１オク
ターブを示すブロツクコードKB3〜KB1“001”
が出力され、ブロツクデータゲート回路１５（第
９図）からはデイレイフリツプフロツプDF１３
に保持された信号がベース音であることを示すペ
ダル鍵盤信号PKとして出力される。ノートコー
ドゲート回路１９（第１１図）から出力されるノ
ートコードKN1〜KN4およびブロツクコードゲー
ト回路１７（第１０図）から出力されるブロツク
コードKB1〜KB3はキーコード加工回路２２（第
１２図）に加えられ、コード種類メモリ２１（第
１３図）の出力およびパターンジエネレータ４
（第２図）から発生されるベースパターンBT1〜
BT4に基づきキーコード加工データ発生回路２３
（第１２図）で形成されるキーコード加工データ
SD1〜SD5によつて所定の加工が加えられベース
音を示すキーコードが形成される。ただしここで
フインガコード機能FCが選択された場合と異な
るのはコード種類メモリ２１の内容がペダル鍵盤
（白鍵または黒鍵の押下）によつて指定される点
である。 コードを示すキーコードは、ベース音ゲートタ
イミング信号BGTに続いて発生されるコード音
ゲートタイミング信号CGTによつてノートコー
ドゲート回路１９（第１１図）から読み出される
ノートコードメモリ１８のデイレイフリツプフロ
ツプDF１８に記憶されたノートコードKN1〜
KN4に基づいて形成される。コード音ゲートタイ
ミング信号CGTは制御信号発生回路２４（第１
４図）のオア回路OR３３から発生される信号
で、シングルフインガ機能SFが選択されている
条件下において、上記ゲートタイミング信号
BGTより１ビツトタイム（54μｓ）遅延して３
ビツトタイム（54μｓ×３）の間“１”となる。
この信号CGTを発生するオア回路OR３３には３
ステージのシフトレジスタ４２の各ステージ出力
Q1〜Q3が入力されており、更にシフトレジスタ
４２には信号SF・AKO′が入力されている。コー
ド音ゲートタイミング信号CGTはノートコード
ゲート回路１９（第１１図）のアンド回路Ａ３０
に加えられ、アンド回路Ａ３０を動作可能にす
る。これによつてノートコードゲート回路１９か
らはノートコードメモリ１８のデイレイフリツプ
フロツプDF１８に記憶されたノートコードKN1
〜KN4が読み出される。またコード音ゲートタイ
ミング信号CGTはブロツクコードゲート回路１
７（第１０図）のオア回路OR１６に加えられ、
ブロツクコードゲート回路１７から出力されるブ
ロツクコードKB1〜KB3を第２オクターブを示す
“010”にする。またコード音ゲートタイミング信
号CGTはブロツクデータゲート回路１５（第９
図）のアンド回路Ａ１９に加えられ、アンド回路
Ａ１９を動作可能とする。アンド回路Ａ１９の他
の入力にはアンド回路Ａ１１から出力される下鍵
盤で鍵を押下したことを示す信号“１”をアンド
回路Ａ１２、オア回路OR１０を介し保持したデ
イレイフリツプフロツプDF１１の出力が加えら
れている。したがつてコード音ゲートタイミング
信号CGTが生じている間にはデイレイフリツプ
フロツプDF１１の出力“１”がアンド回路Ａ１
９を介してオア回路OR１３に加えられ、オア回
路OR１３からは下鍵盤音（コード音）を示す下
鍵盤信号LKが出力される。 ノートコードゲート回路１９（第１１図）、オ
クターブコードゲート回路１７（第１２図）から
コード音ゲートタイミング信号CGTのタイミン
グで出力されるノートコードKN1〜KN4およびブ
ロツクコードKB1〜KB3はキーコード加工回路２
２（第１２図）に加えられ、キーコード加工デー
タ発生回路２３（第１２図）から発生されるキー
コード加工データSD1〜SD4によつてコード音に
対応するキーコード（複数）が形成される。シン
グルフインガ機能SFが選択された場合における
コード音形成のためのキーコード加工データSD1
〜SD4は制御信号形成回路２４（第１４図）のシ
フトレジスタ４２の出力Q2，Q3およびコード種
類メモリ２１の内容に応じて順次発生される。キ
ーコード加工データ発生回路２３（第１２図）か
ら順次発生されるコード音形成のためのキーコー
ド加工データSD1〜SD4をシフトレジスタ４２の
各出力Q1〜Q3との関係のもとに表に示すと第７
表〜第９表のようになる。
【表】
【表】
【表】
５ シングルフインガ機能SFおよびベース音メ
モリ機能MPが選択され、下鍵盤での押下鍵を
離鍵した場合 シングルフインガ機能SFおよびベース音メモ
リ機能MPを選択して下鍵盤で押下している鍵を
離鍵すると、離鍵後においても離鍵前に下鍵盤で
押下していた単一の鍵の音を根音としてベース音
を示すキーコードが形成され、自動ベース演奏が
行われる。ただし、コード音を示すキーコードの
発生タイミングにおいてブロツクデータゲート回
路１５（第９図）からベース音を示す下鍵盤信号
Ｌが発生されなくなるので自動コード演奏は停止
される。 式(13)の第３項の条件によつて根音のノートを
示すノートコードKN1〜KN4がノートコードメモ
リ１８（第１１図）のデイレイフリツプフロツプ
DF１８に読み込まれた後に、下鍵盤の押下鍵が
離鍵されると、次の自動ベースコード第１処理時
間になつてもノンコード信号NCは生じない。し
かしベース音メモリ機能MPが選択されていると
いう条件下において、信号A2Pのタイミングで式
(15)の第６項の条件が成立し、自動ベースコード
第２処理時間の最初のタイミングでベース音ゲー
トタイミング信号BGTが“１”となり、この信
号BGTによつて離鍵前にノートコードメモリ１
８のデイレイフリツプフロツプDF１８に記憶さ
れていた根音のノートを示すノートコードKN1〜
KN4がノートコードゲート回路１９（第１１図）
を介して出力される。 またこのとき（ベース音ゲートタイミング信号
BGTのタイミングで）ブロツクコードゲート回
路１７（第１０図）からは第１オクターブを示す
ブロツクコードKB3〜KB1“001”が出力され、
ブロツクデータゲート回路１５（第９図）からは
ベース音であることを示すペダル鍵盤信号PKが
出力される。なおこのときのブロツクコードゲー
ト回路１７、ブロツクデータゲート回路１５の動
作はフインガコード機能FCおよびベース音メモ
リMPが選択された場合と同様である。 したがつてチヤンネルプロセツサ２００はノー
トコードゲート回路１９、ブロツクコードゲート
回路１７の出力に基づきキーコード加工回路２２
で形成されるベース音のキーコードを対応する発
音チヤンネルに割当て、自動ベース演奏が続行さ
れる。 コード音ゲートタイミング信号CGTが“１”
となるタイミングにおいてはベース音ゲートタイ
ミング信号BGTのタイミングと同様にノートコ
ードゲート回路１９（第１１図）からはノートコ
ードメモリ１８に記憶された根音のノートを示す
ノートコードKN1〜KN4が読み出され、ブロツク
コードゲート回路１７（第１０図）からはブロツ
クコード“010”が読み出され、キーコード加工
回路２２（第１２図）においてコード音に対応す
るキーコードが順次形成される。しかし、下鍵盤
で押下していた鍵を離鍵するとブロツクデータゲ
ート回路１５（第９図）のデイレイフリツプフロ
ツプDF１１の記憶は信号Ｓp″のタイミングでク
リアされたままとなり、再び信号“１”が読み込
まれないのでコード音ゲートタイミング信号
CGTのタイミングにおいてはコード音を示す下
鍵盤信号LKが出力されない。したがつてチヤン
ネルプロセツサ２００ではキーコード加工回路２
２から発生されるコード音のキーコードの発音割
当をせず（キーオンメモリ４２の記憶がクリアさ
れ）、これによつて自動コード演奏は停止され
る。 なおシングルフインガ機能SFが選択された場
合は、コード種類がペダル鍵盤によつて指定され
るが、ペダル鍵盤によつて指定されたコード種類
を記憶するコード種類メモリ２１の記憶は式(16)
の第３項の条件、すなわちキースイツチの走査の
１巡毎に生じるステートＳpを示す信号Ｓpを示す
信号Ｓpによつてクリアされるようになつてい
る。したがつてベース音メモリ機能MPによる自
動演奏中においてもペダル鍵盤で押下している鍵
を変更すればこれによつてコード種類を変化させ
ることができ、これによつてベース音は変化す
る。ただし根音は変化しない。 ６ シングルフンガ機能SFおよびコード音メモ
リ機能MLが選択され、下鍵盤での押下鍵を離
鍵した場合 シングルフンガ機能SFおよびコード音メモリ
機能MLを選択して下鍵盤で押下している鍵を離
鍵すると、離鍵後においても離鍵前に下鍵盤で押
下していた単一の鍵の音を根音としてコード音を
示すキーコードが発生され、自動コード演奏が行
われる。ただし、ベース音を示すキーコードの発
生タイミングにおいてブロツクデータゲート回路
１５（第９図）からベース音であることを示すペ
ダル鍵盤信号PKが発生されなくなるので自動ベ
ース演奏は停止される。 シングルフンガ機能SF、コード音メモリ機能
MLが選択されている場合は、シングルフンガ機
能SF、ベース音メモリ機能MPが選択されている
場合と同様にしてキーコード加工回路２２からは
ベース音に対応するキーコードおよびコード音に
対応するキーコードが発生される。しかし下鍵盤
で押下されていた鍵の離鍵によつてブロツクデー
タゲート回路１５（第９図）のデイレイフリツプ
フロツプDF１３には信号“１”が読み込まれな
くなるのでベース音ゲートタイミング信号BGT
のタイミングでアンド回路Ａ２０が動作可能とな
つてもベース音を示すペダル鍵盤信号PKは出力
されない。これに対しブロツクデータゲート回路
１５のデイレイフリツプフロツプDF１１の記憶
はコード音メモリ信号MLによつて動作可能とな
るアンド回路Ａ１３、オア回路OR１０を介して
自己保持され、下鍵盤での離鍵後もコード音ゲー
トタイミング信号CGTのタイミングコード音で
あることを示す下鍵盤信号LKをチヤンネルプロ
セツサ２００に送出する。したがつてチヤンネル
プロセツサ２００ではベース音に対応するキーコ
ードの発音割当ては行われなくなり自動ベース演
奏は停止されるが、コード音に対応するキーコー
ドの発音割当ては行なわれ自動コード演奏は続行
される。なおこのシングルフンガ機能SF、コー
ド音メモリ機能MLが選択された場合もシングル
フンガ機能SF、ベース音メモリ機能MPが選択さ
れた場合と同様にしてペダル鍵盤での押下鍵を変
更すればコード種類は変化し、コード音メモリ機
能MLによる演奏中においてもコード音を変化さ
せることができる。 ７ カスタム機能CAが選択された場合 カスタム機能CAが選択された場合は下鍵盤で
押下された複数の鍵の音およびペダル鍵盤で押下
された単一の鍵の音に基づき自動ベースコード演
奏が行われる。すなわち下鍵盤で押下された複数
の鍵の音を示すキーコードはそのままコード音を
示すキーコードとしてチヤンネルプロセツサ２０
０に送出され、またベース音を示すキーコードは
ペダル鍵盤で押下された単一の鍵の音を根音と
し、下鍵盤で押下された複数の鍵の音が構成する
コード種類に応じて形成される。 カスタム機能CAが選択された場合におけるコ
ード音を示すキーコードのチヤンネルプロセツサ
２００への送出動作はフインガコード機能FCが
選択された場合と同様である。 ペダル鍵盤で押下された鍵を示すノートコード
KN1〜KN4は、式(13)の第４項の条件でノートコ
ードメモリ１８（第１１図）のデイレイフリツプ
フロツプDF１８に読み込まれ、このノートコー
ドKN1〜KN4は式(15)の第７項の条件が成立する
という条件でゲート回路１９から送出される。ま
たこのときブロツクコードゲート回路１７（１０
図）からはオクターブを示すブロツクコードKB1
〜KB3が出力され、ブロツクデータゲート回路１
５（第９図）からはペダル音（ベース音）である
ことを示すペダル鍵盤信号PKが出力される。以
上の動作は自動ベースコード機能（フインガコー
ド機能FC）、シングルフインガ機能SF、カスタ
ム機能CA）が選択されていない場合と同様であ
る。ただしベース音発音タイミング信号BGTの
成立において、自動ベースコード機能が選択され
ていない場合においては式(14)のカツコ内の第２
項の条件が関与し、カスタム機能CAが選択
されている場合には第１項の条件であるベース音
タイミング信号ABTが関与している。 ノートコードゲート回路１９から出力されるノ
ートコードKN1〜KN4、およびブロツクコードゲ
ート回路１７から出力されるブロツクコードKB1
〜KB3はキーコード加工回路２２へ加えられ、ベ
ース音に対応するキーコードが形成される。この
キーコード加工回路２２の動作はフインガコード
機能FCが選択された場合と同様である。 ８ カスタム機能CAおよびベース音メモリ機能
MPが選択され、下鍵盤およびペダル鍵盤での
押下鍵を離鍵した場合 カスタム機能CAおよびベース音メモリ機能MP
を選択して、下鍵盤およびペダル鍵盤での押下鍵
を離鍵すると、離鍵後においても離鍵前にペダル
鍵盤で押下された単一の鍵の音を根音とし、下鍵
盤の押下鍵によつて構成されていたコード種類に
応じてベース音を示すキーコードが形成され、自
動ベース演奏が行われる。ただし下鍵盤で押下し
ていた鍵の離鍵により、チヤンネルプロセツサ２
００のキーオンメモリ４２に記憶されていた下鍵
盤で押下されていた鍵に関するキーオン信号がク
リアされるので自動コード演奏は停止される。 式(13)の第４項の条件によつてペダル鍵盤で押
下された鍵のノートを示すノートコードKN1〜
KN4がノートコードメモリ１８（第１１図）のデ
イレイフリツプフロツプDF１８に読み込まれた
後ペダル鍵盤で押下していた鍵を離鍵すると、ベ
ース音メモリ機能MPが選択されているという条
件下において離鍵後においても、信号A2Pのタイ
ミングで式(15)の第７項の条件が成立し、自動ベ
ースコード第２処理時間の最初のタイミングでベ
ース音ゲートタイミング信号BGTが生じ、この
ベース音ゲートタイミング信号BTによつてノー
トコードゲート回路１９からノートコードメモリ
１８のデイレイフリツプフロツプDF１８に読み
込まれたノートコードKN1〜KN4が読み出され
る。式(15)の条件が離鍵後も成立する理由はベー
ス音メモリ機能MPが選択されているという条件
下において式(12)の第１項の条件が成立しなくな
るのでペダル音信号メモリ３６（第１４図）は離
鍵後もクリアされず、これによつて信号POは
“１”のまま保持されるからである。 またこのとき（ベース音ゲートタイミング信号
BGTのタイミングで）ブロツクコードゲート回
路１７（第１０図）からはペダル鍵盤で押下され
た鍵のオクターブを示すブロツクコードKB1〜
KB3が出力され、ブロツクゲータゲート回路１５
（第９図）からはペダル鍵盤音（ベース音）を示
すペダル鍵盤信号PKが出力される。なおこのと
きのブロツクコードゲート回路１７、ブロツクデ
ータゲート回路１５の動作は自動ベースコード機
能が選択されない場合と同様である。 ノートコードゲート回路１９およびブロツクコ
ードゲート回路１７から出力されるノートコード
KN1〜KN4およびブロツクコードKB1〜KB3はキ
ーコード加工回路２２で所定の加工が加えられ、
ベース音に対応するキーコードとしてチヤンネル
プロセツサ２００に送出され、所定の発音チヤン
ネルに発音割当てされることにより自動ベース演
奏が続行される。 なお、カスタム機能CA、ベース音メモリ機能
MPによる演奏中において、下鍵盤での複数の鍵
を押下すればこの押下鍵に応じて自動コード演奏
が行われるわけであるが、下鍵盤での押下鍵によ
つて新たにコードが成立すると、これによつて式
(16)の第１項の条件が成立し、コード種類メモリ
２１の内容は書き換えられ、自動ベースコード演
奏用のキーコードはこの書き換えられたコード種
類メモリ２１の内容に応じて形成される。すなわ
ちベース音メモリ機能MPによる演奏中に、下鍵
盤の押下鍵によつて構成されるコード種類が変化
することこれに応じてベース音も変化する。 ９ カスタム機能CA、ベース音メモリ機能ML
が選択され、下鍵盤およびペダル鍵盤での押下
鍵を離鍵した場合 カスタム機能CAおよびコード音メモリ機能
MLを選択し、下鍵盤およびペダル鍵盤で押下し
ている鍵を離鍵すると、離鍵後においても離鍵前
に下鍵盤で押下されていた鍵の音がコード音とし
て自動演奏される。ただし、後述するように離鍵
によつてベース音ゲートタイミング信号BGTが
生じなくなるので自動ベース演奏は停止される。 コード音メモリ機能MLが選択されると、下鍵
盤で押下されている鍵が離鍵されても後述するチ
ヤンネルプロセツサ２００のキーオンメモリ４２
に記憶されていたコード音（下鍵盤音）に関する
キーオン信号がクリアされない。これによつて自
動コード演奏は続行される。 またコード音メモリ機能MLが選択された場合
はベース音メモリ機能MPが選択された場合と異
なり、式(12)の第１項の条件が成立し、信号A2Pの
タイミングでペダル音信号メモリ３６（第１４
図）がクリアされる。したがつて式(15)の第７項
の条件は成立しなくなり、ベース音発音タイミン
グ信号BGTは生じない。ベース音発音タイミン
グ信号BGTが生じないとノートコードゲート回
路１９（第１１図）からのノートコードKN1〜
KN4の読み出し、およびブロツクコードゲート回
路１７（第１０図）からのブロツクコードKB1〜
KB3の読み出し、およびブロツクデータゲート回
路１５（第９図）からのペダル鍵盤信号PKの読
み出しは禁止されるので、これによつて自動ベー
ス演奏のためのキーコードの発生は停止される。 なお、カスタム機能CA、コード音メモリ機能
MLによる演奏中において、ペダル鍵盤の鍵を押
下すると、この押下鍵を根音として自動ベース演
奏が行われる。すなわちカスタム機能CA、コー
ド音メモリ機能MLが選択された場合は、ペダル
鍵盤で単一の鍵を押下することによりこの単一の
鍵の音を根音とし、下鍵盤で離鍵前に押下されて
いた鍵の音が構成するコード種類に応じて独自に
自動ベース演奏することができる。 ６ チヤンネルプロセツサ２００の動作 チヤンネルプロセツサ２００（第２図）は、複
数の発音チヤンネル（この実施例では18）に対応
する複数の記憶位置を有し、キーコーダ１００の
キーコード加工回路２２から加えられるキーコー
ドKC（B1〜B3、N1〜N4）を各発音チヤンネルに
対応する記憶位置に時分割的に割当て記憶するキ
ーコードメモリ２９、キーコードメモリ２９に加
えられるキーコードKCとキーコードメモリ２９
に時分割的に記憶されたキーコードKC*とを発
音チヤンネル毎に比較し、両者が一致したとき一
致信号EQを出力する比較回路２８、キーコード
メモリ２９での割当てを制御するロード信号LD
を形成する割当て制御回路２６、キーコードメモ
リ２９の各記憶位置（各チヤンネル）に記憶され
ているキーコードKC*のうち離鍵された時点が
最も古いキーコードが記憶されているチヤンネル
を検出し、このチヤンネルに新たなキーコード
KCを割当てるためのトランケート信号TRを発生
するトランケート回路２７、キーコードメモリ２
９に記憶されている下鍵盤の鍵に関するキーコー
ドKC*およびパターンジエネレータ４から加え
られるアルペジヨパターンAP1〜AP4に基づいて
自動アルペジヨ演奏のためのキーコードを形成す
る自動アルペジヨ回路３０およびチヤンネルプロ
セツサ２００内の各回路を制御するためのタイミ
ング信号発生回路３１を具えている。 なおトランケート回路２７、自動アルペジヨ回
路３０、タイミング信号発生回路３１はこの発明
の要旨に直接関係しないのでその詳細はこの明細
書では示さない。なお、この点については特願昭
52―93992号（発明の名称「電子楽器」）、特願昭
52―106417号（発明の名称「電子楽器」）、特願昭
53―138594号（発明の名称「電子楽器」）の明細
書において詳細に説明されている。 第１５図はキーコードメモリ２９と比較回路２
８の１回路例を示したものである。キーコードメ
モリ２９はロード用のアンド回路Ａ５０、ホール
ド用のアンド回路Ａ５１およびオア回路OR５０
をそれぞれに具えた18ステージ／１ビツトの７本
のシフトレジスタ２９―１〜２９―７からなり、
各シフトレジスタ２９―１〜２９―７のステージ
数は発音チヤンネル数に対応している。なおこの
実施例においては第２，４，５，７，10，13，16
チヤンネルは上鍵盤音専用チヤンネル、第３，
６，８，９，11，14，17チヤンネルは下鍵盤音専
用チヤンネル、第１チヤンネルはペダル鍵盤音専
用チヤンネル、第12，15，17はアルペジヨ音専用
チヤンネルとなつている。 キーコーダ１００のキーコード加工回路２２か
ら出力されるキーコードKC（N1〜N4、B1〜B3）
はロード信号LDによつて動作可能となるアンド
回路Ａ５０、オア回路OR５０を介して各シフト
レジスタ２９―１〜２９―７に加えられ所定のタ
イムスロツト（発音チヤンネル）に割当てられて
時分割的に記憶される。ここでキーコードメモリ
２９の各シフトレジスタ２９―１〜２９―７は周
期１μｓのクロツクパルスφ１によつて動作する
ようになつており、キーコードメモリ２９からは
１μｓのタイムスロツト毎に各発音チヤンネルに
割当てられたキーコードKC*が順次出力され
る。 比較回路２８はキーコードメモリ２９に加えら
れるキーコードKC（１ビツトタイム（54μｓ）
変化しない）とキーコードメモリ２９から出力さ
れる各発音チヤンネルに割当てられたキーコード
KC*（１μｓ毎に変化する）とを比較し、両者
が一致すると一致出力EQを発生する。 第１６図は割当て制御回路２６の１回路例を示
したもので、この割当て制御回路２６は、キーコ
ーダ１００のブロツクデータゲート回路１５（第
９図）から出力される各鍵盤信号UK，LK，
RK、キーコードメモリ２９（第１５図）のオア
回路OR５１から出力されるキーコード検出信号
KON、比較回路２８から出力される一致信号
EQ、トランケート回路２７から出力されるトラ
ンケート信号TR、シングルフインガコード機能
SFが選択されていることを示す信号SF、コード
音メモリ機能MLが選択されていることを示すコ
ード音メモリ信号ML、キーコーダ１００からキ
ースイツチの走査の１巡毎に発生される信号Ｓ
o″およびタイミング信号発生回路３１から発生さ
れる種々のタイミング信号YK２，YUK２，YLK
２，YPK２，YAP１―２，YAP２―２，YAP―
３―２，YUK３，YLK３，YPK３，YAP１―
３，YAP２−３，YAP３―３，３６，５
４，YLKを受入し、これらの信号に基づいてキ
ーコードメモリ２９における発音割当てを制御す
るロード信号LDを形成する。なおタイミング信
号発生回路３１から発生される上記タイミング信
号を各発音チヤンネルに対応するタイムスロツト
（以下これをチヤンネル時間という）との対応の
もとにタイミングチヤートに示すと第１７図のよ
うになる。１回の発音割当ての処理時間は54μｓ
で、この処理時間は第１処理時間（最初の18μ
ｓ）第２処理時間（２番目の18μｓ）、第３処理
時間（３番目の18μｓ）の３つに分割されてお
り、信号YK２は第２処理時間を示す信号、信号
YUK２，YLK２，YPK２およびYUK３，YLK
３，YPK３は上鍵盤音、下鍵盤音、ペダル鍵盤
音の第２処理時間および第３処理時間における専
用チヤンネル時間を表わす信号、信号YAP１―
２、YAP２―２，YAP３―２およびYAP１―
３，YAP２―３，YAP３―３はアルペジヨ音の
第２処理時間および第３処理時間における専用チ
ヤンネル時間を表わす信号、信号５４は第３処
理時間の最後のチヤンネル時間（第18チヤンネル
時間）にのみ“０”となる信号、信号３６は第
２処理時間の最後のチヤンネル時間（18チヤンネ
ル時間）にのみ“０”となる信号、信号YLKは
第１処理時間、第２処理時間、第３処理時間にお
ける下鍵盤音の専用チヤンネル時間を示す信号で
ある。 第１６図において、アンド回路Ａ５２は、 キーコードメモリ２９にキーコードKCが加
えられている（KON＝“１”）。 加えられているキーコードKCが既に割当て
済みである（EQ＝“１”）。 第２処理時間である（YK2＝“１”）。 加えられたキーコードKCに関する第２処理
時間における専用チヤンネル時間である。 （UK・YUK２＋LK・YLK２＋PK・YPK２＋
AR１・YAP１―２＋AR２・YAP２―２＋AP
３・YAP３―２）。 キーオンメモリ４２の出力が“１”である
（KO＝“１”）。 キーオフメモリ４４の出力が“０”である
（＝“１”）。 という条件で成立する。なおキーオンメモリ４
２は、発音チヤンネル数１８に対応する18ステー
ジのシフトレジスタから構成され、各発音チヤン
ネルに割当てられているキーコードKC*に関わ
る鍵が現在押鍵されているとそのチヤンネル時間
において“１”となるキーオン信号KOを時分割
的に記憶するものである。したがつてある発音チ
ヤンネルにキーコードKCが割当てられるとその
発音チヤンネルに対応するチヤンネル時間にキー
オン信号KO（“１”）が出力される。またキーオ
フメモリ４４はキーオンメモリ４２と同様に発音
チヤンネル数１８に対応する18ステージのシフト
レジスタから構成され、各発音チヤンネルに割当
てれたキーコードKC*に関わる鍵が離鍵される
と“１”となるキーオフ信号KOFを時分割的に
記憶するものである。 アンド回路Ａ５２のアンド条件が成立すると、
キーコードメモリ２９に現在加えられているキー
コードKCが既に割当て済みであることを意味す
るので、アンド回路Ａ５２の出力“１”を信号
５４によつてデイレイフリツプフロツプDF５０
に保持し、アンド回路Ａ５３を不動作にしてこの
キーコードKCの割当てを禁止する。 アンド回路Ａ５２のアンド条件が成立しないと
デイレイフリツプフロツプDF５０の出力は
“０”であり、デイレイフリツプフロツプDF５０
の出力をインバータで反転した信号“１”はキー
オンメモリ４２の出力を反転した信号によつ
て動作可能となるアンド回路Ａ５３を介してアン
ド回路Ａ５４〜Ａ５９に加えられる。アンド回路
Ａ５４〜Ａ５９にはキーコード検出信号KONが
共通に加えられており、またアンド回路Ａ５４の
他の入力には上鍵盤信号UK、信号YUK３および
トランケート優先回路４５から出力されるトラン
ケート指定信号TRCが加えられ、アンド回路５
５の他の入力には下鍵盤信号LK、信号YLK３、
およびトランケート指定信号TRCが加えられ、
アンド回路Ａ５６の他の入力にはペダル鍵盤信号
PKおよび信号YPK３が加えられ、アンド回路Ａ
５７〜Ａ５９の他の入力にはアルペジヨ音を示す
アルペジヨ信号AR１〜AR３（キーコーダ１００
から出力される）および信号YAP１―３、YAP
２―３，YAP３―３がそれぞれ加えられてい
る。 ここで、トランケート優先回路４５から出力さ
れるトランケート指定信号TRCは、上鍵盤音お
よび下鍵盤信号専用チヤンネルがそれぞれ７チヤ
ンネルあるので上鍵盤音および下鍵盤音のキーコ
ードKCを単一のチヤンネルに割当てるために使
用される。この優先回路４５はトランケート回路
２７から発生されるトランケート信号TR（現在
割当て中の音のうち上鍵盤で最も古く離鍵された
鍵の割当てチヤンネル時間及び下鍵盤で最も古く
離鍵された鍵の割当てチヤンネル時間に同期して
夫々発生される）のうちアンド回路Ａ５４または
Ａ５５から信号“１”が出力されるまでは該信号
TRをトランケート指定信号TRCとして出力し、
アンド回路Ａ５４またはＡ５５から信号“１”が
出力されるとそれ以降該信号TRを阻止してトラ
ンケート指定信号TRCを出力しない。従つて、
アンド回路Ａ５４またはＡ５５は第３処理時間に
おいて１度しかアンド条件が成立しない。 したがつてアンド回路Ａ５４〜Ａ５９のうちの
いづれか１つのアンド回路が加えられたキーコー
ドKCの鍵盤に対応する専用チヤンネル時間の単
一チヤンネル時間において動作可能となり信号
“１”を出力する。アンド回路Ａ５４〜Ａ５９の
出力はオア回路OR５２を介してロード信号LDと
してキーコードメモリ２９のロード用アンド回路
Ａ５０に加えられる。キーコードメモリ２９では
このロード信号LDのタイミングで加えられてい
るキーコードKCを読み込むことにより発音チヤ
ンネルへの発音割当てを行う。 またオア回路OR５２から出力されるロード信
号LDはオア回路OR５３を介してキーオンメモリ
４２に加えられキーオン信号KOとしてアンド回
路Ａ６０を介して時分割的に記憶される。またオ
ア回路OR５２の出力はオア回路OR５４、OR５
５を介してキーオン１時メモリ４３に加えられ
る。またアンド回路Ａ５２の出力もオア回路OR
５４，OR５５を介してキーオン１時メモリ４３
に加えられる。キーオン１時メモリ４３はキーオ
ンメモリ４２と同様に発音チヤンネル数１８に対
応する18ステージのシフトレジスタから構成さ
れ、加えられた信号（オア回路OR５２の出力ま
たはアンド回路Ａ５２の出力）をアンド回路Ａ６
１を介して時分割的に記憶する。 キーオン１時メモリ４３はキーオフ（キーコー
ドKCの発生の停止）を検出するためのもので、
キーオフ検査信号Ｘと信号YK２のアンド条件を
とるアンド回路Ａ６２の出力によつて周期的にク
リアされる。ここでキーオフ検査信号Ｓp″（第１
４図の制御信号発生回路２４から発生される）を
フリツプフロツプFF１，FF２で1/4分周した信
号である。 したがつてキーオン１時メモリ４３の各チヤン
ネルに対応する内容は鍵が離鍵されると（キーコ
ーダ１００でのキーコードKCの発生が停止する
と）クリアされるが、鍵が押下中（キーコーダ１
００からキーコードKCが発生された状態）にあ
れば、アンド回路Ａ５２の出力によつて再び信号
“１”が記憶され、クリアされない。 キーオン１時メモリ４３の記憶がクリアされ、
キーオン１時メモリ４３の出力CCKが“０”と
なると、キーオンメモリ４２の出力KOが“１”
であり、アンド回路Ａ６２の出力が“１”である
という条件下においてアンド回路Ａ６３が動作可
能となる。アンド回路Ａ６３の出力（キーオフを
表わす）はアンド回路Ａ６４に加えられる。アン
ド回路Ａ６４の他の入力には信号・MLと信号
YLKのアンド条件をとつたアンド回路Ａ６５の
出力をインバータＩ５０で反転した信号が加えら
れている。ここで信号・MLは、シングルフイ
ンガ機能SFが選択されていることを示す信号SF
を反転した信号とコード音メモリ機能MLが選択
されていることを示す信号MLと信号Ｓp″を1/4分
周した信号Ｘを信号△Ｆおよびイニシヤルクリア
信号ICが“０”であるという条件で保持したデ
イレイフリツプフロツプDF５１の出力のアンド
条件をアンド回路Ａ６７でとつたものである。ア
ンド回路Ａ６７においてデイレイフリツプフロツ
プDF５１の出力を条件の１つとして用いたのは
フアンクシヨンスイツチによるチヤタリングの影
響を除去するためである。 したがつてアンド回路Ａ６４は・ML・YLK
という条件下において動作可能となり、アンド回
路Ａ６４の出力をノア回路NR５０を介してアン
ド回路Ａ６０に加える。アンド回路Ａ６０はこれ
によつて不動作となり、キーオンメモリ４２の対
応するチヤンネルにおける記憶がクリアされ当該
チヤンネルのキーオン信号KOが“０”となる。 またアンド回路Ａ６３の出力であるキーオフ信
号KOFはオア回路OR５６を介してキーオフメモ
リ４４に加えられ、アンド回路Ａ６８を介して記
憶される。 以上の説明は条件・MLが成立した場合、す
なわちシングルフインガ機能SFが選択された場
合またはコード音メモリ機能MLが選択されなか
つた場合に関するものであるが、条件下・ML
が成立した場合、すなわちフインガコード機能
FCおよびコード音メモリ機能MLが選択された場
合、またはカスタム機能CAおよびコード音メモ
リ機能MLが選択された場合は、下鍵盤で押下し
ていた鍵を離鍵してもキーオンメモリ４２の当該
鍵に関する記憶はクリアされない。これは条件
・MLが成立するとインバータＩ５０の出力が
“０”となつてアンド回路Ａ６４が不動作となる
からである。 条件・MLが成立した場合は、キーオフメモ
リ４４の出力KOFが“１”で、キーコード検出
信号KON、信号YLK３、LKのアンド条件をとる
アンド回路Ａ６９の出力が“１”となつたとき
（すなわち下鍵盤で新たに鍵が押下されたとき）
アンド回路Ａ６６のアンド条件が成立し、このア
ンド回路Ａ６６の出力によつてキーオンメモリ４
２がクリアされキーオン信号KOは“０”とな
る。なおアンド回路Ａ６９の出力は信号Ｙ３６に
よつて保持され、下鍵盤ニユーキーオン信号
LKNKとしてキーコーダ１００に送出される。 ところで自動ベースコード機能としてシングル
フインガ機能SFおよびベース音メモリ機能MPを
選択して下鍵盤で押下していた鍵を離鍵した場
合、前述したようにキーコーダ１００からはコー
ド音を示すキーコードKCは発生されるがこのキ
ーコードKCがコード音であることを示す下鍵盤
信号LKは発生されない。この場合はコード音を
示すキーコードKCが加えられてもアンド回路Ａ
５２およびＡ５５が動作可能とならないのでこの
キーコードKCに対するキーオン信号KOは
“０”となる。 また自動ベースコード機能として、フインガコ
ード機能FC、シングルフインガコード機能SF、
カスタム機能CAのいづれか１つを選択し、更に
コード音メモリMLを選択して下鍵盤で押下して
いる鍵を離鍵するとキーコーダ１００からはベー
ス音に対するキーコードKCは発生されるがこの
キーコードKCがベース音であることを示すペダ
ル鍵盤信号PKは出力されない。この場合はアン
ド回路Ａ５２およびＡ５６が動作可能とならない
のでベース音に対応するキーコードKCの発音割
当ては行われない。 チヤンネルプロセツサ２００において各発音チ
ヤンネルに発音割当てされたキーコードKC*お
よびキーオン信号KOは楽音発生回路部３に送出
される。楽音発生回路部３は詳細は示さないがチ
ヤンネルプロセツサ２００の発音チヤンネルと対
応する複数の発音チヤンネルを有し、各チヤンネ
ルにおいて割当てられたキーコードKCに基づき
対応する楽音信号（コード音、ベース音を含まれ
る）を形成するとともに、この形成した楽音信号
をキーオン信号KOに基づき発音制御（エンベロ
ープ制御）する。 以上説明したようにこの発明によればベース
音、コード音に対して独立したメモリ機能による
自動演奏を行うことができ、非常に変化に富んだ
自動演奏を行うことができる。例えばカスタム機
能CAおよびコード音メモリ機能MLを選択して
下鍵盤で押下していた鍵を離鍵すると離鍵前に下
鍵盤で押下されていた鍵に基づき自動コード演奏
が行われ、このコード音メモリ機能による自動コ
ード演奏中にペダル鍵盤を押下すると、このペダ
ル鍵盤で押下した鍵を根音として独自に自動ベー
ス演奏を行うことができる。
モリ機能MPが選択され、下鍵盤での押下鍵を
離鍵した場合 シングルフインガ機能SFおよびベース音メモ
リ機能MPを選択して下鍵盤で押下している鍵を
離鍵すると、離鍵後においても離鍵前に下鍵盤で
押下していた単一の鍵の音を根音としてベース音
を示すキーコードが形成され、自動ベース演奏が
行われる。ただし、コード音を示すキーコードの
発生タイミングにおいてブロツクデータゲート回
路１５（第９図）からベース音を示す下鍵盤信号
Ｌが発生されなくなるので自動コード演奏は停止
される。 式(13)の第３項の条件によつて根音のノートを
示すノートコードKN1〜KN4がノートコードメモ
リ１８（第１１図）のデイレイフリツプフロツプ
DF１８に読み込まれた後に、下鍵盤の押下鍵が
離鍵されると、次の自動ベースコード第１処理時
間になつてもノンコード信号NCは生じない。し
かしベース音メモリ機能MPが選択されていると
いう条件下において、信号A2Pのタイミングで式
(15)の第６項の条件が成立し、自動ベースコード
第２処理時間の最初のタイミングでベース音ゲー
トタイミング信号BGTが“１”となり、この信
号BGTによつて離鍵前にノートコードメモリ１
８のデイレイフリツプフロツプDF１８に記憶さ
れていた根音のノートを示すノートコードKN1〜
KN4がノートコードゲート回路１９（第１１図）
を介して出力される。 またこのとき（ベース音ゲートタイミング信号
BGTのタイミングで）ブロツクコードゲート回
路１７（第１０図）からは第１オクターブを示す
ブロツクコードKB3〜KB1“001”が出力され、
ブロツクデータゲート回路１５（第９図）からは
ベース音であることを示すペダル鍵盤信号PKが
出力される。なおこのときのブロツクコードゲー
ト回路１７、ブロツクデータゲート回路１５の動
作はフインガコード機能FCおよびベース音メモ
リMPが選択された場合と同様である。 したがつてチヤンネルプロセツサ２００はノー
トコードゲート回路１９、ブロツクコードゲート
回路１７の出力に基づきキーコード加工回路２２
で形成されるベース音のキーコードを対応する発
音チヤンネルに割当て、自動ベース演奏が続行さ
れる。 コード音ゲートタイミング信号CGTが“１”
となるタイミングにおいてはベース音ゲートタイ
ミング信号BGTのタイミングと同様にノートコ
ードゲート回路１９（第１１図）からはノートコ
ードメモリ１８に記憶された根音のノートを示す
ノートコードKN1〜KN4が読み出され、ブロツク
コードゲート回路１７（第１０図）からはブロツ
クコード“010”が読み出され、キーコード加工
回路２２（第１２図）においてコード音に対応す
るキーコードが順次形成される。しかし、下鍵盤
で押下していた鍵を離鍵するとブロツクデータゲ
ート回路１５（第９図）のデイレイフリツプフロ
ツプDF１１の記憶は信号Ｓp″のタイミングでク
リアされたままとなり、再び信号“１”が読み込
まれないのでコード音ゲートタイミング信号
CGTのタイミングにおいてはコード音を示す下
鍵盤信号LKが出力されない。したがつてチヤン
ネルプロセツサ２００ではキーコード加工回路２
２から発生されるコード音のキーコードの発音割
当をせず（キーオンメモリ４２の記憶がクリアさ
れ）、これによつて自動コード演奏は停止され
る。 なおシングルフインガ機能SFが選択された場
合は、コード種類がペダル鍵盤によつて指定され
るが、ペダル鍵盤によつて指定されたコード種類
を記憶するコード種類メモリ２１の記憶は式(16)
の第３項の条件、すなわちキースイツチの走査の
１巡毎に生じるステートＳpを示す信号Ｓpを示す
信号Ｓpによつてクリアされるようになつてい
る。したがつてベース音メモリ機能MPによる自
動演奏中においてもペダル鍵盤で押下している鍵
を変更すればこれによつてコード種類を変化させ
ることができ、これによつてベース音は変化す
る。ただし根音は変化しない。 ６ シングルフンガ機能SFおよびコード音メモ
リ機能MLが選択され、下鍵盤での押下鍵を離
鍵した場合 シングルフンガ機能SFおよびコード音メモリ
機能MLを選択して下鍵盤で押下している鍵を離
鍵すると、離鍵後においても離鍵前に下鍵盤で押
下していた単一の鍵の音を根音としてコード音を
示すキーコードが発生され、自動コード演奏が行
われる。ただし、ベース音を示すキーコードの発
生タイミングにおいてブロツクデータゲート回路
１５（第９図）からベース音であることを示すペ
ダル鍵盤信号PKが発生されなくなるので自動ベ
ース演奏は停止される。 シングルフンガ機能SF、コード音メモリ機能
MLが選択されている場合は、シングルフンガ機
能SF、ベース音メモリ機能MPが選択されている
場合と同様にしてキーコード加工回路２２からは
ベース音に対応するキーコードおよびコード音に
対応するキーコードが発生される。しかし下鍵盤
で押下されていた鍵の離鍵によつてブロツクデー
タゲート回路１５（第９図）のデイレイフリツプ
フロツプDF１３には信号“１”が読み込まれな
くなるのでベース音ゲートタイミング信号BGT
のタイミングでアンド回路Ａ２０が動作可能とな
つてもベース音を示すペダル鍵盤信号PKは出力
されない。これに対しブロツクデータゲート回路
１５のデイレイフリツプフロツプDF１１の記憶
はコード音メモリ信号MLによつて動作可能とな
るアンド回路Ａ１３、オア回路OR１０を介して
自己保持され、下鍵盤での離鍵後もコード音ゲー
トタイミング信号CGTのタイミングコード音で
あることを示す下鍵盤信号LKをチヤンネルプロ
セツサ２００に送出する。したがつてチヤンネル
プロセツサ２００ではベース音に対応するキーコ
ードの発音割当ては行われなくなり自動ベース演
奏は停止されるが、コード音に対応するキーコー
ドの発音割当ては行なわれ自動コード演奏は続行
される。なおこのシングルフンガ機能SF、コー
ド音メモリ機能MLが選択された場合もシングル
フンガ機能SF、ベース音メモリ機能MPが選択さ
れた場合と同様にしてペダル鍵盤での押下鍵を変
更すればコード種類は変化し、コード音メモリ機
能MLによる演奏中においてもコード音を変化さ
せることができる。 ７ カスタム機能CAが選択された場合 カスタム機能CAが選択された場合は下鍵盤で
押下された複数の鍵の音およびペダル鍵盤で押下
された単一の鍵の音に基づき自動ベースコード演
奏が行われる。すなわち下鍵盤で押下された複数
の鍵の音を示すキーコードはそのままコード音を
示すキーコードとしてチヤンネルプロセツサ２０
０に送出され、またベース音を示すキーコードは
ペダル鍵盤で押下された単一の鍵の音を根音と
し、下鍵盤で押下された複数の鍵の音が構成する
コード種類に応じて形成される。 カスタム機能CAが選択された場合におけるコ
ード音を示すキーコードのチヤンネルプロセツサ
２００への送出動作はフインガコード機能FCが
選択された場合と同様である。 ペダル鍵盤で押下された鍵を示すノートコード
KN1〜KN4は、式(13)の第４項の条件でノートコ
ードメモリ１８（第１１図）のデイレイフリツプ
フロツプDF１８に読み込まれ、このノートコー
ドKN1〜KN4は式(15)の第７項の条件が成立する
という条件でゲート回路１９から送出される。ま
たこのときブロツクコードゲート回路１７（１０
図）からはオクターブを示すブロツクコードKB1
〜KB3が出力され、ブロツクデータゲート回路１
５（第９図）からはペダル音（ベース音）である
ことを示すペダル鍵盤信号PKが出力される。以
上の動作は自動ベースコード機能（フインガコー
ド機能FC）、シングルフインガ機能SF、カスタ
ム機能CA）が選択されていない場合と同様であ
る。ただしベース音発音タイミング信号BGTの
成立において、自動ベースコード機能が選択され
ていない場合においては式(14)のカツコ内の第２
項の条件が関与し、カスタム機能CAが選択
されている場合には第１項の条件であるベース音
タイミング信号ABTが関与している。 ノートコードゲート回路１９から出力されるノ
ートコードKN1〜KN4、およびブロツクコードゲ
ート回路１７から出力されるブロツクコードKB1
〜KB3はキーコード加工回路２２へ加えられ、ベ
ース音に対応するキーコードが形成される。この
キーコード加工回路２２の動作はフインガコード
機能FCが選択された場合と同様である。 ８ カスタム機能CAおよびベース音メモリ機能
MPが選択され、下鍵盤およびペダル鍵盤での
押下鍵を離鍵した場合 カスタム機能CAおよびベース音メモリ機能MP
を選択して、下鍵盤およびペダル鍵盤での押下鍵
を離鍵すると、離鍵後においても離鍵前にペダル
鍵盤で押下された単一の鍵の音を根音とし、下鍵
盤の押下鍵によつて構成されていたコード種類に
応じてベース音を示すキーコードが形成され、自
動ベース演奏が行われる。ただし下鍵盤で押下し
ていた鍵の離鍵により、チヤンネルプロセツサ２
００のキーオンメモリ４２に記憶されていた下鍵
盤で押下されていた鍵に関するキーオン信号がク
リアされるので自動コード演奏は停止される。 式(13)の第４項の条件によつてペダル鍵盤で押
下された鍵のノートを示すノートコードKN1〜
KN4がノートコードメモリ１８（第１１図）のデ
イレイフリツプフロツプDF１８に読み込まれた
後ペダル鍵盤で押下していた鍵を離鍵すると、ベ
ース音メモリ機能MPが選択されているという条
件下において離鍵後においても、信号A2Pのタイ
ミングで式(15)の第７項の条件が成立し、自動ベ
ースコード第２処理時間の最初のタイミングでベ
ース音ゲートタイミング信号BGTが生じ、この
ベース音ゲートタイミング信号BTによつてノー
トコードゲート回路１９からノートコードメモリ
１８のデイレイフリツプフロツプDF１８に読み
込まれたノートコードKN1〜KN4が読み出され
る。式(15)の条件が離鍵後も成立する理由はベー
ス音メモリ機能MPが選択されているという条件
下において式(12)の第１項の条件が成立しなくな
るのでペダル音信号メモリ３６（第１４図）は離
鍵後もクリアされず、これによつて信号POは
“１”のまま保持されるからである。 またこのとき（ベース音ゲートタイミング信号
BGTのタイミングで）ブロツクコードゲート回
路１７（第１０図）からはペダル鍵盤で押下され
た鍵のオクターブを示すブロツクコードKB1〜
KB3が出力され、ブロツクゲータゲート回路１５
（第９図）からはペダル鍵盤音（ベース音）を示
すペダル鍵盤信号PKが出力される。なおこのと
きのブロツクコードゲート回路１７、ブロツクデ
ータゲート回路１５の動作は自動ベースコード機
能が選択されない場合と同様である。 ノートコードゲート回路１９およびブロツクコ
ードゲート回路１７から出力されるノートコード
KN1〜KN4およびブロツクコードKB1〜KB3はキ
ーコード加工回路２２で所定の加工が加えられ、
ベース音に対応するキーコードとしてチヤンネル
プロセツサ２００に送出され、所定の発音チヤン
ネルに発音割当てされることにより自動ベース演
奏が続行される。 なお、カスタム機能CA、ベース音メモリ機能
MPによる演奏中において、下鍵盤での複数の鍵
を押下すればこの押下鍵に応じて自動コード演奏
が行われるわけであるが、下鍵盤での押下鍵によ
つて新たにコードが成立すると、これによつて式
(16)の第１項の条件が成立し、コード種類メモリ
２１の内容は書き換えられ、自動ベースコード演
奏用のキーコードはこの書き換えられたコード種
類メモリ２１の内容に応じて形成される。すなわ
ちベース音メモリ機能MPによる演奏中に、下鍵
盤の押下鍵によつて構成されるコード種類が変化
することこれに応じてベース音も変化する。 ９ カスタム機能CA、ベース音メモリ機能ML
が選択され、下鍵盤およびペダル鍵盤での押下
鍵を離鍵した場合 カスタム機能CAおよびコード音メモリ機能
MLを選択し、下鍵盤およびペダル鍵盤で押下し
ている鍵を離鍵すると、離鍵後においても離鍵前
に下鍵盤で押下されていた鍵の音がコード音とし
て自動演奏される。ただし、後述するように離鍵
によつてベース音ゲートタイミング信号BGTが
生じなくなるので自動ベース演奏は停止される。 コード音メモリ機能MLが選択されると、下鍵
盤で押下されている鍵が離鍵されても後述するチ
ヤンネルプロセツサ２００のキーオンメモリ４２
に記憶されていたコード音（下鍵盤音）に関する
キーオン信号がクリアされない。これによつて自
動コード演奏は続行される。 またコード音メモリ機能MLが選択された場合
はベース音メモリ機能MPが選択された場合と異
なり、式(12)の第１項の条件が成立し、信号A2Pの
タイミングでペダル音信号メモリ３６（第１４
図）がクリアされる。したがつて式(15)の第７項
の条件は成立しなくなり、ベース音発音タイミン
グ信号BGTは生じない。ベース音発音タイミン
グ信号BGTが生じないとノートコードゲート回
路１９（第１１図）からのノートコードKN1〜
KN4の読み出し、およびブロツクコードゲート回
路１７（第１０図）からのブロツクコードKB1〜
KB3の読み出し、およびブロツクデータゲート回
路１５（第９図）からのペダル鍵盤信号PKの読
み出しは禁止されるので、これによつて自動ベー
ス演奏のためのキーコードの発生は停止される。 なお、カスタム機能CA、コード音メモリ機能
MLによる演奏中において、ペダル鍵盤の鍵を押
下すると、この押下鍵を根音として自動ベース演
奏が行われる。すなわちカスタム機能CA、コー
ド音メモリ機能MLが選択された場合は、ペダル
鍵盤で単一の鍵を押下することによりこの単一の
鍵の音を根音とし、下鍵盤で離鍵前に押下されて
いた鍵の音が構成するコード種類に応じて独自に
自動ベース演奏することができる。 ６ チヤンネルプロセツサ２００の動作 チヤンネルプロセツサ２００（第２図）は、複
数の発音チヤンネル（この実施例では18）に対応
する複数の記憶位置を有し、キーコーダ１００の
キーコード加工回路２２から加えられるキーコー
ドKC（B1〜B3、N1〜N4）を各発音チヤンネルに
対応する記憶位置に時分割的に割当て記憶するキ
ーコードメモリ２９、キーコードメモリ２９に加
えられるキーコードKCとキーコードメモリ２９
に時分割的に記憶されたキーコードKC*とを発
音チヤンネル毎に比較し、両者が一致したとき一
致信号EQを出力する比較回路２８、キーコード
メモリ２９での割当てを制御するロード信号LD
を形成する割当て制御回路２６、キーコードメモ
リ２９の各記憶位置（各チヤンネル）に記憶され
ているキーコードKC*のうち離鍵された時点が
最も古いキーコードが記憶されているチヤンネル
を検出し、このチヤンネルに新たなキーコード
KCを割当てるためのトランケート信号TRを発生
するトランケート回路２７、キーコードメモリ２
９に記憶されている下鍵盤の鍵に関するキーコー
ドKC*およびパターンジエネレータ４から加え
られるアルペジヨパターンAP1〜AP4に基づいて
自動アルペジヨ演奏のためのキーコードを形成す
る自動アルペジヨ回路３０およびチヤンネルプロ
セツサ２００内の各回路を制御するためのタイミ
ング信号発生回路３１を具えている。 なおトランケート回路２７、自動アルペジヨ回
路３０、タイミング信号発生回路３１はこの発明
の要旨に直接関係しないのでその詳細はこの明細
書では示さない。なお、この点については特願昭
52―93992号（発明の名称「電子楽器」）、特願昭
52―106417号（発明の名称「電子楽器」）、特願昭
53―138594号（発明の名称「電子楽器」）の明細
書において詳細に説明されている。 第１５図はキーコードメモリ２９と比較回路２
８の１回路例を示したものである。キーコードメ
モリ２９はロード用のアンド回路Ａ５０、ホール
ド用のアンド回路Ａ５１およびオア回路OR５０
をそれぞれに具えた18ステージ／１ビツトの７本
のシフトレジスタ２９―１〜２９―７からなり、
各シフトレジスタ２９―１〜２９―７のステージ
数は発音チヤンネル数に対応している。なおこの
実施例においては第２，４，５，７，10，13，16
チヤンネルは上鍵盤音専用チヤンネル、第３，
６，８，９，11，14，17チヤンネルは下鍵盤音専
用チヤンネル、第１チヤンネルはペダル鍵盤音専
用チヤンネル、第12，15，17はアルペジヨ音専用
チヤンネルとなつている。 キーコーダ１００のキーコード加工回路２２か
ら出力されるキーコードKC（N1〜N4、B1〜B3）
はロード信号LDによつて動作可能となるアンド
回路Ａ５０、オア回路OR５０を介して各シフト
レジスタ２９―１〜２９―７に加えられ所定のタ
イムスロツト（発音チヤンネル）に割当てられて
時分割的に記憶される。ここでキーコードメモリ
２９の各シフトレジスタ２９―１〜２９―７は周
期１μｓのクロツクパルスφ１によつて動作する
ようになつており、キーコードメモリ２９からは
１μｓのタイムスロツト毎に各発音チヤンネルに
割当てられたキーコードKC*が順次出力され
る。 比較回路２８はキーコードメモリ２９に加えら
れるキーコードKC（１ビツトタイム（54μｓ）
変化しない）とキーコードメモリ２９から出力さ
れる各発音チヤンネルに割当てられたキーコード
KC*（１μｓ毎に変化する）とを比較し、両者
が一致すると一致出力EQを発生する。 第１６図は割当て制御回路２６の１回路例を示
したもので、この割当て制御回路２６は、キーコ
ーダ１００のブロツクデータゲート回路１５（第
９図）から出力される各鍵盤信号UK，LK，
RK、キーコードメモリ２９（第１５図）のオア
回路OR５１から出力されるキーコード検出信号
KON、比較回路２８から出力される一致信号
EQ、トランケート回路２７から出力されるトラ
ンケート信号TR、シングルフインガコード機能
SFが選択されていることを示す信号SF、コード
音メモリ機能MLが選択されていることを示すコ
ード音メモリ信号ML、キーコーダ１００からキ
ースイツチの走査の１巡毎に発生される信号Ｓ
o″およびタイミング信号発生回路３１から発生さ
れる種々のタイミング信号YK２，YUK２，YLK
２，YPK２，YAP１―２，YAP２―２，YAP―
３―２，YUK３，YLK３，YPK３，YAP１―
３，YAP２−３，YAP３―３，３６，５
４，YLKを受入し、これらの信号に基づいてキ
ーコードメモリ２９における発音割当てを制御す
るロード信号LDを形成する。なおタイミング信
号発生回路３１から発生される上記タイミング信
号を各発音チヤンネルに対応するタイムスロツト
（以下これをチヤンネル時間という）との対応の
もとにタイミングチヤートに示すと第１７図のよ
うになる。１回の発音割当ての処理時間は54μｓ
で、この処理時間は第１処理時間（最初の18μ
ｓ）第２処理時間（２番目の18μｓ）、第３処理
時間（３番目の18μｓ）の３つに分割されてお
り、信号YK２は第２処理時間を示す信号、信号
YUK２，YLK２，YPK２およびYUK３，YLK
３，YPK３は上鍵盤音、下鍵盤音、ペダル鍵盤
音の第２処理時間および第３処理時間における専
用チヤンネル時間を表わす信号、信号YAP１―
２、YAP２―２，YAP３―２およびYAP１―
３，YAP２―３，YAP３―３はアルペジヨ音の
第２処理時間および第３処理時間における専用チ
ヤンネル時間を表わす信号、信号５４は第３処
理時間の最後のチヤンネル時間（第18チヤンネル
時間）にのみ“０”となる信号、信号３６は第
２処理時間の最後のチヤンネル時間（18チヤンネ
ル時間）にのみ“０”となる信号、信号YLKは
第１処理時間、第２処理時間、第３処理時間にお
ける下鍵盤音の専用チヤンネル時間を示す信号で
ある。 第１６図において、アンド回路Ａ５２は、 キーコードメモリ２９にキーコードKCが加
えられている（KON＝“１”）。 加えられているキーコードKCが既に割当て
済みである（EQ＝“１”）。 第２処理時間である（YK2＝“１”）。 加えられたキーコードKCに関する第２処理
時間における専用チヤンネル時間である。 （UK・YUK２＋LK・YLK２＋PK・YPK２＋
AR１・YAP１―２＋AR２・YAP２―２＋AP
３・YAP３―２）。 キーオンメモリ４２の出力が“１”である
（KO＝“１”）。 キーオフメモリ４４の出力が“０”である
（＝“１”）。 という条件で成立する。なおキーオンメモリ４
２は、発音チヤンネル数１８に対応する18ステー
ジのシフトレジスタから構成され、各発音チヤン
ネルに割当てられているキーコードKC*に関わ
る鍵が現在押鍵されているとそのチヤンネル時間
において“１”となるキーオン信号KOを時分割
的に記憶するものである。したがつてある発音チ
ヤンネルにキーコードKCが割当てられるとその
発音チヤンネルに対応するチヤンネル時間にキー
オン信号KO（“１”）が出力される。またキーオ
フメモリ４４はキーオンメモリ４２と同様に発音
チヤンネル数１８に対応する18ステージのシフト
レジスタから構成され、各発音チヤンネルに割当
てれたキーコードKC*に関わる鍵が離鍵される
と“１”となるキーオフ信号KOFを時分割的に
記憶するものである。 アンド回路Ａ５２のアンド条件が成立すると、
キーコードメモリ２９に現在加えられているキー
コードKCが既に割当て済みであることを意味す
るので、アンド回路Ａ５２の出力“１”を信号
５４によつてデイレイフリツプフロツプDF５０
に保持し、アンド回路Ａ５３を不動作にしてこの
キーコードKCの割当てを禁止する。 アンド回路Ａ５２のアンド条件が成立しないと
デイレイフリツプフロツプDF５０の出力は
“０”であり、デイレイフリツプフロツプDF５０
の出力をインバータで反転した信号“１”はキー
オンメモリ４２の出力を反転した信号によつ
て動作可能となるアンド回路Ａ５３を介してアン
ド回路Ａ５４〜Ａ５９に加えられる。アンド回路
Ａ５４〜Ａ５９にはキーコード検出信号KONが
共通に加えられており、またアンド回路Ａ５４の
他の入力には上鍵盤信号UK、信号YUK３および
トランケート優先回路４５から出力されるトラン
ケート指定信号TRCが加えられ、アンド回路５
５の他の入力には下鍵盤信号LK、信号YLK３、
およびトランケート指定信号TRCが加えられ、
アンド回路Ａ５６の他の入力にはペダル鍵盤信号
PKおよび信号YPK３が加えられ、アンド回路Ａ
５７〜Ａ５９の他の入力にはアルペジヨ音を示す
アルペジヨ信号AR１〜AR３（キーコーダ１００
から出力される）および信号YAP１―３、YAP
２―３，YAP３―３がそれぞれ加えられてい
る。 ここで、トランケート優先回路４５から出力さ
れるトランケート指定信号TRCは、上鍵盤音お
よび下鍵盤信号専用チヤンネルがそれぞれ７チヤ
ンネルあるので上鍵盤音および下鍵盤音のキーコ
ードKCを単一のチヤンネルに割当てるために使
用される。この優先回路４５はトランケート回路
２７から発生されるトランケート信号TR（現在
割当て中の音のうち上鍵盤で最も古く離鍵された
鍵の割当てチヤンネル時間及び下鍵盤で最も古く
離鍵された鍵の割当てチヤンネル時間に同期して
夫々発生される）のうちアンド回路Ａ５４または
Ａ５５から信号“１”が出力されるまでは該信号
TRをトランケート指定信号TRCとして出力し、
アンド回路Ａ５４またはＡ５５から信号“１”が
出力されるとそれ以降該信号TRを阻止してトラ
ンケート指定信号TRCを出力しない。従つて、
アンド回路Ａ５４またはＡ５５は第３処理時間に
おいて１度しかアンド条件が成立しない。 したがつてアンド回路Ａ５４〜Ａ５９のうちの
いづれか１つのアンド回路が加えられたキーコー
ドKCの鍵盤に対応する専用チヤンネル時間の単
一チヤンネル時間において動作可能となり信号
“１”を出力する。アンド回路Ａ５４〜Ａ５９の
出力はオア回路OR５２を介してロード信号LDと
してキーコードメモリ２９のロード用アンド回路
Ａ５０に加えられる。キーコードメモリ２９では
このロード信号LDのタイミングで加えられてい
るキーコードKCを読み込むことにより発音チヤ
ンネルへの発音割当てを行う。 またオア回路OR５２から出力されるロード信
号LDはオア回路OR５３を介してキーオンメモリ
４２に加えられキーオン信号KOとしてアンド回
路Ａ６０を介して時分割的に記憶される。またオ
ア回路OR５２の出力はオア回路OR５４、OR５
５を介してキーオン１時メモリ４３に加えられ
る。またアンド回路Ａ５２の出力もオア回路OR
５４，OR５５を介してキーオン１時メモリ４３
に加えられる。キーオン１時メモリ４３はキーオ
ンメモリ４２と同様に発音チヤンネル数１８に対
応する18ステージのシフトレジスタから構成さ
れ、加えられた信号（オア回路OR５２の出力ま
たはアンド回路Ａ５２の出力）をアンド回路Ａ６
１を介して時分割的に記憶する。 キーオン１時メモリ４３はキーオフ（キーコー
ドKCの発生の停止）を検出するためのもので、
キーオフ検査信号Ｘと信号YK２のアンド条件を
とるアンド回路Ａ６２の出力によつて周期的にク
リアされる。ここでキーオフ検査信号Ｓp″（第１
４図の制御信号発生回路２４から発生される）を
フリツプフロツプFF１，FF２で1/4分周した信
号である。 したがつてキーオン１時メモリ４３の各チヤン
ネルに対応する内容は鍵が離鍵されると（キーコ
ーダ１００でのキーコードKCの発生が停止する
と）クリアされるが、鍵が押下中（キーコーダ１
００からキーコードKCが発生された状態）にあ
れば、アンド回路Ａ５２の出力によつて再び信号
“１”が記憶され、クリアされない。 キーオン１時メモリ４３の記憶がクリアされ、
キーオン１時メモリ４３の出力CCKが“０”と
なると、キーオンメモリ４２の出力KOが“１”
であり、アンド回路Ａ６２の出力が“１”である
という条件下においてアンド回路Ａ６３が動作可
能となる。アンド回路Ａ６３の出力（キーオフを
表わす）はアンド回路Ａ６４に加えられる。アン
ド回路Ａ６４の他の入力には信号・MLと信号
YLKのアンド条件をとつたアンド回路Ａ６５の
出力をインバータＩ５０で反転した信号が加えら
れている。ここで信号・MLは、シングルフイ
ンガ機能SFが選択されていることを示す信号SF
を反転した信号とコード音メモリ機能MLが選択
されていることを示す信号MLと信号Ｓp″を1/4分
周した信号Ｘを信号△Ｆおよびイニシヤルクリア
信号ICが“０”であるという条件で保持したデ
イレイフリツプフロツプDF５１の出力のアンド
条件をアンド回路Ａ６７でとつたものである。ア
ンド回路Ａ６７においてデイレイフリツプフロツ
プDF５１の出力を条件の１つとして用いたのは
フアンクシヨンスイツチによるチヤタリングの影
響を除去するためである。 したがつてアンド回路Ａ６４は・ML・YLK
という条件下において動作可能となり、アンド回
路Ａ６４の出力をノア回路NR５０を介してアン
ド回路Ａ６０に加える。アンド回路Ａ６０はこれ
によつて不動作となり、キーオンメモリ４２の対
応するチヤンネルにおける記憶がクリアされ当該
チヤンネルのキーオン信号KOが“０”となる。 またアンド回路Ａ６３の出力であるキーオフ信
号KOFはオア回路OR５６を介してキーオフメモ
リ４４に加えられ、アンド回路Ａ６８を介して記
憶される。 以上の説明は条件・MLが成立した場合、す
なわちシングルフインガ機能SFが選択された場
合またはコード音メモリ機能MLが選択されなか
つた場合に関するものであるが、条件下・ML
が成立した場合、すなわちフインガコード機能
FCおよびコード音メモリ機能MLが選択された場
合、またはカスタム機能CAおよびコード音メモ
リ機能MLが選択された場合は、下鍵盤で押下し
ていた鍵を離鍵してもキーオンメモリ４２の当該
鍵に関する記憶はクリアされない。これは条件
・MLが成立するとインバータＩ５０の出力が
“０”となつてアンド回路Ａ６４が不動作となる
からである。 条件・MLが成立した場合は、キーオフメモ
リ４４の出力KOFが“１”で、キーコード検出
信号KON、信号YLK３、LKのアンド条件をとる
アンド回路Ａ６９の出力が“１”となつたとき
（すなわち下鍵盤で新たに鍵が押下されたとき）
アンド回路Ａ６６のアンド条件が成立し、このア
ンド回路Ａ６６の出力によつてキーオンメモリ４
２がクリアされキーオン信号KOは“０”とな
る。なおアンド回路Ａ６９の出力は信号Ｙ３６に
よつて保持され、下鍵盤ニユーキーオン信号
LKNKとしてキーコーダ１００に送出される。 ところで自動ベースコード機能としてシングル
フインガ機能SFおよびベース音メモリ機能MPを
選択して下鍵盤で押下していた鍵を離鍵した場
合、前述したようにキーコーダ１００からはコー
ド音を示すキーコードKCは発生されるがこのキ
ーコードKCがコード音であることを示す下鍵盤
信号LKは発生されない。この場合はコード音を
示すキーコードKCが加えられてもアンド回路Ａ
５２およびＡ５５が動作可能とならないのでこの
キーコードKCに対するキーオン信号KOは
“０”となる。 また自動ベースコード機能として、フインガコ
ード機能FC、シングルフインガコード機能SF、
カスタム機能CAのいづれか１つを選択し、更に
コード音メモリMLを選択して下鍵盤で押下して
いる鍵を離鍵するとキーコーダ１００からはベー
ス音に対するキーコードKCは発生されるがこの
キーコードKCがベース音であることを示すペダ
ル鍵盤信号PKは出力されない。この場合はアン
ド回路Ａ５２およびＡ５６が動作可能とならない
のでベース音に対応するキーコードKCの発音割
当ては行われない。 チヤンネルプロセツサ２００において各発音チ
ヤンネルに発音割当てされたキーコードKC*お
よびキーオン信号KOは楽音発生回路部３に送出
される。楽音発生回路部３は詳細は示さないがチ
ヤンネルプロセツサ２００の発音チヤンネルと対
応する複数の発音チヤンネルを有し、各チヤンネ
ルにおいて割当てられたキーコードKCに基づき
対応する楽音信号（コード音、ベース音を含まれ
る）を形成するとともに、この形成した楽音信号
をキーオン信号KOに基づき発音制御（エンベロ
ープ制御）する。 以上説明したようにこの発明によればベース
音、コード音に対して独立したメモリ機能による
自動演奏を行うことができ、非常に変化に富んだ
自動演奏を行うことができる。例えばカスタム機
能CAおよびコード音メモリ機能MLを選択して
下鍵盤で押下していた鍵を離鍵すると離鍵前に下
鍵盤で押下されていた鍵に基づき自動コード演奏
が行われ、このコード音メモリ機能による自動コ
ード演奏中にペダル鍵盤を押下すると、このペダ
ル鍵盤で押下した鍵を根音として独自に自動ベー
ス演奏を行うことができる。
第１図はこの発明に係わる電子楽器の自動伴奏
装置の概要を示すブロツク図、第２図はこの発明
の一実施例を示すブロツク図、第３図は以下の図
面で用いられる回路素子の表示方法の説明図、第
４図は鍵盤部の構成例を示すブロツク図、第５図
は第４図に示したブロツク配線およびノート配線
とキースイツチとの接続の状態を示す回路図、第
６図はブロツク検出回路、ノート検出回路および
ステートコントロール回路の１例を示す回路図、
第７図はステートコントロール回路の動作を説明
するフローチヤート、第８図は第６図に示したブ
ロツク検出回路、ノート検出回路およびステート
コントロール回路の各部の信号を示すタイミング
チヤート、第９図はブロツクデータメモリおよび
ブロツクデータゲート回路の１例を示す回路図、
第１０図はブロツクコードメモリおよびブロツク
コードゲート回路の１例を示す回路図、第１１図
はノートコードメモリおよびノートコードゲート
回路の１例を示す回路図、第１２図はキーコード
加工回路およびキーコード加工データ発生回路の
１例を示す回路図、第１３図はコード検出回路お
よびコード種類メモリの１例を示す回路図、第１
４図は制御信号発生回路の１例を示す回路図、第
１５図はチヤンネルプロセツサのキーコードメモ
リの例を示す回路図、第１６図は割当て制御回路
の１例を示す回路図、第１７図はタイミング信号
発生回路から発生される種々のタイミング信号を
示すタイミングチヤートである。 １……鍵盤部、２……キーアサイナ、３……楽
音発生回路部、４……パターンジエネレータ、５
……フアンクシヨンスイツチ部、６……フアンク
シヨンスイツチ検出回路、１１……ブロツク検出
回路、１２……ステートコントロール回路、１３
……ノート検出回路、１４……ブロツクデータメ
モリ、１５……ブロツクデータゲート回路、１６
……ブロツクコードメモリ、１７……ブロツクコ
ードゲート回路、１８……ノートコードメモリ、
１９……ノートコードゲート回路、２０……コー
ド検出回路、２１……コード種類メモリ、２２…
…キーコード加工回路、２３……キーコード加工
データ発生回路、２４……制御信号発生回路、２
６……割当て制御回路、２８……比較回路、２９
……キーコードメモリ、３１……タイミング信号
発生回路、３２……ノートレジスタ、３３……コ
ード検出信号メモリ、３４……ノンコード検出信
号メモリ、３５……コード成立信号メモリ、３６
……ペダル音信号メモリ、４２……キーオンメモ
リ、４３……キーオン１時メモリ、４４……キー
オフメモリ、１００……キーコーダ、２００……
チヤンネルプロセツサ。
装置の概要を示すブロツク図、第２図はこの発明
の一実施例を示すブロツク図、第３図は以下の図
面で用いられる回路素子の表示方法の説明図、第
４図は鍵盤部の構成例を示すブロツク図、第５図
は第４図に示したブロツク配線およびノート配線
とキースイツチとの接続の状態を示す回路図、第
６図はブロツク検出回路、ノート検出回路および
ステートコントロール回路の１例を示す回路図、
第７図はステートコントロール回路の動作を説明
するフローチヤート、第８図は第６図に示したブ
ロツク検出回路、ノート検出回路およびステート
コントロール回路の各部の信号を示すタイミング
チヤート、第９図はブロツクデータメモリおよび
ブロツクデータゲート回路の１例を示す回路図、
第１０図はブロツクコードメモリおよびブロツク
コードゲート回路の１例を示す回路図、第１１図
はノートコードメモリおよびノートコードゲート
回路の１例を示す回路図、第１２図はキーコード
加工回路およびキーコード加工データ発生回路の
１例を示す回路図、第１３図はコード検出回路お
よびコード種類メモリの１例を示す回路図、第１
４図は制御信号発生回路の１例を示す回路図、第
１５図はチヤンネルプロセツサのキーコードメモ
リの例を示す回路図、第１６図は割当て制御回路
の１例を示す回路図、第１７図はタイミング信号
発生回路から発生される種々のタイミング信号を
示すタイミングチヤートである。 １……鍵盤部、２……キーアサイナ、３……楽
音発生回路部、４……パターンジエネレータ、５
……フアンクシヨンスイツチ部、６……フアンク
シヨンスイツチ検出回路、１１……ブロツク検出
回路、１２……ステートコントロール回路、１３
……ノート検出回路、１４……ブロツクデータメ
モリ、１５……ブロツクデータゲート回路、１６
……ブロツクコードメモリ、１７……ブロツクコ
ードゲート回路、１８……ノートコードメモリ、
１９……ノートコードゲート回路、２０……コー
ド検出回路、２１……コード種類メモリ、２２…
…キーコード加工回路、２３……キーコード加工
データ発生回路、２４……制御信号発生回路、２
６……割当て制御回路、２８……比較回路、２９
……キーコードメモリ、３１……タイミング信号
発生回路、３２……ノートレジスタ、３３……コ
ード検出信号メモリ、３４……ノンコード検出信
号メモリ、３５……コード成立信号メモリ、３６
……ペダル音信号メモリ、４２……キーオンメモ
リ、４３……キーオン１時メモリ、４４……キー
オフメモリ、１００……キーコーダ、２００……
チヤンネルプロセツサ。
Claims (1)
- 【特許請求の範囲】 １ 自動伴奏音演奏用の鍵盤と、 前記鍵盤での押鍵に応答して、該鍵盤で押下さ
れた各鍵に対応する鍵情報を取込んで記憶し、該
鍵情報の記憶を該鍵盤での離鍵後も保持する鍵情
報メモリと、 前記鍵情報メモリに記憶されている鍵情報に対
応する鍵が押鍵されている間キーオン信号を記憶
し、該鍵の離鍵により該キーオン信号の記憶を解
除するキーオンメモリと、 前記鍵盤での押鍵に応答して、該鍵盤で押下さ
れた鍵のうちの単一の鍵に対応する鍵情報を取込
んで記憶し、該鍵情報の記憶を該鍵盤での離鍵後
も保持する根音メモリと、 前記鍵情報メモリの鍵情報および前記キーオン
メモリのキーオン信号にもとづきコード音楽音信
号を形成するコード楽音信号形成手段と、 前記根音メモリの鍵情報にもとづきベース音鍵
情報を形成し、該ベース音鍵情報に対応してベー
ス音楽音信号を形成するベース楽音信号形成手段
と、 コード音メモリ機能を選択するコード音メモリ
機能選択手段と、 ベース音メモリ機能を選択するベース音メモリ
機能選択手段と、 前記コード音メモリ機能選択手段によりコード
音メモリ機能が選択されている間、前記キーオン
メモリにおける前記離鍵に伴うキーオン信号の記
憶解除を禁止することにより前記キーオンメモリ
におけるキーオン信号の記憶を持続させ、前記鍵
盤での離鍵後も前記コード楽音信号手段において
コード音楽音信号の形成を行なわせる第１の制御
手段と、 前記ベース音メモリ機能選択手段によりベース
音メモリ機能が選択されていないときは、前記鍵
盤で鍵が押圧されている間だけ前記ベース楽音信
号形成手段におけるベース音楽音信号の形成を可
能にし、前記ベース音メモリ機能選択手段により
ベース音メモリ機能が選択されているときは、前
記鍵盤で鍵が押圧されている間および前記鍵盤で
の離鍵後において該ベース音メモリ機能が選択さ
れている間前記ベース楽音信号形成手段における
ベース音楽音信号の形成を可能にする第２の制御
手段と を具える電子楽器の自動伴奏装置。 ２ 自動伴奏音演奏用の第１の鍵盤と、 自動伴奏音演奏用の第２の鍵盤と、 前記第１の鍵盤での押鍵に応答して、該第１の
鍵盤で押下された各鍵に対応する鍵情報を取込ん
で記憶し、該鍵情報の記憶を該第１の鍵盤での離
鍵後も保持する鍵情報メモリと、 前記鍵情報メモリに記憶されている鍵情報に対
応する鍵が前記第１の鍵盤で押鍵されている間キ
ーオン信号を記憶し、該鍵の離鍵により該キーオ
ン信号の記憶を解除するキーオンメモリと、 前記第２の鍵盤での押鍵に応答して、該第２の
鍵盤で押下された鍵のうちの単一の鍵に対応する
鍵情報を取込んで記憶し、該鍵情報の記憶を該第
２の鍵盤での離鍵後も保持する根音メモリと、 前記鍵情報メモリの鍵情報および前記キーオン
メモリのキーオン信号にもとづきコード音楽音信
号を形成するコード楽音信号形成生手段と、 前記根音メモリの鍵情報にもとづきベース音鍵
情報を形成し、該ベース音鍵情報にもとづきベー
ス音楽音信号を形成するベース楽音信号形成手段
と、 コード音メモリ機能を選択するコード音メモリ
機能選択手段と、 ベース音メモリ機能を選択するベース音メモリ
機能選択手段と、 前記コード音メモリ機能選択手段によりコード
音メモリ機能が選択されている間、前記キーオン
メモリにおける前記離鍵に伴うキーオン信号の記
憶解除を禁止することにより前記キーオンメモリ
におけるキーオン信号の記憶を持続させ、前記第
１の鍵盤での離鍵後も前記コード楽音信号形成手
段においてコード音楽音信号の形成を行なわせる
第１の制御手段と、 前記ベース音メモリ機能選択手段によりベース
音メモリ機能が選択されていないときは、前記第
２の鍵盤で鍵が押圧されている間だけ前記ベース
楽音信号形成手段におけるベース音楽音信号の形
成を可能にし、前記ベース音メモリ機能選択手段
によりベース音メモリ機能が選択されているとき
は、前記第２の鍵盤で鍵が押圧されている間およ
び前記第２の鍵盤での離鍵後において該ベース音
メモリ機能が選択されている間前記ベース楽音信
号形成手段におけるベース音楽音信号の形成を可
能にする第２の制御手段と を具える電子楽器の自動伴奏装置。 ３ 自動伴奏音演奏用の鍵盤と、 前記鍵盤での押鍵に応答して、該鍵盤で押下さ
れた鍵のうちの単一の鍵に対応する鍵情報を取込
んで記憶し、該鍵情報の記憶を該鍵盤での離鍵後
も保持する根音メモリと、 コード種類を指定するコード種類指定手段と、 前記根音メモリの鍵情報および前記コード種類
指定手段によつて指定されたコード種類にもとづ
きコード音鍵情報を形成し、該コード音鍵情報に
対応してコード音楽音信号を形成するコード楽音
信号形成手段と、 前記根音メモリの鍵情報にもとづきベース音鍵
情報を形成し、該鍵情報に対応してベース音楽音
信号を形成するベース楽音信号形成手段と、 コード音メモリ機能を選択するコード音メモリ
機能選択手段と、 ベース音メモリ機能を選択するベース音メモリ
機能選択手段と、 前記コード音メモリ機能選択手段によりコード
音メモリ機能が選択されていないときは、前記鍵
盤で鍵が押圧されている間だけ前記コード楽音信
号形成手段におけるコード音楽音信号の形成を可
能にし、前記コード音メモリ機能選択手段により
コード音メモリ機能が選択されているときは、前
記鍵盤で鍵が押圧されている間および前記鍵盤で
の離鍵後において該コード音メモリ機能が選択さ
れている間前記コード楽音信号形成手段における
コード音楽音信号の形成を可能にする第１の制御
手段と、 前記ベース音メモリ機能選択手段によりベース
音メモリ機能が選択されていないときは、前記鍵
盤で鍵が押圧されている間だけ前記ベース楽音信
号形成手段におけるベース音楽音信号の形成を可
能にし、前記ベース音メモリ機能選択手段により
ベース音メモリ機能が選択されているときは、前
記鍵盤で鍵が押圧されている間および前記鍵盤で
の離鍵後において該ベース音メモリ機能が選択さ
れている間前記ベース楽音信号形成手段における
ベース音楽音信号の形成を可能にする第２の制御
手段と を具える電子楽器の自動伴奏装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP739179A JPS5598793A (en) | 1979-01-24 | 1979-01-24 | Automatic accompniment device for electronic musical instrument |
| US06/114,248 US4315451A (en) | 1979-01-24 | 1980-01-22 | Electronic musical instrument with automatic accompaniment device |
| DE19803002128 DE3002128A1 (de) | 1979-01-24 | 1980-01-22 | Elektronisches musikinstrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP739179A JPS5598793A (en) | 1979-01-24 | 1979-01-24 | Automatic accompniment device for electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5598793A JPS5598793A (en) | 1980-07-28 |
| JPS6239439B2 true JPS6239439B2 (ja) | 1987-08-22 |
Family
ID=11664613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP739179A Granted JPS5598793A (en) | 1979-01-24 | 1979-01-24 | Automatic accompniment device for electronic musical instrument |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4315451A (ja) |
| JP (1) | JPS5598793A (ja) |
| DE (1) | DE3002128A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4366739A (en) * | 1980-05-21 | 1983-01-04 | Kimball International, Inc. | Pedalboard encoded note pattern generation system |
| GB2083669B (en) * | 1980-09-05 | 1985-01-03 | Casio Computer Co Ltd | Key data entry system |
| JPS5773799A (en) * | 1980-10-28 | 1982-05-08 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS57130896U (ja) * | 1981-02-05 | 1982-08-14 | ||
| JPS5824197A (ja) * | 1981-08-06 | 1983-02-14 | ヤマハ株式会社 | 電子楽器 |
| US4449437A (en) * | 1981-09-21 | 1984-05-22 | Baldwin Piano & Organ Company | Automatic piano |
| US4379420A (en) * | 1981-10-19 | 1983-04-12 | Kawai Musical Instrument Mfg. Co., Ltd. | Adaptive strum keying for a keyboard electronic musical instrument |
| JPS58178199U (ja) * | 1982-05-25 | 1983-11-29 | ヤマハ株式会社 | 押鍵指示装置 |
| US4412471A (en) * | 1982-06-22 | 1983-11-01 | Norlin Industries, Inc. | Synchronization system for an electronic musical instrument having plural automatic play features |
| JPS61188594A (ja) * | 1985-02-18 | 1986-08-22 | カシオ計算機株式会社 | 自動リズム演奏装置 |
| JP2519623Y2 (ja) * | 1988-03-08 | 1996-12-11 | ヤマハ株式会社 | 自動演奏装置 |
| JP2590293B2 (ja) * | 1990-05-26 | 1997-03-12 | 株式会社河合楽器製作所 | 伴奏内容検出装置 |
| IT1247269B (it) * | 1991-03-01 | 1994-12-12 | Roland Europ Spa | Dispositivo di accompagnamento automatico per strumenti musicali elettronici. |
| JP2526439B2 (ja) * | 1991-07-09 | 1996-08-21 | ヤマハ株式会社 | 電子楽器 |
| EP3206202B1 (en) | 2011-03-25 | 2018-12-12 | Yamaha Corporation | Accompaniment data generating apparatus and method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4020728A (en) * | 1975-10-24 | 1977-05-03 | Kimball International, Inc. | Electronic organ with automatic keying of pedal notes |
| GB1589984A (en) * | 1976-08-23 | 1981-05-20 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| US4112802A (en) * | 1976-12-20 | 1978-09-12 | Kimball International, Inc. | Organ circuitry for providing fill notes and method of operating the organ |
| US4120225A (en) * | 1977-01-17 | 1978-10-17 | Kimball International, Inc. | Method and apparatus for automatically producing in an electronic organ rhythmic accompaniment manual note patterns |
| JPS6041598Y2 (ja) * | 1977-03-31 | 1985-12-18 | ヤマハ株式会社 | 電子楽器の自動伴奏装置 |
| US4147085A (en) * | 1977-06-10 | 1979-04-03 | Kimball International, Inc. | Electronic organ having memory circuit |
| US4152965A (en) * | 1977-07-08 | 1979-05-08 | Kimball International, Inc. | Organ circuit and method of operation |
-
1979
- 1979-01-24 JP JP739179A patent/JPS5598793A/ja active Granted
-
1980
- 1980-01-22 DE DE19803002128 patent/DE3002128A1/de not_active Ceased
- 1980-01-22 US US06/114,248 patent/US4315451A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5598793A (en) | 1980-07-28 |
| US4315451A (en) | 1982-02-16 |
| DE3002128A1 (de) | 1980-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6239439B2 (ja) | ||
| JPS634195B2 (ja) | ||
| JPS62153900A (ja) | 電子楽器の自動伴奏装置 | |
| JPS62135892A (ja) | 発音割当て機能付電子楽器 | |
| JPS6332198B2 (ja) | ||
| US4228712A (en) | Key code data generator | |
| JPS63186296A (ja) | 電子楽器の楽音発生制御装置 | |
| US4543869A (en) | Electronic musical instrument producing chord tones utilizing channel assignment | |
| US4502359A (en) | Electronic musical instrument | |
| JPH04274497A (ja) | 自動伴奏装置 | |
| JPS5994793A (ja) | 電子楽器の自動伴奏装置 | |
| US4553465A (en) | Electronic musical instrument producing bass and chord tones utilizing channel assignment | |
| JP2555569B2 (ja) | 電子楽器 | |
| JPS6326697A (ja) | 電子楽器の和音指定装置 | |
| JPS6116992B2 (ja) | ||
| JPH03198094A (ja) | 自動伴奏パターンデータ発生装置 | |
| JPS631595B2 (ja) | ||
| JPH0229788A (ja) | 自動調決定装置 | |
| JPS6259320B2 (ja) | ||
| JPH04319999A (ja) | 電子楽器の発音指示装置及び発音指示方法 | |
| JP3091110B2 (ja) | パラメータ設定装置 | |
| JPS6057599B2 (ja) | 電子楽器 | |
| JPS6342272B2 (ja) | ||
| JPH0229791A (ja) | 自動伴奏装置 | |
| JPS6226036B2 (ja) |