JPS6057643A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6057643A
JPS6057643A JP58126633A JP12663383A JPS6057643A JP S6057643 A JPS6057643 A JP S6057643A JP 58126633 A JP58126633 A JP 58126633A JP 12663383 A JP12663383 A JP 12663383A JP S6057643 A JPS6057643 A JP S6057643A
Authority
JP
Japan
Prior art keywords
layers
electrode
semiconductor device
type
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58126633A
Other languages
English (en)
Inventor
Masahiro Yamada
正弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP58126633A priority Critical patent/JPS6057643A/ja
Publication of JPS6057643A publication Critical patent/JPS6057643A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、５Ｏ８（Ｓｉ］−１ｃｏｎ　ＯｎＳ　Ａ　Ｐ
　ＰＴ（工Ｉ（Ｆｉ　）上に形成されたマスタースライ
ス半導体装置に関する。ＳＯＳは、サファイア基板上の
、数千人程非のエピタキシャルシリコン層上に、トラン
ジスタが形成されている為、構造的に、ラテラルバイポ
ーラトランジスター上ＭＯＳトランジスターを同時に形
成することが容易である。そこで、本発明は、この利点
を用いて、前工程で作られたトランジスターアレイを、
マスタースライス工程で、任意に、バイポーラ及びＭＯ
Ｓトランジスタを形成することを可能とする製造方法で
ある。
第１図が、本発明の実施例である。順を追って説明する
。サファイア基板１０１上に、Ｐ型エピタキシャルシリ
コン層１０３が形成されているウェハーに、選択的に拡
散層を形成する。本例では、Ｎ型不純物としてリンをも
って１ｑ型拡散層１０２を形成した。さらにエピタキシ
ャルシリコン層の一部を熱酸化してグーｌ酸化化股１０
４を形成する。尚１０５は、素子分離用酸化＋１ｉＪで
ある。ここまでの前工程により、Ｐ型シリコン層に、選
択的にＮＰＮもしくはＮ型ＭＯ８）ランジスタが形成さ
れている。次に、マスタースライス工程である。コンタ
クトホール及びＡｔ配線工程をもって、トランジスタを
形成する。実施例ではエミツタ１０６１ベース１０７．
コレクタ１０８によるＮＰＮバイポーラトランジスタ、
及び、ンース１０９、ゲート１１０．ドレイン１１１に
よるＮチャネルＭ０８トランジスタが作られている。尚
、ＭＯＳとバイポーラトランジスタの区別は、ゲート酸
化膜上のコンタクトホールの有無によって決まる。尚本
実施例はゲート電極、配線層・とじてＡｔを用いた。こ
の方法をもって、ＰＮＰ及びＰチャネルＭＯＢ）ランジ
スタも同時に形成することは可能であり、０ＭＯ８、コ
ンプリバイボーア　構造も容易に達成出来る。
【図面の簡単な説明】
第１図が本発明の半導体装置、１０７がベース、１１０
がゲート電極である。

Claims (1)

    【特許請求の範囲】
  1. 絶縁性基板上に薄膜半導体層が形成された半導体装置で
    、所定の工程をもってトランジスタアレーが形成された
    半導体装置に於いて、マスタースライス工程で、該トラ
    ンジスタアレーを、任意に）バイポーラトランジスタも
    しくはＭＯＳ）ランジスタとして用いることを特徴とす
    る半導体装置の製造方法。
JP58126633A 1983-07-12 1983-07-12 半導体装置の製造方法 Pending JPS6057643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58126633A JPS6057643A (ja) 1983-07-12 1983-07-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58126633A JPS6057643A (ja) 1983-07-12 1983-07-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6057643A true JPS6057643A (ja) 1985-04-03

Family

ID=14940019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58126633A Pending JPS6057643A (ja) 1983-07-12 1983-07-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6057643A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141760A (ja) * 1985-12-13 1987-06-25 ゼネラル・エレクトリック・カンパニイ 半導体装置
JPH08181216A (ja) * 1994-12-27 1996-07-12 Nec Corp ライブラリ群及びそれを用いた半導体集積回路
US6140161A (en) * 1997-06-06 2000-10-31 Nec Corporation Semiconductor integrated circuit device and method for making the same
US6414357B1 (en) 1998-06-05 2002-07-02 Nec Corporation Master-slice type semiconductor IC device with different kinds of basic cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141760A (ja) * 1985-12-13 1987-06-25 ゼネラル・エレクトリック・カンパニイ 半導体装置
JPH08181216A (ja) * 1994-12-27 1996-07-12 Nec Corp ライブラリ群及びそれを用いた半導体集積回路
US6140161A (en) * 1997-06-06 2000-10-31 Nec Corporation Semiconductor integrated circuit device and method for making the same
US6414357B1 (en) 1998-06-05 2002-07-02 Nec Corporation Master-slice type semiconductor IC device with different kinds of basic cells

Similar Documents

Publication Publication Date Title
JPH04266047A (ja) 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JPH01264253A (ja) 半導体装置の製造方法
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
JPH0348458A (ja) Ｂｉ―ＣＭＯＳ集積回路およびその製造方法
JPS6057643A (ja) 半導体装置の製造方法
JPH09115998A (ja) 半導体集積回路の素子分離構造及び素子分離方法
JP2830052B2 (ja) 半導体装置の製造方法
JP2600151B2 (ja) 半導体装置の製造方法
JPS61281545A (ja) バイポ−ラ・ｃｍｏｓ半導体装置
JPS6257241A (ja) 半導体装置
JPS62219555A (ja) バイポ−ラ・ｍｏｓ半導体装置
JP2747574B2 (ja) バイポーラトランジスタ及びその製造方法
JP2722829B2 (ja) 半導体装置の製造方法
JPS63211755A (ja) 半導体装置の製造方法
JPH01244660A (ja) Ｂｉ−ＣＭＯＳ半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPS61281544A (ja) 半導体集積回路の製造方法
JPH0369157A (ja) 半導体装置の製造方法
JPH0237766A (ja) 半導体装置の製造方法
JPS61255054A (ja) 半導体装置
JPS62130554A (ja) 半導体装置
JPS59182563A (ja) 半導体装置
JPS63140561A (ja) 半導体集積回路の製造方法
JPS6124828B2 (ja)
JPS62299058A (ja) Ｂｉ−ＣＭＯＳ集積回路