JPS6058659A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPS6058659A JPS6058659A JP58165889A JP16588983A JPS6058659A JP S6058659 A JPS6058659 A JP S6058659A JP 58165889 A JP58165889 A JP 58165889A JP 16588983 A JP16588983 A JP 16588983A JP S6058659 A JPS6058659 A JP S6058659A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- high melting
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ダイナミックＲＡＭ（ｒａｎｄｏｍａｃｃｅ
ｓｓ ｍｅｍｏｒｙ） 、即ち、ｄ−ＲＡＭと呼ばれる
半導体記憶装置を製造する方法の改良に関する。
ｓｓ ｍｅｍｏｒｙ） 、即ち、ｄ−ＲＡＭと呼ばれる
半導体記憶装置を製造する方法の改良に関する。
従来技術と問題点
従来、ｄ−ＲＡＭに於けるメモリ・キャパシタの耐圧を
向上し、また、容量を大きくする為に種々の開発がなさ
れている。
向上し、また、容量を大きくする為に種々の開発がなさ
れている。
例えば、シリコン半導体基板上に高耐圧である二酸化シ
リコン（ＳｉＯｚ）膜と高誘電率である酸化タンタル（
Ｔａ２０ｓ）膜とを順に形成した２層構造をメモリ・キ
ャパシタに於ける誘電体とし、前記Ｔ ａ ２０ ｇ膜
上に高融点金属からなる電極を形成し、高温の熱処理を
行なうことに依り、高耐圧で比較的大きな容量を有する
メモリ・キャパシタを得る技術が知られている。
リコン（ＳｉＯｚ）膜と高誘電率である酸化タンタル（
Ｔａ２０ｓ）膜とを順に形成した２層構造をメモリ・キ
ャパシタに於ける誘電体とし、前記Ｔ ａ ２０ ｇ膜
上に高融点金属からなる電極を形成し、高温の熱処理を
行なうことに依り、高耐圧で比較的大きな容量を有する
メモリ・キャパシタを得る技術が知られている。
第１図は高融点金属としてモリブデン（Ｍ、ｏ）を用い
た前記メモリ・キャパシタの耐圧を説明する為の線図で
あり、横軸に降伏電圧を、縦軸に頻度をそれぞれ採っで
ある。
た前記メモリ・キャパシタの耐圧を説明する為の線図で
あり、横軸に降伏電圧を、縦軸に頻度をそれぞれ採っで
ある。
このデータを得た条件は次の通りである。
先ず、熱酸化法を適用し、シリコン半導体基板上に厚さ
３００Ｃ人〕のＴ ａ ２０ ｇ膜を形成する。
３００Ｃ人〕のＴ ａ ２０ ｇ膜を形成する。
次に、湿性酸化雰囲気中で温度８００（’Ｃ）の熱処理
に依り厚さ１００〔人〕程度の５ｉ０２膜を成長させる
。次に、スパッタ法を適用し、ＭＯを厚さ２０００ （
人〕程度堆積する。次に、カバーのＳ ｉ Ｏ２膜をＣ
ＶＤ法にて形成する。次に、前記試料を１０００（’Ｃ
）の温度で３０Ｃ分〕の熱処理を行なう。次に、カバー
のＳ ｉ Ｏ２膜をエツチングした後、電極をパターニ
ングしてダイオードを形成する。この電極は１００〔μ
ｍ〕φであり、負電圧が印加される。尚、前記２Ｎ構造
の誘電体膜はＳ ｉ Ｏ２膜の単層に換算すると１６０
ｃ人〕の膜厚に相当する容量を有している。
に依り厚さ１００〔人〕程度の５ｉ０２膜を成長させる
。次に、スパッタ法を適用し、ＭＯを厚さ２０００ （
人〕程度堆積する。次に、カバーのＳ ｉ Ｏ２膜をＣ
ＶＤ法にて形成する。次に、前記試料を１０００（’Ｃ
）の温度で３０Ｃ分〕の熱処理を行なう。次に、カバー
のＳ ｉ Ｏ２膜をエツチングした後、電極をパターニ
ングしてダイオードを形成する。この電極は１００〔μ
ｍ〕φであり、負電圧が印加される。尚、前記２Ｎ構造
の誘電体膜はＳ ｉ Ｏ２膜の単層に換算すると１６０
ｃ人〕の膜厚に相当する容量を有している。
第１図のデータから判るように、このメモリ・キャパシ
タの耐圧は極めて高くなっている。そして、高温の熱処
理を行なっても、耐圧の低下がないことから、従来の製
造工程をそのまま適用して高容量密度のメモリ・キャパ
シタを実現することができる。
タの耐圧は極めて高くなっている。そして、高温の熱処
理を行なっても、耐圧の低下がないことから、従来の製
造工程をそのまま適用して高容量密度のメモリ・キャパ
シタを実現することができる。
ところで、この高耐圧かつ高容量のメモリ・キャパシタ
も、当然のことながらトランスファ・ゲート用トランジ
スタと共に製造されなければならず、その面からの問題
が種々発生する。
も、当然のことながらトランスファ・ゲート用トランジ
スタと共に製造されなければならず、その面からの問題
が種々発生する。
例えば、前記高融点金属電極は、前記トランスファ・ゲ
ート用トランジスタのゲート絶縁膜を形成する為の酸化
雰囲気中での熱処理を行なうと昇華してしまう。
ート用トランジスタのゲート絶縁膜を形成する為の酸化
雰囲気中での熱処理を行なうと昇華してしまう。
そこで、これを第２図に関して説明される手段で防止し
ている。
ている。
図に於いて、■はシリコン半導体基板、２はフィールド
絶縁膜、３はＴ ａ ２０５膜、４は５ｉ０２膜、５は
高融点金属のキャパシタ用電極、６は５ｉ０２からなる
眉間絶縁膜、７は５ｉ０２股をそれぞれ示している。
絶縁膜、３はＴ ａ ２０５膜、４は５ｉ０２膜、５は
高融点金属のキャパシタ用電極、６は５ｉ０２からなる
眉間絶縁膜、７は５ｉ０２股をそれぞれ示している。
図から判るように、この従来技術では、眉間絶縁膜６を
形成した段階で、Ｔａ２０ｇ１ｊｉ３と５ｔ０２膜４と
キャパシタ用電極５と眉間絶縁膜６とをパターニングし
、シリコン半導体基板１に於けるトランスファ・ゲート
用トランジスタを形成する為の領域表面を露出させ、そ
こで、５ｉ０２膜７を形成し、そのＳ ｉ Ｏ２膜７を
パターニングして改めて前記トランスファ・ゲート用ト
ランジスタを形成する為の領域表面を露出させている。
形成した段階で、Ｔａ２０ｇ１ｊｉ３と５ｔ０２膜４と
キャパシタ用電極５と眉間絶縁膜６とをパターニングし
、シリコン半導体基板１に於けるトランスファ・ゲート
用トランジスタを形成する為の領域表面を露出させ、そ
こで、５ｉ０２膜７を形成し、そのＳ ｉ Ｏ２膜７を
パターニングして改めて前記トランスファ・ゲート用ト
ランジスタを形成する為の領域表面を露出させている。
そして、この後、行なわれるゲート絶縁膜を形成する為
の酸化雰囲気中の熱処理では、高融点金属からなるキャ
パシタ用電極５の昇華をＳ ｉ Ｏ２膜７に依って抑止
しようとするものである。
の酸化雰囲気中の熱処理では、高融点金属からなるキャ
パシタ用電極５の昇華をＳ ｉ Ｏ２膜７に依って抑止
しようとするものである。
このような従来技術に依って、高融点金属のキャパシタ
用電極５が昇華するのを防止するには、多くの工程を必
要とすることが理解されよう。
用電極５が昇華するのを防止するには、多くの工程を必
要とすることが理解されよう。
発明の目的
本発明は、前記従来技術に依るような複雑な工程を採る
ことなく、ゲート絶縁膜形成の為の酸化雰囲気中に於け
る熱処理を行なっても、高融点金属のキャパシタ用電極
が昇華するのを防止することができるようにする。
ことなく、ゲート絶縁膜形成の為の酸化雰囲気中に於け
る熱処理を行なっても、高融点金属のキャパシタ用電極
が昇華するのを防止することができるようにする。
発明の構成
本発明の半導体記憶装置の製造方法は、シリコン半導体
基板上に元素周期律表の３ａ族、４ａ族。
基板上に元素周期律表の３ａ族、４ａ族。
５ａ族の酸化物からなる高誘電率材料膜を形成し、次い
で、酸化雰囲気中にて熱処理して前記シリコン半導体基
板と前記高誘電率材料膜との界面に二酸化シリコン膜を
形成し、次いで、高融点金属からなる電極膜及び高融点
金属シリサイドからなる電極膜を順に形成し、次いで、
絶縁膜を形成し、次いで、表面から少なくとも前記高融
点金属からなる電極膜までをパターニングして選択的に
除去し、次いで、酸化雰囲気中の熱処理を行なって前記
高融点金属シリサイドからなる電極膜から生成される絶
縁膜で前記パターニングに依って露出された前記高融点
金属からなる電極膜の側面を覆う工程を採っているので
、前記パターニングに依って露出された前記高融点金属
からなる電極膜の側面を保護する為に絶縁膜を別設する
複雑な工程は不要となる。
で、酸化雰囲気中にて熱処理して前記シリコン半導体基
板と前記高誘電率材料膜との界面に二酸化シリコン膜を
形成し、次いで、高融点金属からなる電極膜及び高融点
金属シリサイドからなる電極膜を順に形成し、次いで、
絶縁膜を形成し、次いで、表面から少なくとも前記高融
点金属からなる電極膜までをパターニングして選択的に
除去し、次いで、酸化雰囲気中の熱処理を行なって前記
高融点金属シリサイドからなる電極膜から生成される絶
縁膜で前記パターニングに依って露出された前記高融点
金属からなる電極膜の側面を覆う工程を採っているので
、前記パターニングに依って露出された前記高融点金属
からなる電極膜の側面を保護する為に絶縁膜を別設する
複雑な工程は不要となる。
発明の実施例
第３図乃至第１１図は本発明一実施例を説明する為の工
程要所に於ける半導体記憶装置の要部切断側面図であり
、以下、これ等の図を参照しつつ解説する。
程要所に於ける半導体記憶装置の要部切断側面図であり
、以下、これ等の図を参照しつつ解説する。
第３図参照
■ シリコン半導体基板１１上に通常の技法にて厚さ例
えば１ 〔μｍ〕程度のフィールド絶縁膜１２を形成す
る。
えば１ 〔μｍ〕程度のフィールド絶縁膜１２を形成す
る。
■ 高周波スパッタ法にて厚さ例えば５０〜２゜Ｏ〔人
〕程度のタンタル（Ｔａ）膜を形成する。
〕程度のタンタル（Ｔａ）膜を形成する。
高周波スパッタ法の条件としては、加速電圧を２．３
（ＫＶ）とし、圧力４Ｘ１０−２（Ｔｏｒｒ〕のアルゴ
ン（Ａｒ）雰囲気を採用した。
（ＫＶ）とし、圧力４Ｘ１０−２（Ｔｏｒｒ〕のアルゴ
ン（Ａｒ）雰囲気を採用した。
第４図参照
■ 温度５００（’Ｃ）程度で熱酸化を行ない、前記Ｔ
ａ膜を厚さ１１０〜４４０（人〕程度のＴａ２０５膜１
３にする。
ａ膜を厚さ１１０〜４４０（人〕程度のＴａ２０５膜１
３にする。
第５図参照
■ 湿性酸化雰囲気中で温度８００（”Ｃ）にして熱処
理を行なう。
理を行なう。
これに依り、シリコン半導体基板１１とＴａ２０５膜１
３との間に５Ｉｏ２膜Ｉ４が厚さ例えば３０〜９０〔人
〕程度に形成される。
３との間に５Ｉｏ２膜Ｉ４が厚さ例えば３０〜９０〔人
〕程度に形成される。
第６図参照
■ スパッタ法を適用し、高融点金属の電極膜１５を厚
さ例えば２０（ｎｍ）程度にごく薄く形成する。
さ例えば２０（ｎｍ）程度にごく薄く形成する。
この材料としては、モリブデン（Ｍｏ）、タングステン
（Ｗ）、Ｔａを用い、スパッタ雰囲気としてはＡｒ或い
はＡ ｒ ＋ Ｎ ２の混合ガスを用いる。
（Ｗ）、Ｔａを用い、スパッタ雰囲気としてはＡｒ或い
はＡ ｒ ＋ Ｎ ２の混合ガスを用いる。
第７図参照
■ スパッタ法を適用し、高融点金属シリサイドの電極
１１１１１６を厚さ例えば２０００ ｒ人〕程度に形成
する。
１１１１１６を厚さ例えば２０００ ｒ人〕程度に形成
する。
この材料としては、Ｍｏ、Ｗ、Ｔａ等の高融点金属のシ
リサイドを使用する。また、スパッタ雰囲気としてはＡ
ｒ或いはＡ ｒ ＋ ｐＪ ２の混合ガスを適用して良
い。
リサイドを使用する。また、スパッタ雰囲気としてはＡ
ｒ或いはＡ ｒ ＋ ｐＪ ２の混合ガスを適用して良
い。
第８図参照
■ 例えば化学気相堆積法（ＣＶＤ法）を適用し、Ｓ
ｉ Ｏ２からなる眉間絶縁膜１７を厚さ例えば４０００
Ｃ人〕程度に形成する。
ｉ Ｏ２からなる眉間絶縁膜１７を厚さ例えば４０００
Ｃ人〕程度に形成する。
第９図参照
■ 例えばＣＦ ４１ ＣＨＦ ３等をエンチャントと
するドライ・エツチング法を適用して眉間絶縁膜１７、
高融点金属シリサイドからなる電極膜１６゜高融点金属
からなる電極膜１５、Ｔａ２０５膜１３．５ｆＯｚ膜１
４をパターニングしてシリコン半導体基板１１の表面を
選択的に露出させる。第１０図参照 ■ 熱酸化法を適用し、トランスファ・ゲート絶縁膜１
８を厚さ例えば４００ （人〕程度に形成する。
するドライ・エツチング法を適用して眉間絶縁膜１７、
高融点金属シリサイドからなる電極膜１６゜高融点金属
からなる電極膜１５、Ｔａ２０５膜１３．５ｆＯｚ膜１
４をパターニングしてシリコン半導体基板１１の表面を
選択的に露出させる。第１０図参照 ■ 熱酸化法を適用し、トランスファ・ゲート絶縁膜１
８を厚さ例えば４００ （人〕程度に形成する。
この際、高融点金属シリサイドからなる電極膜１６も酸
化されて絶縁膜工９が生成され、この絶縁１＊１９は、
前記パターニングに依って露出された高融点金属の電極
膜Ｉ５の側面を覆うので、トランスファ・ゲート絶縁膜
１８を形成する為の熱酸化を受けても高融点金属の電極
膜１５が昇華することはない。
化されて絶縁膜工９が生成され、この絶縁１＊１９は、
前記パターニングに依って露出された高融点金属の電極
膜Ｉ５の側面を覆うので、トランスファ・ゲート絶縁膜
１８を形成する為の熱酸化を受けても高融点金属の電極
膜１５が昇華することはない。
第１１図参照
［相］ 化学気相堆積法を適用し、多結晶シリコン膜を
形成し、これを通常のフォト・リングラフィ技術にてパ
ターニングしてトランスファ・ゲート電極２０を形成す
る。
形成し、これを通常のフォト・リングラフィ技術にてパ
ターニングしてトランスファ・ゲート電極２０を形成す
る。
■ イオン注入法を適用し、例えば砒素（Ａｓ）を打ち
込んでビット線コンタクト領域２２を形成する。尚、こ
の際、同時にトランスファ・ゲート電極２０にもＡｓが
注入される。
込んでビット線コンタクト領域２２を形成する。尚、こ
の際、同時にトランスファ・ゲート電極２０にもＡｓが
注入される。
０ 熱酸化法を適用し、トランスファ・ゲート電極２０
の表面に５ｋ０２膜２１を形成し、これを通常のフォト
・リソグラフィ技術にてパターニングして電極コンタク
ト窓を形成する。
の表面に５ｋ０２膜２１を形成し、これを通常のフォト
・リソグラフィ技術にてパターニングして電極コンタク
ト窓を形成する。
■ 例えば蒸着法にてアルミニウム（／ｌ）膜を形成し
、これを通常のフォト・リソグラフィ技術にてパターニ
ングしビット線２３を形成する。
、これを通常のフォト・リソグラフィ技術にてパターニ
ングしビット線２３を形成する。
前記実施例の説明から判るように、高融点金属からなる
電極膜１５の側面は高融点金属シリサイドの電極１］＊
１６が酸化されることに依り生成する絶縁膜１９で覆わ
れることに依り、昇華することを防止されている。従っ
て、高融点金属の電極膜１５がバターニングされること
に依って露出された側面は、そこからの昇華が始まる前
に高融点金属シリサイドからなる電極膜１６が酸化され
ることに依り生成する絶縁膜１９で覆われる必要があり
、従って、その厚みはごく薄くなければならないが、３
０（ｎｍ）以下であれば良い。然し、薄い方が良いとい
いながら、電極膜１５は高融点金属シリサイドの電極膜
１６とＴａ２０５膜工３との反応を抑止するバリア層の
働きもさせなければならないから、１０（ｎｍ）以上の
厚みは必要である。
電極膜１５の側面は高融点金属シリサイドの電極１］＊
１６が酸化されることに依り生成する絶縁膜１９で覆わ
れることに依り、昇華することを防止されている。従っ
て、高融点金属の電極膜１５がバターニングされること
に依って露出された側面は、そこからの昇華が始まる前
に高融点金属シリサイドからなる電極膜１６が酸化され
ることに依り生成する絶縁膜１９で覆われる必要があり
、従って、その厚みはごく薄くなければならないが、３
０（ｎｍ）以下であれば良い。然し、薄い方が良いとい
いながら、電極膜１５は高融点金属シリサイドの電極膜
１６とＴａ２０５膜工３との反応を抑止するバリア層の
働きもさせなければならないから、１０（ｎｍ）以上の
厚みは必要である。
発明の効果
本発明の半導体記憶装置の製造方法では、シリコン半導
体基板上に元素周期律表の３ａ族、４ａ族＋５ａ族の酸
化物からなる高誘電率材料膜を形成し、次いで、酸化雰
囲気中にて熱処理して前記シリコン半導体基板と前記高
誘電率材料膜との界面に二酸化シリコン膜を形成し、次
いで、高融点金属からなる電極膜及び高融点金属シリサ
イドからなる電極膜を順に形成し、次いで、絶縁膜を形
成し、次いで、表面から少なくとも前記高融点金属から
なる電極膜までをバターニングして選択的に除去し、次
いで、酸化雰囲気中の熱処理を行なって前記高融点金属
シリサイドからなる電極膜から生成される絶縁膜で前記
バターニングに依って露出された前記高融点金属からな
る電極膜の側面を覆う工程を採ることに依り、前記高融
点金属の電極膜は前記高融点金属シリサイドの電極膜か
ら生成される絶縁膜で有効に保護され、酸化雰囲気中で
熱処理を加えられても昇華することはない。
体基板上に元素周期律表の３ａ族、４ａ族＋５ａ族の酸
化物からなる高誘電率材料膜を形成し、次いで、酸化雰
囲気中にて熱処理して前記シリコン半導体基板と前記高
誘電率材料膜との界面に二酸化シリコン膜を形成し、次
いで、高融点金属からなる電極膜及び高融点金属シリサ
イドからなる電極膜を順に形成し、次いで、絶縁膜を形
成し、次いで、表面から少なくとも前記高融点金属から
なる電極膜までをバターニングして選択的に除去し、次
いで、酸化雰囲気中の熱処理を行なって前記高融点金属
シリサイドからなる電極膜から生成される絶縁膜で前記
バターニングに依って露出された前記高融点金属からな
る電極膜の側面を覆う工程を採ることに依り、前記高融
点金属の電極膜は前記高融点金属シリサイドの電極膜か
ら生成される絶縁膜で有効に保護され、酸化雰囲気中で
熱処理を加えられても昇華することはない。
そして、その保護は、前記高融点金属シリサイドの電極
膜から自然発生的に生成さる絶縁膜で行なわれるもので
あるから、従来技術に於けるように絶縁膜を別設する必
要がなく、その工程は著しく簡単になる。
膜から自然発生的に生成さる絶縁膜で行なわれるもので
あるから、従来技術に於けるように絶縁膜を別設する必
要がなく、その工程は著しく簡単になる。
第１図は高誘電率材料膜上に高融点金属からなる電極膜
を形成して高温熱処理することに依り高耐圧のキャパシ
タが形成されることを説明する為の線図、第２図は従来
例の要部切断側面図、第３図乃至第１１図は本発明−実
施例を説明する為の工程要所に於ける半導体記憶装置の
要部切断側面図である。 図に於いて、１１はシリコン半導体基板、１２はフィー
ルド絶縁膜、１３はＴａ２０５膜、１４はＳ ｉ Ｏ２
膜、１５は高融点金属からなる電極膜、１６は高融点金
属シリサイドからなる電極膜、１７は眉間絶縁膜、１８
はトランスファ・ゲート絶縁膜、１９はＳ ｉ Ｏ２か
らなる絶縁膜、２ｏは多結晶シリコンからなるトランス
ファ・ゲート電極、２１はＳ ｉ Ｏ２膜、２２はビッ
ト線コンタクト領域、２３はＡｊ２のビ・７ト線である
。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 ｒ各イ大電圧（Ｖｌ 第２図 第５図 第６図 第９図 第１０図 第１１図
を形成して高温熱処理することに依り高耐圧のキャパシ
タが形成されることを説明する為の線図、第２図は従来
例の要部切断側面図、第３図乃至第１１図は本発明−実
施例を説明する為の工程要所に於ける半導体記憶装置の
要部切断側面図である。 図に於いて、１１はシリコン半導体基板、１２はフィー
ルド絶縁膜、１３はＴａ２０５膜、１４はＳ ｉ Ｏ２
膜、１５は高融点金属からなる電極膜、１６は高融点金
属シリサイドからなる電極膜、１７は眉間絶縁膜、１８
はトランスファ・ゲート絶縁膜、１９はＳ ｉ Ｏ２か
らなる絶縁膜、２ｏは多結晶シリコンからなるトランス
ファ・ゲート電極、２１はＳ ｉ Ｏ２膜、２２はビッ
ト線コンタクト領域、２３はＡｊ２のビ・７ト線である
。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 ｒ各イ大電圧（Ｖｌ 第２図 第５図 第６図 第９図 第１０図 第１１図
Claims (1)
- 【特許請求の範囲】 シリコン半導体基板上に元素周期律表の３ａ族。 ４ａ族、５ａ族の酸化物からなる高誘電率材料膜を形成
し、次いで、酸化雰囲気中にて熱処理して前記シリコン
半導体基板と前記高誘電率材料膜との界面に二酸化シリ
コン膜を形成し、次いで、高融点金属からなる電極膜及
び高融点金属シリサイドからなる電極膜を順に形成し、
次いで、絶縁膜を形成し、次いで、表面から少なくとも
前記高融点金属からなる電極膜までをバターニングして
選択的に除去し、次いで、酸化雰囲気中の熱処理を行な
って前記高融点金属シリサイドからなる電極膜から生成
される絶縁膜で前記バターニングに依って露出された前
記高融点金属からなる電極膜の側面を覆う工程が含まれ
てなることを特徴とする半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165889A JPS6058659A (ja) | 1983-09-10 | 1983-09-10 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165889A JPS6058659A (ja) | 1983-09-10 | 1983-09-10 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6058659A true JPS6058659A (ja) | 1985-04-04 |
| JPH0351111B2 JPH0351111B2 (ja) | 1991-08-05 |
Family
ID=15820895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165889A Granted JPS6058659A (ja) | 1983-09-10 | 1983-09-10 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63209653A (ja) * | 1987-02-27 | 1988-08-31 | ノバ テクノロジ−ズ インコ−ポレイテツド | リクライニング可能な車椅子装置 |
-
1983
- 1983-09-10 JP JP58165889A patent/JPS6058659A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63209653A (ja) * | 1987-02-27 | 1988-08-31 | ノバ テクノロジ−ズ インコ−ポレイテツド | リクライニング可能な車椅子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351111B2 (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5837593A (en) | Methods of fabricating microelectronic capacitors having tantalum pentoxide dielectrics | |
| JP4825247B2 (ja) | 半導体集積回路構造を形成する方法 | |
| JP3263429B2 (ja) | 半導体装置及びその製造方法 | |
| US4432035A (en) | Method of making high dielectric constant insulators and capacitors using same | |
| US20020102810A1 (en) | Method for fabricating a semiconductor device | |
| JP3063606B2 (ja) | 半導体装置の製造方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
| JPH03157965A (ja) | 半導体装置 | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| US5970309A (en) | Method of manufacturing a capacitor and a capacitor electrode in semiconductor device | |
| JPH04335572A (ja) | 半導体装置の製造方法 | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6058659A (ja) | 半導体記憶装置の製造方法 | |
| US6037256A (en) | Method for producing a noble metal-containing structure on a substrate, and semiconductor component having such a noble metal-containing structure | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| JPH0145746B2 (ja) | ||
| JPH01154547A (ja) | 容量の製造方法 | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| JP2912776B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980037961A (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH11274417A (ja) | 少なくとも１つのコンデンサを有する回路装置、および少なくとも１つのコンデンサを有する回路装置の形成方法 | |
| JPH0367346B2 (ja) | ||
| JPS58112360A (ja) | 半導体装置用キヤパシタおよびその製造方法 |