JPS6059630U - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS6059630U JPS6059630U JP15035783U JP15035783U JPS6059630U JP S6059630 U JPS6059630 U JP S6059630U JP 15035783 U JP15035783 U JP 15035783U JP 15035783 U JP15035783 U JP 15035783U JP S6059630 U JPS6059630 U JP S6059630U
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- transistor
- semicircle
- resistors
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来技術による排他的論理和の回路図、第２図
は本考案による排他的論理和回路の一実施例回路図、第
３図は排他的論理和の入出力の信号関係を示す説明図で
ある。 ２６．２７・・・トランジスタ、２３，２４，２５・・
・抵抗、１，１０・・・入力端子、２１・・・出力端子
。
は本考案による排他的論理和回路の一実施例回路図、第
３図は排他的論理和の入出力の信号関係を示す説明図で
ある。 ２６．２７・・・トランジスタ、２３，２４，２５・・
・抵抗、１，１０・・・入力端子、２１・・・出力端子
。
Claims (1)
- トランジスタと抵抗から成るインバータ回路において、
該トランジスタのエミッタとアースとの間を開閉する半
睡を設けたことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15035783U JPS6059630U (ja) | 1983-09-30 | 1983-09-30 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15035783U JPS6059630U (ja) | 1983-09-30 | 1983-09-30 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059630U true JPS6059630U (ja) | 1985-04-25 |
Family
ID=30333506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15035783U Pending JPS6059630U (ja) | 1983-09-30 | 1983-09-30 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059630U (ja) |
-
1983
- 1983-09-30 JP JP15035783U patent/JPS6059630U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6081660U (ja) | ダ−リントントランジスタ | |
| JPS58182513U (ja) | 出力回路 | |
| JPS6045448U (ja) | パワ−トランジスタ | |
| JPS6079754U (ja) | 半導体集積回路装置 | |
| JPS5992868U (ja) | デジタル集積回路 | |
| JPS5988922U (ja) | 差動アンプ | |
| JPS6061843U (ja) | 出力回路 | |
| JPS60158332U (ja) | リセツト回路 | |
| JPS59169114U (ja) | 増幅回路 | |
| JPS611930U (ja) | Ｅｃｌ回路 | |
| JPS6020098U (ja) | 出力回路 | |
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPS5942646U (ja) | 入力回路 | |
| JPS6115834U (ja) | フリツプフロツプ回路 | |
| JPS586494U (ja) | 出力合成装置 | |
| JPS6082851U (ja) | ノイズ低減回路 | |
| JPS59187225U (ja) | デイレイ調整回路 | |
| JPS601037U (ja) | 二者択一回路 | |
| JPS59103279U (ja) | 電圧レベル検出回路 | |
| JPS6015763U (ja) | ダブル配線端子 | |
| JPS60193599U (ja) | エコ−回路におけるノイズ除去装置 | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPS5966163U (ja) | 振動モジユ−ル | |
| JPS5811330U (ja) | 波形整形回路 | |
| JPS5883838U (ja) | ゲ−ト制御回路 |