JPS605975B2 - 順序回路 - Google Patents
順序回路Info
- Publication number
- JPS605975B2 JPS605975B2 JP52065949A JP6594977A JPS605975B2 JP S605975 B2 JPS605975 B2 JP S605975B2 JP 52065949 A JP52065949 A JP 52065949A JP 6594977 A JP6594977 A JP 6594977A JP S605975 B2 JPS605975 B2 JP S605975B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state
- level
- window
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は独立に動作する回路間の同期をとる順序回路に
関するものである。
関するものである。
電子計算機のソフトウェアの分野に於てはプロセス間の
同期という問題は古くから論じられているが、ハードウ
ェアの分野に於ても、山１技術の進歩にともなって、機
能のモジュール化が叫ばれそれらモジュール間の同期の
とり方が大きな問題となってきたが、この分野における
順序回路の具体的な提案がなされていない。
同期という問題は古くから論じられているが、ハードウ
ェアの分野に於ても、山１技術の進歩にともなって、機
能のモジュール化が叫ばれそれらモジュール間の同期の
とり方が大きな問題となってきたが、この分野における
順序回路の具体的な提案がなされていない。
それゆえ、この発明の目的は機能化された回路間の同期
をとるための汎用的で低価格な順序回路を提供すること
にある。本発明の順序回路は１つの内部回路と２ケの窓
口回路で構成されている。
をとるための汎用的で低価格な順序回路を提供すること
にある。本発明の順序回路は１つの内部回路と２ケの窓
口回路で構成されている。
これには２ケまでの前段回路と、２ケまでの後段回路が
接続可能である内部回路は励起状態か静状態のいずれか
の状態を呈し、窓口回路は、充状態か空状態のいずれか
の状態を呈する。本発明の順序回路の動作原理は以下の
通りである。
接続可能である内部回路は励起状態か静状態のいずれか
の状態を呈し、窓口回路は、充状態か空状態のいずれか
の状態を呈する。本発明の順序回路の動作原理は以下の
通りである。
窓口回路が空状態から充状態へ変るのは、内部回路が静
状態にあるときで、このときこれに接続された前段回路
の内部回路が励起状態真であるとき、又はなったときそ
の窓口回路は充状態に変るそしてこのとき、前段回路は
静状態に戻される。２つの窓口回路が充状態になったと
き、内部回路は励起状態となり各窓口回路は空状態に戻
されるそしてこれに接続された後段回路の窓口回路が充
状態になったとき、内部回路は静状態に戻される。
状態にあるときで、このときこれに接続された前段回路
の内部回路が励起状態真であるとき、又はなったときそ
の窓口回路は充状態に変るそしてこのとき、前段回路は
静状態に戻される。２つの窓口回路が充状態になったと
き、内部回路は励起状態となり各窓口回路は空状態に戻
されるそしてこれに接続された後段回路の窓口回路が充
状態になったとき、内部回路は静状態に戻される。
次にこの発明について図面を参照しながら説明する。
第１図は本発明の順序回路の回路図であり第２図はその
タイムチャートである。第１図で１，２は窓口回路、３
は内部回路である。窓口回路は２つのＯ型フリツプフロ
ップで、内部回路はＲＳフリップフロップで構成されて
いる。前段回路、後段回路は本発明の順序回路でもよい
し、又は次の入出力信号を有する回路でも構わない。即
ち前段回路は、励起状態か静状態を示す内部回路を有し
、′励起状態のとき順序回路のファイア入力信号をロー
レベル（以下Ｌ・レベルと記す）にし、順序回路の遷移
可出力信号がＬ・レベルになったとき、静状態となりｍ
頃序回路のファイア入力信号をハイレベル（以下日・レ
ベルと記す）にする。又後段回路は充状態か空状態を示
す窓口回路を有し、窓口回路が空状態で自身の動作を開
始してもよいとき順序回路の遷移可入力信号を日・レベ
ルに山頂序回路のファイア出力信号がＬ・レベルになっ
たとき、窓口回路を充状態にし遷移可入力信号をＬ・レ
ベルにする。イネイブル信号Ｅ１，Ｅ２は日・レベルに
、接続されないときイネイプルＥ１，Ｅ２はＬ・レベル
にされ、窓口回路１，２を働かせるかどうかの制御がな
される。又リセット信号ＲＳは本発明の順序回路をリセ
ットするもので、Ｌ・レベルとなったとき、イニシヤラ
ィズされ内部回路３は静状態に、窓口回路１，２は空状
態となる。ファイア信号ＦＩ１，Ｆ１２は、窓口回路１
，２の状態を変えるもので、Ｌ・レベルから日・レベル
に変化したとき、即ち前段回路の内部回路が励起状態か
ら静状態に変化したとき、窓口回路の状態は充状態とな
る。充信号Ｆ１，Ｆ２は窓口回路１，２の状態を示すも
ので日・レベルのとき窓口回路１の状態は充状態、Ｌ・
レベルのとき空状態である。遷移可出力信号ＴＯ１，Ｔ
０２は本発明の順序回路の状態を前段回路に知らせるも
ので窓口回路１が空状態で、内部回路３が静状態のとき
、遷移可入力信号ＴＩ１，Ｔ１２は日・レベル遷移可能
であり、それ以外のときＬ・レベル（遷移不可）である
。内部回路３は充信号Ｆ１，Ｆ２がともに日・レベルと
なったとき、即ち窓口回路１，２の双方が充状態になっ
たとき、励起状態となる。又、充信号Ｆ１，Ｆ２がＬ・
レベル、遷移可入力信号ＴＩ１，Ｔ１２が日・レベル、
ファイア出力信号ＦＯがＬ・レベルのとき内部回路３は
静状態となる。ファイア出力信号ＦＯは内部回路３の状
態を示すもので、Ｌ・レベルのとき内部回路３の状態は
励起状態で、日・レベルのとき静状態である。遷移可入
力信号ＴＩ１，Ｔ１２は後段回路の状態を示すもので、
後段回路の窓口回路が空状態で、内部回路が静状態のと
き、遷移可入力信号ＴＩ１，Ｔ１２はＨレベルであり、
それ以外のとき、Ｌレベルである。次に第２図を用いて
本発明の動作を説明する。まず内部回路３の状態は静状
態で、窓口回路１，２の状態は空状態であるとする。そ
して、窓口回路１，２は双方とも動作させるために、ィ
ネィブル信号Ｅ１，Ｅ２は、日・レベルに保たれている
とする。窓口回路１に接続されている前段回路が励起状
態になったとする。そうするとファイア入力信号ＦＩＩ
は日・レベルから、Ｌレベルに変化する。そして、いま
ろくして前段回路は静状態になったとすると、ファイア
入力信号ＦＩＩはＬ・レベルから日・レベルに変化する
。この結果、窓口回路１の状態は充状態となり、充信号
ＦＩはＬ・レベルから日・レベルに変化する。そして遷
移可出力信号ＴＯも又、日・レベルからＬ・レベルに変
化する。次に窓口回路２に接続されている前段回路が励
起状態になったとするそうすると、ファイア入力信号Ｆ
１２は日・レベルからＬ・レベルに変化する。そしてい
まらくして前段回路は静状態になったとすると、ファイ
ア入力信号Ｆ１２はＬ・レベルから日・レベルに変化す
る。この結果、窓口回路２の状態は充状態となり充信号
Ｆ２はＬ・レベルから日・レベルに変化する。そして遷
移可出力信号ＴＯＩも又、日・レベルからＬ・レベルに
変化する。さらにファイア出力信号ＦＯが日・レベルか
らＬ・レベルに変化して、内部回路３の状態を静状態か
ら励起状態にする。この結果、ファイア入力信号Ｆ１，
Ｆ２は日・レベルからＬ・レベルに変化し、窓口回路１
，２の状態は空状態となる。このとき、遷移可入力信号
ＴＩＩは、日・レベル、遷移可入力信号Ｔ１２はＬ・レ
ベルであったとする。しばらくして遷移可入力信号Ｔ１
２がＬ・レベルから日・レベルに変化したとすると双方
とも遷移可という信号となったためＬ・レベルから日・
レベルに変化する。即ち内部回路３の状態は励起状態か
ら静状態になる。この結果、遷移可出力信号ＴＯ１，Ｔ
０２はＬ・レベルから日・レベルに遷移可入力信号ＴＩ
１，Ｔ１２は日・レベルからＬ・レベルに変化する。さ
らにこのときファイア入力信号Ｆ１２がＬ・レベルから
日・レベルに変化したとすると、前記動作が繰返され充
信号Ｆ２は日・レベルに遷移可出力信号Ｔ０２はＬ・レ
ベルになる。又いまら〈してファイア入力信号ＦＩＩが
日・レベルからＬ・レベルに、さらに日・レベルに変化
したとき、充信号ＦＩは日・レベルに、遷移可出力信号
ＴＯＩはＬ・レベルにファイア出力信号ＦＯはＬ・レベ
ルになる。そして充信号Ｆ１，Ｆ２は再びＬ・レベルに
戻される。このとき遷移可入力信号ＴＩ１，Ｔ１２が双
方ともＨレベル則ち遷移可であるとするとファイア出力
信号ＦＯは直に日・レベルに戻されその結果遷移可出力
信号ＴＯ１，Ｔ０２は日・レベルに、遷移可入力信号Ｔ
Ｉ１，Ｔ１２はし・レベルに変化する。次にこの発明の
応用例を第３図をもちいて説明する。
タイムチャートである。第１図で１，２は窓口回路、３
は内部回路である。窓口回路は２つのＯ型フリツプフロ
ップで、内部回路はＲＳフリップフロップで構成されて
いる。前段回路、後段回路は本発明の順序回路でもよい
し、又は次の入出力信号を有する回路でも構わない。即
ち前段回路は、励起状態か静状態を示す内部回路を有し
、′励起状態のとき順序回路のファイア入力信号をロー
レベル（以下Ｌ・レベルと記す）にし、順序回路の遷移
可出力信号がＬ・レベルになったとき、静状態となりｍ
頃序回路のファイア入力信号をハイレベル（以下日・レ
ベルと記す）にする。又後段回路は充状態か空状態を示
す窓口回路を有し、窓口回路が空状態で自身の動作を開
始してもよいとき順序回路の遷移可入力信号を日・レベ
ルに山頂序回路のファイア出力信号がＬ・レベルになっ
たとき、窓口回路を充状態にし遷移可入力信号をＬ・レ
ベルにする。イネイブル信号Ｅ１，Ｅ２は日・レベルに
、接続されないときイネイプルＥ１，Ｅ２はＬ・レベル
にされ、窓口回路１，２を働かせるかどうかの制御がな
される。又リセット信号ＲＳは本発明の順序回路をリセ
ットするもので、Ｌ・レベルとなったとき、イニシヤラ
ィズされ内部回路３は静状態に、窓口回路１，２は空状
態となる。ファイア信号ＦＩ１，Ｆ１２は、窓口回路１
，２の状態を変えるもので、Ｌ・レベルから日・レベル
に変化したとき、即ち前段回路の内部回路が励起状態か
ら静状態に変化したとき、窓口回路の状態は充状態とな
る。充信号Ｆ１，Ｆ２は窓口回路１，２の状態を示すも
ので日・レベルのとき窓口回路１の状態は充状態、Ｌ・
レベルのとき空状態である。遷移可出力信号ＴＯ１，Ｔ
０２は本発明の順序回路の状態を前段回路に知らせるも
ので窓口回路１が空状態で、内部回路３が静状態のとき
、遷移可入力信号ＴＩ１，Ｔ１２は日・レベル遷移可能
であり、それ以外のときＬ・レベル（遷移不可）である
。内部回路３は充信号Ｆ１，Ｆ２がともに日・レベルと
なったとき、即ち窓口回路１，２の双方が充状態になっ
たとき、励起状態となる。又、充信号Ｆ１，Ｆ２がＬ・
レベル、遷移可入力信号ＴＩ１，Ｔ１２が日・レベル、
ファイア出力信号ＦＯがＬ・レベルのとき内部回路３は
静状態となる。ファイア出力信号ＦＯは内部回路３の状
態を示すもので、Ｌ・レベルのとき内部回路３の状態は
励起状態で、日・レベルのとき静状態である。遷移可入
力信号ＴＩ１，Ｔ１２は後段回路の状態を示すもので、
後段回路の窓口回路が空状態で、内部回路が静状態のと
き、遷移可入力信号ＴＩ１，Ｔ１２はＨレベルであり、
それ以外のとき、Ｌレベルである。次に第２図を用いて
本発明の動作を説明する。まず内部回路３の状態は静状
態で、窓口回路１，２の状態は空状態であるとする。そ
して、窓口回路１，２は双方とも動作させるために、ィ
ネィブル信号Ｅ１，Ｅ２は、日・レベルに保たれている
とする。窓口回路１に接続されている前段回路が励起状
態になったとする。そうするとファイア入力信号ＦＩＩ
は日・レベルから、Ｌレベルに変化する。そして、いま
ろくして前段回路は静状態になったとすると、ファイア
入力信号ＦＩＩはＬ・レベルから日・レベルに変化する
。この結果、窓口回路１の状態は充状態となり、充信号
ＦＩはＬ・レベルから日・レベルに変化する。そして遷
移可出力信号ＴＯも又、日・レベルからＬ・レベルに変
化する。次に窓口回路２に接続されている前段回路が励
起状態になったとするそうすると、ファイア入力信号Ｆ
１２は日・レベルからＬ・レベルに変化する。そしてい
まらくして前段回路は静状態になったとすると、ファイ
ア入力信号Ｆ１２はＬ・レベルから日・レベルに変化す
る。この結果、窓口回路２の状態は充状態となり充信号
Ｆ２はＬ・レベルから日・レベルに変化する。そして遷
移可出力信号ＴＯＩも又、日・レベルからＬ・レベルに
変化する。さらにファイア出力信号ＦＯが日・レベルか
らＬ・レベルに変化して、内部回路３の状態を静状態か
ら励起状態にする。この結果、ファイア入力信号Ｆ１，
Ｆ２は日・レベルからＬ・レベルに変化し、窓口回路１
，２の状態は空状態となる。このとき、遷移可入力信号
ＴＩＩは、日・レベル、遷移可入力信号Ｔ１２はＬ・レ
ベルであったとする。しばらくして遷移可入力信号Ｔ１
２がＬ・レベルから日・レベルに変化したとすると双方
とも遷移可という信号となったためＬ・レベルから日・
レベルに変化する。即ち内部回路３の状態は励起状態か
ら静状態になる。この結果、遷移可出力信号ＴＯ１，Ｔ
０２はＬ・レベルから日・レベルに遷移可入力信号ＴＩ
１，Ｔ１２は日・レベルからＬ・レベルに変化する。さ
らにこのときファイア入力信号Ｆ１２がＬ・レベルから
日・レベルに変化したとすると、前記動作が繰返され充
信号Ｆ２は日・レベルに遷移可出力信号Ｔ０２はＬ・レ
ベルになる。又いまら〈してファイア入力信号ＦＩＩが
日・レベルからＬ・レベルに、さらに日・レベルに変化
したとき、充信号ＦＩは日・レベルに、遷移可出力信号
ＴＯＩはＬ・レベルにファイア出力信号ＦＯはＬ・レベ
ルになる。そして充信号Ｆ１，Ｆ２は再びＬ・レベルに
戻される。このとき遷移可入力信号ＴＩ１，Ｔ１２が双
方ともＨレベル則ち遷移可であるとするとファイア出力
信号ＦＯは直に日・レベルに戻されその結果遷移可出力
信号ＴＯ１，Ｔ０２は日・レベルに、遷移可入力信号Ｔ
Ｉ１，Ｔ１２はし・レベルに変化する。次にこの発明の
応用例を第３図をもちいて説明する。
今３ケの独立した回路Ａ，Ｂ，Ｃが存在し、回路Ａ，Ｂ
は並列に動作できるが、回路Ｃは回路Ａ，Ｂの両方がそ
の動作を完了したときに、その動作を始めることが出来
るとする。そこで本発明の順序回路Ｄ（ここでは以後Ｄ
と叫ぶ）の前段回路をＡＢとし後段回路をＣとする。そ
して回路Ａ，Ｂの動作が完了したとき回路Ａ，Ｂは励起
状態になることにする。すると並列に動作している回路
Ａ，Ｂの動作が終了したとすると回路Ａ，Ｂに対する窓
口回路は回路Ａ，Ｂからファイア入力信号ＦＩ１，Ｆ１
２によって充状態になる。従って、回路Ａ，Ｂが２つと
もその動作を終了したとすると、窓口回路は２ケとも充
状態となり、その結果順序回路の内部回路は励起状態と
なり、ファイア出力信号ＦＯを回路Ｃへ出力する。回路
Ｃは順序回路の内部回路の状態すなわちファイア出力信
号を常に監視することによって、その状態が励起状態に
変化したときその動作を開始すればよし、。さらに回路
Ｃが動作を終了すれば、前記ファイア入力信号に代る遷
移可信号ＴＩＩを順序回路Ｄへ送り、それに従って順序
回路Ｄは遷移可信号ＴＯ１，Ｔ０２を回路ＡＢへ送り次
の動作に移る。満、この場合遷移可信号Ｔ１２は常に日
・レベルとするこのように本発明の順序回路を用いれば
、独立に設計されたモジュール間の同期を容易にとるこ
とができる。第３図では、後段回路が１つの場合を示し
たが、第４図では後段回路が２つの場合を示す。
は並列に動作できるが、回路Ｃは回路Ａ，Ｂの両方がそ
の動作を完了したときに、その動作を始めることが出来
るとする。そこで本発明の順序回路Ｄ（ここでは以後Ｄ
と叫ぶ）の前段回路をＡＢとし後段回路をＣとする。そ
して回路Ａ，Ｂの動作が完了したとき回路Ａ，Ｂは励起
状態になることにする。すると並列に動作している回路
Ａ，Ｂの動作が終了したとすると回路Ａ，Ｂに対する窓
口回路は回路Ａ，Ｂからファイア入力信号ＦＩ１，Ｆ１
２によって充状態になる。従って、回路Ａ，Ｂが２つと
もその動作を終了したとすると、窓口回路は２ケとも充
状態となり、その結果順序回路の内部回路は励起状態と
なり、ファイア出力信号ＦＯを回路Ｃへ出力する。回路
Ｃは順序回路の内部回路の状態すなわちファイア出力信
号を常に監視することによって、その状態が励起状態に
変化したときその動作を開始すればよし、。さらに回路
Ｃが動作を終了すれば、前記ファイア入力信号に代る遷
移可信号ＴＩＩを順序回路Ｄへ送り、それに従って順序
回路Ｄは遷移可信号ＴＯ１，Ｔ０２を回路ＡＢへ送り次
の動作に移る。満、この場合遷移可信号Ｔ１２は常に日
・レベルとするこのように本発明の順序回路を用いれば
、独立に設計されたモジュール間の同期を容易にとるこ
とができる。第３図では、後段回路が１つの場合を示し
たが、第４図では後段回路が２つの場合を示す。
この場合には外部回路Ａ，Ｂ，Ｅ，Ｆが存在し、回路Ａ
とＢは並列に動作できるが、回路ＥとＦ‘ま回路ＡとＢ
の両方がその動作を完了し、ＥとＦの両者共が次の動作
をまつているときに動作を開始するものとする。この回
路の動作は第２図で説明したものと同一である。
とＢは並列に動作できるが、回路ＥとＦ‘ま回路ＡとＢ
の両方がその動作を完了し、ＥとＦの両者共が次の動作
をまつているときに動作を開始するものとする。この回
路の動作は第２図で説明したものと同一である。
第１図は本発明の順序回路の実施例を示す回路図。
第２図は本発明の実施例のタイムシヤトである。第３図
は本発明の応用例のブロック図である。第４図は後段回
路が２つの場合の実施例を示すブロック図である。図に
おいて、１，２は窓口回路、３は内部回路、Ａ，Ｂ，Ｃ
，Ｅ，Ｆは外部回路、Ｄは順序回路である。 髪′図 髪２図 第３図 緒４図
は本発明の応用例のブロック図である。第４図は後段回
路が２つの場合の実施例を示すブロック図である。図に
おいて、１，２は窓口回路、３は内部回路、Ａ，Ｂ，Ｃ
，Ｅ，Ｆは外部回路、Ｄは順序回路である。 髪′図 髪２図 第３図 緒４図
Claims (1)
- １ １つの内部回路と２つの窓口回路で構成され、２ケ
タまでの前段回路と２ケタまでの後段回路が接続可能で
あり、内部回路は励起状態か静状態のいずれかの状態を
呈し窓口回路は充状態か空状態のいずれかの状態を呈し
ていて、内部回路が静状態のとき、空状態である窓口回
路に接続されている前段回路に対して遷移可の信号を送
り、その結果、前段回路の内部回路が励起状態から静状
態になったとき、その前段回路に対する窓口回路を充状
態にしてその前段回路に対して、遷移不可の信号を送り
、さらに窓口回路が、双方とも充状態になったとき、内
部回路を励起状態にして双方の窓口回路を空状態にし、
そして後段回路の双方から遷移可の信号が送られたとき
、内部回路を静状態とすることを特徴とする順序回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52065949A JPS605975B2 (ja) | 1977-06-03 | 1977-06-03 | 順序回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52065949A JPS605975B2 (ja) | 1977-06-03 | 1977-06-03 | 順序回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54837A JPS54837A (en) | 1979-01-06 |
| JPS605975B2 true JPS605975B2 (ja) | 1985-02-15 |
Family
ID=13301726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52065949A Expired JPS605975B2 (ja) | 1977-06-03 | 1977-06-03 | 順序回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605975B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5344986A (en) * | 1985-02-25 | 1986-08-28 | International Standard Electric Corp. | Synchronising devices |
-
1977
- 1977-06-03 JP JP52065949A patent/JPS605975B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54837A (en) | 1979-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605975B2 (ja) | 順序回路 | |
| JPH0365053B2 (ja) | ||
| JPH06188872A (ja) | 同期保護回路 | |
| JPH02181518A (ja) | リングカウンタ回路 | |
| JPH08102658A (ja) | ロード機能付きカウンタ回路 | |
| US3735218A (en) | Device for the comparison of two pulse-series frequencies | |
| JPS6248933B2 (ja) | ||
| JPH01114112A (ja) | 消費電力低減回路 | |
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JPS6144415B2 (ja) | ||
| JPS6117636Y2 (ja) | ||
| JPH0659885A (ja) | ビットサーチ回路 | |
| JPH0568028B2 (ja) | ||
| JP2903548B2 (ja) | 論理回路診断システム | |
| JPS6359212A (ja) | ラツチ回路 | |
| JPH0425912A (ja) | タイミング発生回路 | |
| SU1651374A1 (ru) | Синхронный делитель частоты | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| JP2641964B2 (ja) | 分周器 | |
| SU758501A1 (ru) | Устройство дл синхронизации импульсов | |
| JP3368506B2 (ja) | タイマ付きアラーム検出回路 | |
| SU1633496A1 (ru) | Устройство дл приведени кодов Фибоначчи к минимальной форме | |
| JP2743353B2 (ja) | 外部同期回路 | |
| JPS591307Y2 (ja) | 限時継電器 | |
| SU1228111A1 (ru) | Устройство дл моделировани графов |