JPH0659885A - ビットサーチ回路 - Google Patents
ビットサーチ回路Info
- Publication number
- JPH0659885A JPH0659885A JP4212476A JP21247692A JPH0659885A JP H0659885 A JPH0659885 A JP H0659885A JP 4212476 A JP4212476 A JP 4212476A JP 21247692 A JP21247692 A JP 21247692A JP H0659885 A JPH0659885 A JP H0659885A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- logic
- search
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成によりビットサーチ動作をデ
ータに対し、無限ループ状に実行することができる。 【構成】 ＯＲ回路とＡＮＤ回路で構成された回路１〜
３、５とＤフリップフロップ４で構成される１個の単位
ステージ１１とＯＲ回路とＡＮＤ回路で構成された回路
６〜８、１０とＤフリップフロップ９で構成される単位
ステージ１２があり、単位ステージ１２は（ｎ−１）個
存在し、１個の単位ステージ１１と合わせてｎ個の単位
ステージから成り、ｎビットで構成されるデータに対応
している。（ｎ−１）番目の単位ステージ１２の回路
７、８、１０、及びＤフリップフロップ９の出力は単位
ステージ１２の回路６あるいは単位ステージ１２が最終
段の場合は単位ステージ１１の回路１に入力され（図示
せず）、各単位ステージはリング状に形成されている。
ータに対し、無限ループ状に実行することができる。 【構成】 ＯＲ回路とＡＮＤ回路で構成された回路１〜
３、５とＤフリップフロップ４で構成される１個の単位
ステージ１１とＯＲ回路とＡＮＤ回路で構成された回路
６〜８、１０とＤフリップフロップ９で構成される単位
ステージ１２があり、単位ステージ１２は（ｎ−１）個
存在し、１個の単位ステージ１１と合わせてｎ個の単位
ステージから成り、ｎビットで構成されるデータに対応
している。（ｎ−１）番目の単位ステージ１２の回路
７、８、１０、及びＤフリップフロップ９の出力は単位
ステージ１２の回路６あるいは単位ステージ１２が最終
段の場合は単位ステージ１１の回路１に入力され（図示
せず）、各単位ステージはリング状に形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、ループ状にデータ内ビ
ットを検索するビットサーチ回路に関するものである。
ットを検索するビットサーチ回路に関するものである。
【０００２】
【従来の技術】従来より、ビットサーチ回路は多用され
ているが、その機能はデータのＬＳＢ、或いはＭＳＢか
ら論理値１または０のビットを検索し、最初に検索した
ビット位置のみを出力するものや同期信号により該当ビ
ットを順次検索していくものであり、最終ビットまで検
索を終えると一連の検索動作を終了させる構成である
が、単にデータ内のビット情報を一回のみ得られれば良
い場合は、非常に有効な構成であった。これはビットサ
ーチするデータが一回使用するだけで書き換えらたり、
ビットサーチの対象となるデータが替わる場合が多いた
めであった。
ているが、その機能はデータのＬＳＢ、或いはＭＳＢか
ら論理値１または０のビットを検索し、最初に検索した
ビット位置のみを出力するものや同期信号により該当ビ
ットを順次検索していくものであり、最終ビットまで検
索を終えると一連の検索動作を終了させる構成である
が、単にデータ内のビット情報を一回のみ得られれば良
い場合は、非常に有効な構成であった。これはビットサ
ーチするデータが一回使用するだけで書き換えらたり、
ビットサーチの対象となるデータが替わる場合が多いた
めであった。
【０００３】
【発明が解決しようとする課題】このような従来のビッ
トサーチ回路の構成では、同じデータに対してビット情
報を何回も得たい場合は再度検索を開始させる処理が必
要になったり、一回のデータ検索で得られた情報を一時
保持する必要があった。
トサーチ回路の構成では、同じデータに対してビット情
報を何回も得たい場合は再度検索を開始させる処理が必
要になったり、一回のデータ検索で得られた情報を一時
保持する必要があった。
【０００４】本発明は上記課題を解決するもので、ルー
プ状にデータ内ビットを検索するビットサーチ回路を提
供することを目的としている。
プ状にデータ内ビットを検索するビットサーチ回路を提
供することを目的としている。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、第１の機能として （１）初期スタートと共に、データに対して一定方向で
検索を開始し、検出された最初のビット位置で検索を停
止する （２）クロック信号が１または０の期間にビット位置を
検索し、クロック信号が０の期間出力を保持する （３）ビット位置を示す信号出力を用い、クロック信号
が１または０の期間、次のビットを検索し、検出された
ビット位置で検索を停止する第２の機能として （１）初期スタートと共に、データの各ビットの論理に
無関係に特定ビット位置で検索を停止する （２）クロック信号が１または０の期間に特定ビットの
次のビット位置を検索し、クロック信号が０の期間出力
を保持する （３）ビット位置を示す信号出力を用い、クロック信号
が１または０の期間、さらに次のビットを検索し、検索
を停止する（ビット位置情報をクロック信号に同期し
て、順次繰り上げていく） 以上の機能をもつ単位ステージをリング状に縦続接続さ
せ、機能１、２はフラグにより切り替える様に構成され
ている。
するために、第１の機能として （１）初期スタートと共に、データに対して一定方向で
検索を開始し、検出された最初のビット位置で検索を停
止する （２）クロック信号が１または０の期間にビット位置を
検索し、クロック信号が０の期間出力を保持する （３）ビット位置を示す信号出力を用い、クロック信号
が１または０の期間、次のビットを検索し、検出された
ビット位置で検索を停止する第２の機能として （１）初期スタートと共に、データの各ビットの論理に
無関係に特定ビット位置で検索を停止する （２）クロック信号が１または０の期間に特定ビットの
次のビット位置を検索し、クロック信号が０の期間出力
を保持する （３）ビット位置を示す信号出力を用い、クロック信号
が１または０の期間、さらに次のビットを検索し、検索
を停止する（ビット位置情報をクロック信号に同期し
て、順次繰り上げていく） 以上の機能をもつ単位ステージをリング状に縦続接続さ
せ、機能１、２はフラグにより切り替える様に構成され
ている。
【０００６】
【作用】この構成により、ビットサーチ動作をデータに
対し、無限ループ状に実行することができる。
対し、無限ループ状に実行することができる。
【０００７】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【０００８】図１は本発明のビットサーチ回路構成を示
した図、図２は本発明のビットサーチ回路のタイミング
チャートである。図１において、ＯＲ回路とＡＮＤ回路
で構成された回路１、２、３、５とＤフリップフロップ
４で構成される１個の単位ステージ１１とＯＲ回路とＡ
ＮＤ回路で構成された回路６、７、８、１０とＤフリッ
プフロップ９で構成される単位ステージ１２があり、単
位ステージ１２は（ｎ−１）個存在し、１個の単位ステ
ージ１１と合わせてｎ個の単位ステージから成り、ｎビ
ットで構成されるデータに対応している。（ｎ−１）番
目の単位ステージ１２の回路７、８、１０、及びＤフリ
ップフロップ９の出力は単位ステージ１２の回路６ある
いは単位ステージ１２が最終段の場合は単位ステージ１
１の回路１に入力され（図示せず）、各単位ステージは
リング状に形成されている。単位ステージ１２が最終段
でなければ、出力端子２２は次段単位ステージの入力端
子２５に接続され、同様に端子２３と２６、端子２４と
２７が接続される。単位ステージ１２が最終段の場合
は、端子２２と１９、端子２３と２０、端子２４と２１
が接続される。ビットサーチをするデータはビット１
４、１５（以下省略）から構成され、ＯＲ回路２８、２
９を介して、各単位ステージに入力される。検出切り替
えフラグ３０はビット１４、１５のデータを有効にする
かどうかを切り替えるフラグで論理が０のときビット１
４、１５の値が有効となりＯＲ回路２８、２９によりビ
ット１４、１５の値がそのまま各単位ステージに入力さ
れる。また、検出切り替えフラグ３０の論理値が１のと
きビット１４、１５の値が無効となりＯＲ回路２８、２
９の出力はビット１４、１５の値によらず論理１となり
各単位ステージに入力される。
した図、図２は本発明のビットサーチ回路のタイミング
チャートである。図１において、ＯＲ回路とＡＮＤ回路
で構成された回路１、２、３、５とＤフリップフロップ
４で構成される１個の単位ステージ１１とＯＲ回路とＡ
ＮＤ回路で構成された回路６、７、８、１０とＤフリッ
プフロップ９で構成される単位ステージ１２があり、単
位ステージ１２は（ｎ−１）個存在し、１個の単位ステ
ージ１１と合わせてｎ個の単位ステージから成り、ｎビ
ットで構成されるデータに対応している。（ｎ−１）番
目の単位ステージ１２の回路７、８、１０、及びＤフリ
ップフロップ９の出力は単位ステージ１２の回路６ある
いは単位ステージ１２が最終段の場合は単位ステージ１
１の回路１に入力され（図示せず）、各単位ステージは
リング状に形成されている。単位ステージ１２が最終段
でなければ、出力端子２２は次段単位ステージの入力端
子２５に接続され、同様に端子２３と２６、端子２４と
２７が接続される。単位ステージ１２が最終段の場合
は、端子２２と１９、端子２３と２０、端子２４と２１
が接続される。ビットサーチをするデータはビット１
４、１５（以下省略）から構成され、ＯＲ回路２８、２
９を介して、各単位ステージに入力される。検出切り替
えフラグ３０はビット１４、１５のデータを有効にする
かどうかを切り替えるフラグで論理が０のときビット１
４、１５の値が有効となりＯＲ回路２８、２９によりビ
ット１４、１５の値がそのまま各単位ステージに入力さ
れる。また、検出切り替えフラグ３０の論理値が１のと
きビット１４、１５の値が無効となりＯＲ回路２８、２
９の出力はビット１４、１５の値によらず論理１となり
各単位ステージに入力される。
【０００９】初期状態を決定するリセット信号１３の論
理が１の状態になることにより回路１の出力は論理が１
に、Ｄフリップフロップ４、９の出力１７、１８は論理
が０に初期化される。ビットサーチが行なわれるデータ
を（０１・・・）、検出切り替えフラグ３０の論理値を
０とし、データのビット１４の論理が０であるとする
と、回路３の出力の論理は０となり、Ｄフリップフロッ
プ４の出力１７はクロック信号１６の論理が１になって
も初期値０のままである。一方、回路２はビット１４の
論理が０であり否定論理を入力するので回路２の出力論
理は１に、また回路１の出力論理が１であるので回路５
の出力論理は１となる。単位ステージ１１の回路２、５
の出力論理が１であるのを受けて、単位ステージ１２の
回路６の出力論理は１となり、これとビット１５の論理
が１であることから回路８の出力論理は１となり、クロ
ック信号１６の論理が１のとき、Ｄフリップフロップ９
の出力１８は論理が１となり、保持される。一方、回路
７はビット１５の論理が１であり否定論理を入力するの
で回路７の出力論理は０となり、Ｄフリップフロップ９
がデータを保持する前は出力論理が０となり、次段を構
成する回路６或いは１の出力論理は０となり、ビットサ
ーチ動作が一旦停止する。クロック信号１６の論理が１
のときに、Ｄフリップフロップ９の出力１８の論理が１
となるとビットサーチ動作が再開される。
理が１の状態になることにより回路１の出力は論理が１
に、Ｄフリップフロップ４、９の出力１７、１８は論理
が０に初期化される。ビットサーチが行なわれるデータ
を（０１・・・）、検出切り替えフラグ３０の論理値を
０とし、データのビット１４の論理が０であるとする
と、回路３の出力の論理は０となり、Ｄフリップフロッ
プ４の出力１７はクロック信号１６の論理が１になって
も初期値０のままである。一方、回路２はビット１４の
論理が０であり否定論理を入力するので回路２の出力論
理は１に、また回路１の出力論理が１であるので回路５
の出力論理は１となる。単位ステージ１１の回路２、５
の出力論理が１であるのを受けて、単位ステージ１２の
回路６の出力論理は１となり、これとビット１５の論理
が１であることから回路８の出力論理は１となり、クロ
ック信号１６の論理が１のとき、Ｄフリップフロップ９
の出力１８は論理が１となり、保持される。一方、回路
７はビット１５の論理が１であり否定論理を入力するの
で回路７の出力論理は０となり、Ｄフリップフロップ９
がデータを保持する前は出力論理が０となり、次段を構
成する回路６或いは１の出力論理は０となり、ビットサ
ーチ動作が一旦停止する。クロック信号１６の論理が１
のときに、Ｄフリップフロップ９の出力１８の論理が１
となるとビットサーチ動作が再開される。
【００１０】図２において、時刻ｔ０から時刻ｔ１まで
はビットサーチするデータが（１０００００００）、時
刻ｔ１以降は（１０１００１０１）であり、検出切り替
えフラグ３０の論理値を常に０とすると、各データとも
左端のビットから右方向にビットサーチ動作を実行す
る。左端のビットは図１における単位ステージ１１に入
力され、それ以外のビットは７個の単位ステージ１２に
入力される。信号３１はリセット信号、信号３２はクロ
ック信号、信号３３は第１の単位ステージのビットサー
チした検出信号であり、図１の回路３の出力波形であ
る。信号３５は第２の単位ステージのビットサーチした
検出信号であり、図１の回路８の出力波形である。以下
同様に信号３７は第３の単位ステージ、信号３９は第４
の単位ステージ、信号４１は第５の単位ステージ、信号
４３は第６の単位ステージ、信号４５は第７の単位ステ
ージ、信号４７は第８の単位ステージのビットサーチし
た検出信号であり、いずれも図１の回路８の出力波形に
相当する。信号３４は信号３３の保持信号、図１のＤフ
リップフロップ４の出力波形である。信号３６は信号３
５の保持信号であり、図１のＤフリップフロップ９の出
力波形である。以下同様に信号３８は信号３７の保持信
号、信号４０は信号３９の保持信号、信号４２は信号４
１の保持信号、信号４４は信号４３の保持信号、信号４
６は信号４５の保持信号、信号４８は信号４７の保持信
号であり、いずれも図１のＤフリップフロップ９の出力
波形に相当する。時刻ｔ０から時刻ｔ１の期間、ビット
サーチの対象となるデータの論理が１のビットは第１の
単位ステージに対応するビットのみであるので、クロッ
ク信号３２の論理が１または０のとき検索を行ない、検
出信号３３のみが論理１となる。また、クロック信号３
２の論理が０のとき検出信号３３が保持され、保持信号
３４のみが論理１となる。時刻ｔ１以降の期間、ビット
サーチの対象となるデータの論理が１のビットは第１、
３、６、８の単位ステージに対応するビットであるが、
時刻ｔ１以前で既に第１ビットが検出されているので、
第３ビットが検出され、検出信号３７のみが論理１とな
る。次に、クロック信号３５の論理が１になると検出信
号４０が保持され、保持信号３８のみが論理１となる。
以下同様にクロック信号３２に同期して第６の単位ステ
ージに対応する検出信号４３、保持信号４４、第８の単
位ステージに対応する検出信号４７、保持信号４８が出
力され、再度第１ビットが検出される。このように、単
位ステージをデータのビット幅に合わせて縦続する回路
構成によりビットサーチ動作を高速に行なうことができ
る。
はビットサーチするデータが（１０００００００）、時
刻ｔ１以降は（１０１００１０１）であり、検出切り替
えフラグ３０の論理値を常に０とすると、各データとも
左端のビットから右方向にビットサーチ動作を実行す
る。左端のビットは図１における単位ステージ１１に入
力され、それ以外のビットは７個の単位ステージ１２に
入力される。信号３１はリセット信号、信号３２はクロ
ック信号、信号３３は第１の単位ステージのビットサー
チした検出信号であり、図１の回路３の出力波形であ
る。信号３５は第２の単位ステージのビットサーチした
検出信号であり、図１の回路８の出力波形である。以下
同様に信号３７は第３の単位ステージ、信号３９は第４
の単位ステージ、信号４１は第５の単位ステージ、信号
４３は第６の単位ステージ、信号４５は第７の単位ステ
ージ、信号４７は第８の単位ステージのビットサーチし
た検出信号であり、いずれも図１の回路８の出力波形に
相当する。信号３４は信号３３の保持信号、図１のＤフ
リップフロップ４の出力波形である。信号３６は信号３
５の保持信号であり、図１のＤフリップフロップ９の出
力波形である。以下同様に信号３８は信号３７の保持信
号、信号４０は信号３９の保持信号、信号４２は信号４
１の保持信号、信号４４は信号４３の保持信号、信号４
６は信号４５の保持信号、信号４８は信号４７の保持信
号であり、いずれも図１のＤフリップフロップ９の出力
波形に相当する。時刻ｔ０から時刻ｔ１の期間、ビット
サーチの対象となるデータの論理が１のビットは第１の
単位ステージに対応するビットのみであるので、クロッ
ク信号３２の論理が１または０のとき検索を行ない、検
出信号３３のみが論理１となる。また、クロック信号３
２の論理が０のとき検出信号３３が保持され、保持信号
３４のみが論理１となる。時刻ｔ１以降の期間、ビット
サーチの対象となるデータの論理が１のビットは第１、
３、６、８の単位ステージに対応するビットであるが、
時刻ｔ１以前で既に第１ビットが検出されているので、
第３ビットが検出され、検出信号３７のみが論理１とな
る。次に、クロック信号３５の論理が１になると検出信
号４０が保持され、保持信号３８のみが論理１となる。
以下同様にクロック信号３２に同期して第６の単位ステ
ージに対応する検出信号４３、保持信号４４、第８の単
位ステージに対応する検出信号４７、保持信号４８が出
力され、再度第１ビットが検出される。このように、単
位ステージをデータのビット幅に合わせて縦続する回路
構成によりビットサーチ動作を高速に行なうことができ
る。
【００１１】
【発明の効果】この構成により、ソフトウェアを介さず
に、簡単な回路構成によりビットサーチ動作をデータに
対し、無限ループ状に実行することができる。
に、簡単な回路構成によりビットサーチ動作をデータに
対し、無限ループ状に実行することができる。
【図１】本発明の一実施例のビットサーチ回路構成を示
した図
した図
【図２】本発明の一実施例のビットサーチ回路のタイミ
ングチャート
ングチャート
１、２、３、５、６、７、８、１０、２８、２９ ゲー
ト回路 ４、９ Ｄフリップフロップ １３ リセット信号 １４、１５ データ入力 １６ クロック信号 １７、１８ ビットサーチ検出保持出力 ３０ 検出切り替えフラグ
ト回路 ４、９ Ｄフリップフロップ １３ リセット信号 １４、１５ データ入力 １６ クロック信号 １７、１８ ビットサーチ検出保持出力 ３０ 検出切り替えフラグ
Claims (2)
- 【請求項１】複数ビットで構成されるデータで論理が１
のビットを初期スタートと共に、データに対して一定方
向で検索を開始し、かつ、論理値が１のビットが検出さ
れた最初のビット位置で検索を停止する第１の手段と、
クロック信号の論理が１の期間、前記ビット位置を示す
信号を出力し、かつ、クロック信号の論理が０の期間前
記出力を保持する第２の手段と、前記出力を用い、クロ
ック信号の論理が１または０の期間に次の論理が１のビ
ットを検索し、検出されたビット位置で検索を停止する
第３の手段を備え、前記第１、第２、第３の手段をリン
グ状に縦続接続することにより、前記複数ビットで構成
されるデータを全て検索した後は、ビット検索を開始し
たビット位置から再度ビット検索を連続して行なうこと
を特徴とするビットサーチ回路。 - 【請求項２】複数ビットで構成されるデータで論理が１
または０にかかわらず、初期スタートと共に、常に特定
ビット位置が検出され、クロック信号の論理が１の期
間、前記ビット位置を示す信号を出力し、かつ、クロッ
ク信号の論理が０の期間前記出力を保持する第４の手段
と、前記出力を用い、クロック信号の論理が１または０
の期間に前記特定ビットの隣のビット位置が検出され、
検出されたビット位置で検索を停止する第５の手段を備
え、前記第４、第５の手段をリング状に縦続接続するこ
とにより、前記複数ビットで構成されるデータの論理に
依存することなく、ビット位置情報を順次繰り上げてい
き、ビット位置を全て検索した後は、前記特定ビット位
置に戻り、クロック信号に同期して検索を連続して行な
うことを特徴とするビットサーチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4212476A JPH0659885A (ja) | 1992-08-10 | 1992-08-10 | ビットサーチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4212476A JPH0659885A (ja) | 1992-08-10 | 1992-08-10 | ビットサーチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659885A true JPH0659885A (ja) | 1994-03-04 |
Family
ID=16623280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4212476A Pending JPH0659885A (ja) | 1992-08-10 | 1992-08-10 | ビットサーチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659885A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9047840B2 (en) | 2010-06-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373353A (ja) * | 1986-09-16 | 1988-04-02 | Nec Corp | バス獲得方式 |
-
1992
- 1992-08-10 JP JP4212476A patent/JPH0659885A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373353A (ja) * | 1986-09-16 | 1988-04-02 | Nec Corp | バス獲得方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9047840B2 (en) | 2010-06-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188467B2 (ja) | 最小値・最大値検索装置 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH0659885A (ja) | ビットサーチ回路 | |
| JPH04266119A (ja) | ビットサーチ回路 | |
| JPH05297834A (ja) | Ｌｃｄドライバーのデータ入力回路 | |
| JP2811671B2 (ja) | 同期信号検出装置 | |
| JP2674810B2 (ja) | 多重化ｎ連一致保護回路 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JP3115756B2 (ja) | デマルチプレクサ回路 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JP3185997B2 (ja) | クロック同期型信号選択回路 | |
| JPH01231513A (ja) | ディジタルフィルタ | |
| JPH07273642A (ja) | 非同期式カウンタのテスト回路 | |
| KR100196225B1 (ko) | 인터페이스 회로 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JPS5925416A (ja) | 警報の待ち受け回路 | |
| SU1651374A1 (ru) | Синхронный делитель частоты | |
| SU959163A1 (ru) | Однофазный сдвиговый регистр | |
| JPS6072023A (ja) | 情報検索装置 | |
| JPH02296438A (ja) | シリアルデータ受信装置 | |
| JPH08248071A (ja) | 位相差測定のための回路装置 | |
| JPH03282821A (ja) | 非同期式演算回路 | |
| JPS6245243A (ja) | ヘツダ検出回路 | |
| JPS605975B2 (ja) | 順序回路 |