JPS6059772B2 - アナログ・デイジタル変換器 - Google Patents
アナログ・デイジタル変換器Info
- Publication number
- JPS6059772B2 JPS6059772B2 JP54007910A JP791079A JPS6059772B2 JP S6059772 B2 JPS6059772 B2 JP S6059772B2 JP 54007910 A JP54007910 A JP 54007910A JP 791079 A JP791079 A JP 791079A JP S6059772 B2 JPS6059772 B2 JP S6059772B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- gain
- digital
- analog signal
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理用プロセッサとインターフェース
を持ち、各種信号レベルを持つ各点アナログ入力信号を
取扱うアナログ・ディジタル変換システムにおいて、小
さなアナログ入力信号レベルに対してアナログ●ディジ
タル変換器の入力側の増幅器のゲインを２Ｎ（Ｎは１以
上の整数）に切換えることにより広いダイナミックレン
ジの信号を取扱えるようにした、いわゆるプログラマブ
ルゲイン機能を持つアナログ・ディジタル変換器に関す
る。
を持ち、各種信号レベルを持つ各点アナログ入力信号を
取扱うアナログ・ディジタル変換システムにおいて、小
さなアナログ入力信号レベルに対してアナログ●ディジ
タル変換器の入力側の増幅器のゲインを２Ｎ（Ｎは１以
上の整数）に切換えることにより広いダイナミックレン
ジの信号を取扱えるようにした、いわゆるプログラマブ
ルゲイン機能を持つアナログ・ディジタル変換器に関す
る。
以下、アナログ・ディジタル変換器を油変換器と略称す
る現在、高集積回路技術の発展に伴ないＡＤ変換器とそ
の周辺制御回路をハイブリットＩＣｌさらにはワンチッ
プＬＳＩにおさめたものが出現している。
る現在、高集積回路技術の発展に伴ないＡＤ変換器とそ
の周辺制御回路をハイブリットＩＣｌさらにはワンチッ
プＬＳＩにおさめたものが出現している。
それとともに、アナログＩ／０システムがプラグイン部
品として入手できるようになつてきた。第１図に典型的
な従来例を示す。
品として入手できるようになつてきた。第１図に典型的
な従来例を示す。
（ＮＯｒｍｌａＴｌＢｅｒｓｔｅｉｎ：ＥＩｅｃｔｒＯ
ｎｉｃｓ，ｐｐｌｌ３〜１１９，Ｊａｎ．１９，１９７
８，蒲生良治：トランジスタ技術，Ｐｐ２３３〜２４７
，Ｎ０Ｖ．１９７８）。
ｎｉｃｓ，ｐｐｌｌ３〜１１９，Ｊａｎ．１９，１９７
８，蒲生良治：トランジスタ技術，Ｐｐ２３３〜２４７
，Ｎ０Ｖ．１９７８）。
逐次比較型ｎビット鳩変換器１８はコンパレータ３，Ａ
Ｄ制御回路４，ＤＡ変換器５から成る。該制御回路４は
油変換データ（ディジタルワード）１０を格納する逐次
レジスタを含む。ＡＤ変換動作は下記手順て行なわれる
。最初、該逐次比較レジスタのＭＳＢが“１゛にセット
され（他のビットは６６０゛）、それに対応したレファ
レンス信号９（フルスケール電圧の１１２）とコンパレ
ータ入力信号７がコンパレータ３て比較される。該比較
結果によりＭＳＢが゛゜１゛か゜゜０゛か決定される。
次に、ＭＳＢはそのままで２ｎ−１ビットが゜゜１゛に
セットされるが、ＭＳＢの場合と同じようにして該ビッ
トの論理値，は決定される。結局、ｎビット鳩変換器１
８では上記動作をｎ回繰返して１つの変換動作が終る。
ＤＡ変換器５としては、たとえば第２図に示すようなラ
ダー抵抗を用いたものがある（ＡｄｉｂＲ．；Ｈａｍａ
ｄｅ：ＡＳｊｎｇｌｅＣｈｉｐ８−ＢｉｔＡ／ＤＣＯｎ
ｖｅｒｔｅｒ，ｌＳＳＣＣ７６，Ｆｅｂ．ｌ９７６）。
Ｄ制御回路４，ＤＡ変換器５から成る。該制御回路４は
油変換データ（ディジタルワード）１０を格納する逐次
レジスタを含む。ＡＤ変換動作は下記手順て行なわれる
。最初、該逐次比較レジスタのＭＳＢが“１゛にセット
され（他のビットは６６０゛）、それに対応したレファ
レンス信号９（フルスケール電圧の１１２）とコンパレ
ータ入力信号７がコンパレータ３て比較される。該比較
結果によりＭＳＢが゛゜１゛か゜゜０゛か決定される。
次に、ＭＳＢはそのままで２ｎ−１ビットが゜゜１゛に
セットされるが、ＭＳＢの場合と同じようにして該ビッ
トの論理値，は決定される。結局、ｎビット鳩変換器１
８では上記動作をｎ回繰返して１つの変換動作が終る。
ＤＡ変換器５としては、たとえば第２図に示すようなラ
ダー抵抗を用いたものがある（ＡｄｉｂＲ．；Ｈａｍａ
ｄｅ：ＡＳｊｎｇｌｅＣｈｉｐ８−ＢｉｔＡ／ＤＣＯｎ
ｖｅｒｔｅｒ，ｌＳＳＣＣ７６，Ｆｅｂ．ｌ９７６）。
これは油変換データが順次格納される逐次比較レジスタ
２０，ラダー抵抗２１それにトリ−スイッチ群２２から
成る。なお、第２図は３ビットのＤＡ変換器の場合であ
る・が、ｎビットＤＡの場合には２ｎケのラダー抵抗素
子が必要である。外部基準電圧がレファレンス端子ＲＥ
ＦとアナロググランドＡＧ間に印加され、等間隔に配置
された任意の分圧点の電圧が該レジスタ２０のデータで
決まるトリ−スイッチ選択信号２３〜２８に応じトリ−
スイッチ群２２で選択され、コンパレータ３に入力され
る。却変換器１８の周辺のコントールユニツトとして入
力アナログ信号１１を選択するためのアナログマルチプ
レクサ１、増幅器２、それにバスインターフェースおよ
びコントロール回路６がある、該回路６はデータバス１
５とアドレスバス１６およびリードライト制御ライン１
７を介して図ｊ示しない外部処理装置例えばマイクロプ
ロセツからリード、ライトされる。
２０，ラダー抵抗２１それにトリ−スイッチ群２２から
成る。なお、第２図は３ビットのＤＡ変換器の場合であ
る・が、ｎビットＤＡの場合には２ｎケのラダー抵抗素
子が必要である。外部基準電圧がレファレンス端子ＲＥ
ＦとアナロググランドＡＧ間に印加され、等間隔に配置
された任意の分圧点の電圧が該レジスタ２０のデータで
決まるトリ−スイッチ選択信号２３〜２８に応じトリ−
スイッチ群２２で選択され、コンパレータ３に入力され
る。却変換器１８の周辺のコントールユニツトとして入
力アナログ信号１１を選択するためのアナログマルチプ
レクサ１、増幅器２、それにバスインターフェースおよ
びコントロール回路６がある、該回路６はデータバス１
５とアドレスバス１６およびリードライト制御ライン１
７を介して図ｊ示しない外部処理装置例えばマイクロプ
ロセツからリード、ライトされる。
マイクロプロセッサからのコマンドに応じてアナログマ
ルチプレクサ１のチヤネルアドレ支信号１３、ゲイン設
定信号１４が出力されＡＤ変換工程は制御される。また
、・鳩変換データは該回路６を介してマイクロプロセッ
サで読まれる。プログラマブルゲイン機能は、アナログ
入力信号１１のダイナミックレンジを広げ、種々のソー
ス源からの入力アナログ信号を同じボード上で必″要と
する場合、効果が大きい。
ルチプレクサ１のチヤネルアドレ支信号１３、ゲイン設
定信号１４が出力されＡＤ変換工程は制御される。また
、・鳩変換データは該回路６を介してマイクロプロセッ
サで読まれる。プログラマブルゲイン機能は、アナログ
入力信号１１のダイナミックレンジを広げ、種々のソー
ス源からの入力アナログ信号を同じボード上で必″要と
する場合、効果が大きい。
第３図の実線で示す曲線が３ビットＡＤ変換器において
２倍と４倍のオートゲイン機能（入力アナログ信号がフ
ルスケール電圧の１ｈ以下あるいは１１Ｇ下の時、自動
的にゲインを切換える）を持つた場合の理想入出力伝達
特性のカーブくある。横軸はアナログ入力信号、縦軸は
量子化出力である。このように、フルケールの１ｎ以上
ては３ビット，１１４以上１１２未満では４ビット，１
１株満では５ビットの分解能で高精度の油変換データを
得ることができる。従来、オートゲインにおいてはＡＤ
変換を２回にわけ、１回目はゲイン１倍で鳩変換し、次
に何倍のゲインてＡＤ変換すればもつとも広いダイナミ
ックレンジになるかをマイクロプロセッサで計算して、
ゲインを切替えて２回目の鳩変換を行なつていた。この
場合鳩変換データの読出しはバスインターフェースおよ
びコントロール回路６によりデータバス１５を介して行
なわれていた。したがつて、通常の油変換に比べて２倍
の時間がかかる他、ＡＤ変換データをマイクロプロセッ
サがソフトウェアで解読する時間も必要とされる。かれ
は変換時間の増大をもたらし、マイクロプロセッサシス
テムの効率を悪化させる。また、該バスインターフェー
スおよびコントロール回路６は専用ＡＤＬＳＩの外付け
回路て作らなければならず、面倒である。さらに、ＡＤ
変換部とバスインターフェースおよびコントロール部が
分離しているため、ボード上に占める面積、あるいはそ
れらをワンチップにする場合はチップサイズが大きくな
り不利である。この点からＬＳＩに適したアーキテクチ
ヤが必要とされる。本発明の目的は入力信号レベルに応
じてオートゲインモードをプログラムでき且つ全体とし
て油変換時間を短縮てきるＡＤ変換器を提供するにある
。
２倍と４倍のオートゲイン機能（入力アナログ信号がフ
ルスケール電圧の１ｈ以下あるいは１１Ｇ下の時、自動
的にゲインを切換える）を持つた場合の理想入出力伝達
特性のカーブくある。横軸はアナログ入力信号、縦軸は
量子化出力である。このように、フルケールの１ｎ以上
ては３ビット，１１４以上１１２未満では４ビット，１
１株満では５ビットの分解能で高精度の油変換データを
得ることができる。従来、オートゲインにおいてはＡＤ
変換を２回にわけ、１回目はゲイン１倍で鳩変換し、次
に何倍のゲインてＡＤ変換すればもつとも広いダイナミ
ックレンジになるかをマイクロプロセッサで計算して、
ゲインを切替えて２回目の鳩変換を行なつていた。この
場合鳩変換データの読出しはバスインターフェースおよ
びコントロール回路６によりデータバス１５を介して行
なわれていた。したがつて、通常の油変換に比べて２倍
の時間がかかる他、ＡＤ変換データをマイクロプロセッ
サがソフトウェアで解読する時間も必要とされる。かれ
は変換時間の増大をもたらし、マイクロプロセッサシス
テムの効率を悪化させる。また、該バスインターフェー
スおよびコントロール回路６は専用ＡＤＬＳＩの外付け
回路て作らなければならず、面倒である。さらに、ＡＤ
変換部とバスインターフェースおよびコントロール部が
分離しているため、ボード上に占める面積、あるいはそ
れらをワンチップにする場合はチップサイズが大きくな
り不利である。この点からＬＳＩに適したアーキテクチ
ヤが必要とされる。本発明の目的は入力信号レベルに応
じてオートゲインモードをプログラムでき且つ全体とし
て油変換時間を短縮てきるＡＤ変換器を提供するにある
。
本発明の１つの目的は、油変換器のＬＳＩチップに内蔵
するのに好適なオートゲイン機能を実現するにある。本
発明の１つの目的は、汎用性の点から自動車などのよう
に入力アナログ信号のダイナミックレンジが広い用途に
も適用できる油変換器を提供するにある。
するのに好適なオートゲイン機能を実現するにある。本
発明の１つの目的は、汎用性の点から自動車などのよう
に入力アナログ信号のダイナミックレンジが広い用途に
も適用できる油変換器を提供するにある。
本発明の特徴は外部処理装置例えばマイクロプロセッサ
からアクセス可能なレジスタと、該レジスタの内容と入
力アナログ信号レベルに応じて増幅器のゲインを切替え
る制御回路をＡＤ変換器に内蔵していることである。
からアクセス可能なレジスタと、該レジスタの内容と入
力アナログ信号レベルに応じて増幅器のゲインを切替え
る制御回路をＡＤ変換器に内蔵していることである。
本発明では、このレジスタに△倍のゲインセレクトモー
ドを指定するデータを書込むことにより、フルスケール
電圧の１／（２Ｎ）の量子化レベルより小さい入力信号
に対し△倍のゲインセレクト信号をプログラマブルゲイ
ン増幅器に直接出力する。
ドを指定するデータを書込むことにより、フルスケール
電圧の１／（２Ｎ）の量子化レベルより小さい入力信号
に対し△倍のゲインセレクト信号をプログラマブルゲイ
ン増幅器に直接出力する。
ここで、ゲインセレクト信号とはプログラマグル増幅器
のゲインを切替える制御信号である。
のゲインを切替える制御信号である。
次に逐次比較型ＡＤ変換器を例にとつて説明する。前記
動作は、逐次比較型レジスタのＭＳＢ＝“゜０゛のとき
（２倍ゲインセレクトモード）、あるぃはＭＳＢェ６４
０９９かっ（２ｎ−１）：４６０廿のとき（４倍ゲイン
セレクトモード）出力端子をアクティブな論理値にする
ことによつて行なう。そして、これらの条件の成立が検
知された時は逐次比較動作を途中で打切つて、増幅器の
ゲインを切換え後（ゲインセレクト信号を出力後）再度
鳩変換起動を行なう。
動作は、逐次比較型レジスタのＭＳＢ＝“゜０゛のとき
（２倍ゲインセレクトモード）、あるぃはＭＳＢェ６４
０９９かっ（２ｎ−１）：４６０廿のとき（４倍ゲイン
セレクトモード）出力端子をアクティブな論理値にする
ことによつて行なう。そして、これらの条件の成立が検
知された時は逐次比較動作を途中で打切つて、増幅器の
ゲインを切換え後（ゲインセレクト信号を出力後）再度
鳩変換起動を行なう。
該条件が満足されなかつた場合（ＭＳＢの数ビットの論
理値に依る）は、そのＡＤ変換動作を継続する。該条件
の判定は、ゲインセレクトモード設定レジスタの設定デ
ータによつて決るＭＳＢのビット数とそのビットデータ
のデコード結果によつて行なう。したがつて、逐次比較
型Ａ／Ｄ変換器の場合、ゲインセレクトモードがプログ
ラマブルである利点の他に、オートゲインの機能を高速
化できる。
理値に依る）は、そのＡＤ変換動作を継続する。該条件
の判定は、ゲインセレクトモード設定レジスタの設定デ
ータによつて決るＭＳＢのビット数とそのビットデータ
のデコード結果によつて行なう。したがつて、逐次比較
型Ａ／Ｄ変換器の場合、ゲインセレクトモードがプログ
ラマブルである利点の他に、オートゲインの機能を高速
化できる。
これは、ＭＳＢ数ビットの判定でよいので入力アナログ
信号のレベルの検出が迅速にできることによる。このよ
うに本発明ではオートゲインの機能すなわち、信号レベ
ルの検出機能をＡＤ変換器自身が内蔵するのを特徴とす
る。該レジスタのビット数を増せばゲインセレクトモー
ド数をふやすことができることは言うまでもない。該レ
ジスタにはオートゲインの他に、強制的にゲインセレク
ト出力端子を゜゜０゛あるいぱ゜１゛に設定できるモー
ドを追加することにより、サンプルとホールドのための
切換信号として使うことができる。
信号のレベルの検出が迅速にできることによる。このよ
うに本発明ではオートゲインの機能すなわち、信号レベ
ルの検出機能をＡＤ変換器自身が内蔵するのを特徴とす
る。該レジスタのビット数を増せばゲインセレクトモー
ド数をふやすことができることは言うまでもない。該レ
ジスタにはオートゲインの他に、強制的にゲインセレク
ト出力端子を゜゜０゛あるいぱ゜１゛に設定できるモー
ドを追加することにより、サンプルとホールドのための
切換信号として使うことができる。
なお、本発明は何も逐次比較型ＡＤ変換器に限定される
ものではなく、たとえば計数型油変換器にも適用できる
。計数型ＡＤ変換器（基準三角波と入溶信号レベルの一
致点までの時間をクロックて計数する）の場合、該モー
ド設定レジスタの設定値とクロックの計数値（通常カウ
ンタて計数する）とを対応させておくことにより、プロ
グラマブルオートゲイン機能は可能である。
ものではなく、たとえば計数型油変換器にも適用できる
。計数型ＡＤ変換器（基準三角波と入溶信号レベルの一
致点までの時間をクロックて計数する）の場合、該モー
ド設定レジスタの設定値とクロックの計数値（通常カウ
ンタて計数する）とを対応させておくことにより、プロ
グラマブルオートゲイン機能は可能である。
また、いずれの方式でも、ゲインセレクト信号は増幅器
に入力されると同時に、油変換の再起動をかけるので、
ＡＤ変換器内部で自動的にオートゲイン機能が行なわれ
、マイクロプロセッサなどの周辺回路素子はその制御に
関与することなく（ソフトによる制御も不用）、得られ
たＡＤ変換データに付いてくる重みビット１を見て、デ
ータの処理を行なえばよい。本発明の一実施例を第４図
に示す。
に入力されると同時に、油変換の再起動をかけるので、
ＡＤ変換器内部で自動的にオートゲイン機能が行なわれ
、マイクロプロセッサなどの周辺回路素子はその制御に
関与することなく（ソフトによる制御も不用）、得られ
たＡＤ変換データに付いてくる重みビット１を見て、デ
ータの処理を行なえばよい。本発明の一実施例を第４図
に示す。
第１図と同じものは同一記号で示す。アナログマルチプ
゛レクサ１、コンパレータ３、逐次比較レジスタ３８（
ハイバイトデータ格納用）と逐次比較レジスタ３９（ロ
ーバイトデータ格能用）を含む逐次比較コントロール回
路３１，ＡＤ制御回路３０，トリ−スイッチ群２２それ
にラダー抵抗２１は従来の逐次比較型鳩変換器の基本構
成例てある。ＲＥＦ，ＡＧはそれぞれ基準電圧を印加す
るためのｊ入力ピンおよびアナロググランドである。
゛レクサ１、コンパレータ３、逐次比較レジスタ３８（
ハイバイトデータ格納用）と逐次比較レジスタ３９（ロ
ーバイトデータ格能用）を含む逐次比較コントロール回
路３１，ＡＤ制御回路３０，トリ−スイッチ群２２それ
にラダー抵抗２１は従来の逐次比較型鳩変換器の基本構
成例てある。ＲＥＦ，ＡＧはそれぞれ基準電圧を印加す
るためのｊ入力ピンおよびアナロググランドである。
本実施例は２ビットのラッチレジスタ３７，デコーダ３
５，ノアゲート３４−１〜３４−６，インバータ４９−
１，４９−２およびＲＳフリップフロップ３６，３６″
で構成される。該ラッチレジスタ３７の書込データ（Ｇ
ｌ，ＧＯ）とゲインセレクトモードの関係を表１に示す
。（Ｇｌ，ＧＯ）の４種のコードデータは、通常モード
（オートゲイン機能なし）、２倍オートゲインモード（
入力信号ＶＩＮが基準電圧ＶＲＥＦの１１２により小さ
い時、ゲインセレクト信号を発生し、増幅器のゲインを
通常モードの２倍に変え再度油変換する）、４倍オート
ゲインモード（■１〈ＶＲＥＦ／４の時、ゲインセレク
ト信号を発生し、増幅器のゲインを通常モードの４倍に
変え再度ＡＤ変換する）それにプログラマブルＳ／Ｈモ
ード（モード設定用レジスタにデータをマイクロプロセ
ッサなどから書込むことにより、サンプルとホールドの
切換えを行なう）に対応する。第４図の逐次比較レジス
タ３８，３９は第５図に示すようにビット割付けされて
おり、（Ｗｌ，ＷＯ）は重みはビットである。ＡＤ変換
データ（Ｄｎ−Ｄｓ，ＷＯ，Ｗｌ）は同時にデータバス
４０から出力されるか、あるいは上位８ビット、下位８
ビットの順に出力される。上位８ビットのデータ中の重
みビット（Ｗｌ，ＷＯ）を見れば、表１に示すような組
合せにより得られたＡＤ変換データがどのモード（２倍
，４倍オートゲイン、通常モードの別）でＡ／Ｄ変換し
たものが判別できるので、データのソフト処理が非常に
容易になる。次に、第６図のタイムチャートを基に１０
ビット鳩動作について説明する。
５，ノアゲート３４−１〜３４−６，インバータ４９−
１，４９−２およびＲＳフリップフロップ３６，３６″
で構成される。該ラッチレジスタ３７の書込データ（Ｇ
ｌ，ＧＯ）とゲインセレクトモードの関係を表１に示す
。（Ｇｌ，ＧＯ）の４種のコードデータは、通常モード
（オートゲイン機能なし）、２倍オートゲインモード（
入力信号ＶＩＮが基準電圧ＶＲＥＦの１１２により小さ
い時、ゲインセレクト信号を発生し、増幅器のゲインを
通常モードの２倍に変え再度油変換する）、４倍オート
ゲインモード（■１〈ＶＲＥＦ／４の時、ゲインセレク
ト信号を発生し、増幅器のゲインを通常モードの４倍に
変え再度ＡＤ変換する）それにプログラマブルＳ／Ｈモ
ード（モード設定用レジスタにデータをマイクロプロセ
ッサなどから書込むことにより、サンプルとホールドの
切換えを行なう）に対応する。第４図の逐次比較レジス
タ３８，３９は第５図に示すようにビット割付けされて
おり、（Ｗｌ，ＷＯ）は重みはビットである。ＡＤ変換
データ（Ｄｎ−Ｄｓ，ＷＯ，Ｗｌ）は同時にデータバス
４０から出力されるか、あるいは上位８ビット、下位８
ビットの順に出力される。上位８ビットのデータ中の重
みビット（Ｗｌ，ＷＯ）を見れば、表１に示すような組
合せにより得られたＡＤ変換データがどのモード（２倍
，４倍オートゲイン、通常モードの別）でＡ／Ｄ変換し
たものが判別できるので、データのソフト処理が非常に
容易になる。次に、第６図のタイムチャートを基に１０
ビット鳩動作について説明する。
外部からの変換スタート信号４３の立下りて油変換が起
動され、まずＡ区間てＭｓＢ（ｔビット）が゜“１゛に
セットされ、Ｂ区間でコンパレータ入力信号７とレフア
．レンズ信号９のレベル比較動作が行なわれ、Ｃ区間て
ＭＳＢの論理値が決定される。すなわち、Ａ，Ｂ，Ｃの
１サイクル動作で１ビットのＡＤ変換が終る。以下、７
ビットから７ビットまで上記と同様な動作が繰返され、
１０ビット全部のＡＤ変Ｊ換が終了する。ビット決定区
間Ｃでは？ビット出力４４が“０゛になつた場合、スト
ローブ信号４６のタイミングと一致してＲＳフリップフ
ロップ３６がセットされる。また、７ビット出力４４が
゛゜０゛でかつ７ビット出力４５が“０゛になつた・場
合、ストローブ信号４６に一致してＲＳフリツプフ咄ン
プ３６″がセットされる。そして、該フリップフロップ
３６，３６″の互出力はゲインセレクトモードに応じて
表１で定義されるＧ．ＡＩＮ・ＳＥレ言号を出力するよ
う制御される。レジスタ３７にデータ（０，０）つまり
、ＧＯ＝゜゜０゛，Ｇ１＝゜“０゛が書かれた場合、デ
コーダ３５の出力Ａ＝“１゛となり、ノアゲート３４一
６の出力であるＧＡＩＮ−ＳＥＬ信号は“０゛となる。
動され、まずＡ区間てＭｓＢ（ｔビット）が゜“１゛に
セットされ、Ｂ区間でコンパレータ入力信号７とレフア
．レンズ信号９のレベル比較動作が行なわれ、Ｃ区間て
ＭＳＢの論理値が決定される。すなわち、Ａ，Ｂ，Ｃの
１サイクル動作で１ビットのＡＤ変換が終る。以下、７
ビットから７ビットまで上記と同様な動作が繰返され、
１０ビット全部のＡＤ変Ｊ換が終了する。ビット決定区
間Ｃでは？ビット出力４４が“０゛になつた場合、スト
ローブ信号４６のタイミングと一致してＲＳフリップフ
ロップ３６がセットされる。また、７ビット出力４４が
゛゜０゛でかつ７ビット出力４５が“０゛になつた・場
合、ストローブ信号４６に一致してＲＳフリツプフ咄ン
プ３６″がセットされる。そして、該フリップフロップ
３６，３６″の互出力はゲインセレクトモードに応じて
表１で定義されるＧ．ＡＩＮ・ＳＥレ言号を出力するよ
う制御される。レジスタ３７にデータ（０，０）つまり
、ＧＯ＝゜゜０゛，Ｇ１＝゜“０゛が書かれた場合、デ
コーダ３５の出力Ａ＝“１゛となり、ノアゲート３４一
６の出力であるＧＡＩＮ−ＳＥＬ信号は“０゛となる。
データ（１，１）が書かれた場合は、Ｄ＝゜゛１゛（Ａ
＝゜゜０゛，Ｂ＝Ｃ＝“１゛）となるので、ノアゲート
３４−５の出力は“０゛となり、この結果ノアゲート３
４−６の出力てあるＧＡＩＮ．ＳＥＬノ信号ぱ゜１゛と
なる。（イ），１）が書かれた場合は、インバータ４９
−１の出力、すなわちＢ＝゜゜０゛となり、ノアゲート
３４−３の出力はＲＳフリップフロップ３６のＱ出力と
なるる。
＝゜゜０゛，Ｂ＝Ｃ＝“１゛）となるので、ノアゲート
３４−５の出力は“０゛となり、この結果ノアゲート３
４−６の出力てあるＧＡＩＮ．ＳＥＬノ信号ぱ゜１゛と
なる。（イ），１）が書かれた場合は、インバータ４９
−１の出力、すなわちＢ＝゜゜０゛となり、ノアゲート
３４−３の出力はＲＳフリップフロップ３６のＱ出力と
なるる。
このときインバータ４９−２・の出力Ｃは“１゛である
のでノアゲート３４−４の出力は“゜０゛となり、ノア
ゲート３４−３の出力論理値、すなわち、ＲＳフリップ
フロップ３６のＱ−出力がＧＡＩＮ．ＳＥＬ信号となる
。なお、（１，０）が書き込まれた場合は、同様の原理
で、ノアゲート３４−４の出力論理値がＧＡＩＮ．ＳＥ
Ｌ信号となる。のようにして、表１に示したモード設定
がてきる。ゲインセレクト信号ＧＡＩＮ．ＳＥＬ信号が
“ｌ゛レベルになれば、この信号は第４図に示すように
油制御回路３０に入力されているので、同時に逐次比較
動作を途中て打切り、次のＡＤ変換のスタート起動をか
けるように制御される。外部の周辺ＬＳＩたとえばマイ
クロプロセッサは、ゲイン切替え、鳩再起動などの動作
に関与する必要はなく、すべてＡＤ変換器内蔵のハード
て実現されるので、高速化、マイクロプロセッサの効率
を上げることができる。ストローブ信号４６は各ビット
の論理値を決定するタイミングを与えるものである。
のでノアゲート３４−４の出力は“゜０゛となり、ノア
ゲート３４−３の出力論理値、すなわち、ＲＳフリップ
フロップ３６のＱ−出力がＧＡＩＮ．ＳＥＬ信号となる
。なお、（１，０）が書き込まれた場合は、同様の原理
で、ノアゲート３４−４の出力論理値がＧＡＩＮ．ＳＥ
Ｌ信号となる。のようにして、表１に示したモード設定
がてきる。ゲインセレクト信号ＧＡＩＮ．ＳＥＬ信号が
“ｌ゛レベルになれば、この信号は第４図に示すように
油制御回路３０に入力されているので、同時に逐次比較
動作を途中て打切り、次のＡＤ変換のスタート起動をか
けるように制御される。外部の周辺ＬＳＩたとえばマイ
クロプロセッサは、ゲイン切替え、鳩再起動などの動作
に関与する必要はなく、すべてＡＤ変換器内蔵のハード
て実現されるので、高速化、マイクロプロセッサの効率
を上げることができる。ストローブ信号４６は各ビット
の論理値を決定するタイミングを与えるものである。
旦“゜１゛レベルになつたＧＡＩＮ．ＳＥＬ信号はＡＤ
変換の終りを示す変換エンド信号４８でリセットされる
。なお、ラッチを使つて次に変換スタート信号４３がく
るまてＧＡＩＮ．ＳＥ月言号を保持してもい。この場合
該信号４３がリセット信号となる。この実施例では基ネ
ＡＤ変換回路に対する修正量が少なく、ゲート数も比較
的少なくて済む。
変換の終りを示す変換エンド信号４８でリセットされる
。なお、ラッチを使つて次に変換スタート信号４３がく
るまてＧＡＩＮ．ＳＥ月言号を保持してもい。この場合
該信号４３がリセット信号となる。この実施例では基ネ
ＡＤ変換回路に対する修正量が少なく、ゲート数も比較
的少なくて済む。
さらにデータに重みビットを付けることによよりデータ
のソフトウェア処理が楽になる。（＊）プログラマブル
Ｓ／Ｈでは、サンプルとホールドのタイミングを切替え
るための信号としてＧＡＩＮ．ＳＥレ言号を使うことが
できる。
のソフトウェア処理が楽になる。（＊）プログラマブル
Ｓ／Ｈでは、サンプルとホールドのタイミングを切替え
るための信号としてＧＡＩＮ．ＳＥレ言号を使うことが
できる。
また、以上の説明ではリアルタイムで増幅器のゲイン切
替え制御を行なうように述べたが、本プログラマブルＳ
／Ｈモードと通常モードを使つて、ＡＤ変換器の応用に
よつて決る入力信号レンジに応じて固定的にゲインを設
定するのに使うこともてきる。なお、５１で示される部
分をハイブリットＩＣ化またはＬＳＩ化すれば、システ
ムの部品点数を削減できる。
替え制御を行なうように述べたが、本プログラマブルＳ
／Ｈモードと通常モードを使つて、ＡＤ変換器の応用に
よつて決る入力信号レンジに応じて固定的にゲインを設
定するのに使うこともてきる。なお、５１で示される部
分をハイブリットＩＣ化またはＬＳＩ化すれば、システ
ムの部品点数を削減できる。
第７図は本発明の他の実施例を示すものて、第４図と異
なるのはラッチレジスタ３７にマルチプレクサ１のチャ
ンネルアドレスのデータ３ビット、変換スタートビット
１ビットを追加した点およびアドレスデコーダ６０を設
けた点である。
なるのはラッチレジスタ３７にマルチプレクサ１のチャ
ンネルアドレスのデータ３ビット、変換スタートビット
１ビットを追加した点およびアドレスデコーダ６０を設
けた点である。
この場合変換スタート、マルチプレクサ１のチャネル選
択、ゲインセレクトモードの指定がラッチレジスタ３７
への一回のアクセスで済む。また、マルチプレクサのチ
ャネルごとにゲインセレクトモードを指定できる。なお
、ピン数に余裕があればゲインセレクトモード数だけ出
力ピン数を設け、それらの出力をデコーダ３５の出力で
制御して所望のＧＡＩＮ．ＳＥ月言号を得てもよい。第
８図，９図は第４図または第７図の実施例を使つてゲイ
ンプログラマブルな機能を実現して例である。
択、ゲインセレクトモードの指定がラッチレジスタ３７
への一回のアクセスで済む。また、マルチプレクサのチ
ャネルごとにゲインセレクトモードを指定できる。なお
、ピン数に余裕があればゲインセレクトモード数だけ出
力ピン数を設け、それらの出力をデコーダ３５の出力で
制御して所望のＧＡＩＮ．ＳＥ月言号を得てもよい。第
８図，９図は第４図または第７図の実施例を使つてゲイ
ンプログラマブルな機能を実現して例である。
第８図はオートゲインモードの応用例であり、オペアン
プ７０、抵抗７１，７２，Ｍ０Ｓなどでつくられるアナ
ログスイッチＳＷｌ，ＳＷ２それにインバータ４９から
成る。たとえば、抵抗７１は？Ω（イ）．１％精度）で
、抵抗７２は１ＫΩ〔０．１％精度）に選ばれる。通常
の場合（ＧＡＩＮ．ＳＥし君号＝′４０″）、オペアン
プ７０はゲインが１倍のバッファアンプとして動作する
。しかし、マルチプレクサ出力すなわち入力アナログ信
号のレベルがフルスケールの１１４より小さい場合、Ｓ
Ｗ２を閉じＳＷｌを開くのでゲインが４倍の増幅器とな
る。第９図の応用例は、オペアンプ７『，７『，コンデ
ンサ７３それにインバータ４９で構成されており、ＧＡ
ＩＮ．ＳＥＩＪ＠号をサンプルとホールドの切替タイミ
ングに使う例である。
プ７０、抵抗７１，７２，Ｍ０Ｓなどでつくられるアナ
ログスイッチＳＷｌ，ＳＷ２それにインバータ４９から
成る。たとえば、抵抗７１は？Ω（イ）．１％精度）で
、抵抗７２は１ＫΩ〔０．１％精度）に選ばれる。通常
の場合（ＧＡＩＮ．ＳＥし君号＝′４０″）、オペアン
プ７０はゲインが１倍のバッファアンプとして動作する
。しかし、マルチプレクサ出力すなわち入力アナログ信
号のレベルがフルスケールの１１４より小さい場合、Ｓ
Ｗ２を閉じＳＷｌを開くのでゲインが４倍の増幅器とな
る。第９図の応用例は、オペアンプ７『，７『，コンデ
ンサ７３それにインバータ４９で構成されており、ＧＡ
ＩＮ．ＳＥＩＪ＠号をサンプルとホールドの切替タイミ
ングに使う例である。
ラッチレジスタ３７にデータ（１，１）を書き込めば、
ＧＡＩＮ．ＳＥＬ信号＝゜“１゛となりＳＷ３を開き、
ホールドモード（（この時間内にＡＤ変換が完了する）
となる。（イ），０）を書き込めば、バツアアンプとし
て動作しサンプルモードになる。このように、ＡＤ変換
器５１内にオートゲイン機能を内蔵することにより、外
付け部品点数が少なくかつ簡単な構成になる。
ＧＡＩＮ．ＳＥＬ信号＝゜“１゛となりＳＷ３を開き、
ホールドモード（（この時間内にＡＤ変換が完了する）
となる。（イ），０）を書き込めば、バツアアンプとし
て動作しサンプルモードになる。このように、ＡＤ変換
器５１内にオートゲイン機能を内蔵することにより、外
付け部品点数が少なくかつ簡単な構成になる。
なお、ＡＤ変換器が本実施例のようにＤＡ変換部がラダ
ー抵抗で作られている場合は、アンプのゲインを変化さ
せずにＧＡＩＮ．ＳＥＩ，信号てレファレンス電圧１１
２Ｎに切換えてオートゲイン動作を行なわせることがで
きる。５ 本発明によれは、ゲインセレクト信号を発生
するハードウェアを内部に備えており、プ凸グラマブル
なオートゲイン機能がＡＤ変換器内部にハードウェアて
実現される。
ー抵抗で作られている場合は、アンプのゲインを変化さ
せずにＧＡＩＮ．ＳＥＩ，信号てレファレンス電圧１１
２Ｎに切換えてオートゲイン動作を行なわせることがで
きる。５ 本発明によれは、ゲインセレクト信号を発生
するハードウェアを内部に備えており、プ凸グラマブル
なオートゲイン機能がＡＤ変換器内部にハードウェアて
実現される。
そのため、ゲインセレクト信号を出力するまでの時間と
ソフトウェア処理Ｏ時間が大幅に短縮てき、高速ＡＤ変
換器を保持てきる。また、入力信号レベルに応じた種々
のオートゲインモードをバスを通してプログラムできる
。他方、油変換器の周辺コントロール回路すなわち外付
け部品点数が低減できるとともに簡単な構成になる効果
がある、最後に、本来のＡＤ変換器に少量のロジックを
追加するだけでオートゲイン機能が実現できるので小型
で、ＬＳＩチップ内に収納するのに好適である。図面の
簡単な説明第１図は従来例を説明するブロックダイアグ
ラム、第２図は従来例１の構成要素を説明する回路図、
第３図は従来例の動作原理を説明する図、第４図は本発
明の一実施例を示す回路図、第５図は第４図を補促説明
する路線図、第６図は第４図の動作説明用のタイムチャ
ート、第７図は本発明の他の実施例を示す回路図、第８
図，第９図は本発明の応用例を示す回路図である。
ソフトウェア処理Ｏ時間が大幅に短縮てき、高速ＡＤ変
換器を保持てきる。また、入力信号レベルに応じた種々
のオートゲインモードをバスを通してプログラムできる
。他方、油変換器の周辺コントロール回路すなわち外付
け部品点数が低減できるとともに簡単な構成になる効果
がある、最後に、本来のＡＤ変換器に少量のロジックを
追加するだけでオートゲイン機能が実現できるので小型
で、ＬＳＩチップ内に収納するのに好適である。図面の
簡単な説明第１図は従来例を説明するブロックダイアグ
ラム、第２図は従来例１の構成要素を説明する回路図、
第３図は従来例の動作原理を説明する図、第４図は本発
明の一実施例を示す回路図、第５図は第４図を補促説明
する路線図、第６図は第４図の動作説明用のタイムチャ
ート、第７図は本発明の他の実施例を示す回路図、第８
図，第９図は本発明の応用例を示す回路図である。
３４−１〜３４−６・・・・・・ノアゲート、３５・・
デコーダ、３６，３６″ ・・フリップフロップ、３７
・・・・・・レジスタ。
デコーダ、３６，３６″ ・・フリップフロップ、３７
・・・・・・レジスタ。
Claims (1)
- 【特許請求の範囲】 １ 入力アナログ号を増幅する増幅器のゲインを入力ア
ナログ信号レベルに応じて制御する機能を持つたアナロ
グ・ディジタル変換器において、外部処理装置からゲイ
ン情報を書込み可能なモード設定レジスタと、該モード
設定レジスタに書込まれたゲイン情報で決まる基準のア
ナログ信号レベルを発生させ、この基準のアナログ信号
レベルと入力アナログ信号レベルの大小関係に応じて増
幅器のゲインを切替える制御回路を有し、該制御回路は
、基準のアナログ信号レベルに対して入力アナログ信号
レベルが小さい場合ゲイン切替を行なわせるようにした
ことを特徴とするアナログ・ディジタル変換器。 ２ 特許請求の範囲第１項記載のアナログ・ディジタル
変換器は、逐次比較レジスタ手段と該逐次比較レジスタ
手段の出力データのディジタル値の対応するアナログ信
号を出力するディジタル・アナログ変換手段を含み、入
力アナログ信号のアナログ・ディジタル変換動作の開始
時、まず、該モード設定レジスタの設定データにより決
められたディジタル値を該逐次比較レジスタ手段に設定
し、この時の該ディジタル・アナログ変換手段の出力値
と入力アナログ信号レベルを比較し、この比較結果に応
じてゲイン切替えを行うか否かを決定するようにしたア
ナログ・ディジタル変換器。 ３ 特許請求の範囲第２項記載のアナログ・ディジタル
変換器において、該モード設定レジスタに書込まれたデ
ィジタルデータによつて判定されるべき逐次比較レジス
タ手段の上位のビット数を決定し、逐次比較動作中の該
上位ビットに対応するアナログ信号と入力アナログ信号
を比較し、その比較結果に応じて増幅器のゲインを切替
え、再度アナログ・ディジタル変換動作の起動をかける
か、そのまま逐次比較動作を継続させるかの制御を行う
ようにしたアナログ・ディジタル変換器。 ４ 特許請求の範囲第１項〜第３項記載のアナログ・デ
ィジタル変換器において、変換されたディジタルデータ
は、何倍のゲインモードでアナログ・ディジタル変換動
作が行なわれるかを表わすフラグビットを有するアナロ
グ・ディジタル変換器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007910A JPS6059772B2 (ja) | 1979-01-26 | 1979-01-26 | アナログ・デイジタル変換器 |
| DE3002742A DE3002742C2 (de) | 1979-01-26 | 1980-01-25 | Einrichtung zum Umsetzen eines Analogsignals in ein Digitalsignal |
| US06/437,303 US4527148A (en) | 1979-01-26 | 1982-10-28 | Analog-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54007910A JPS6059772B2 (ja) | 1979-01-26 | 1979-01-26 | アナログ・デイジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55100740A JPS55100740A (en) | 1980-07-31 |
| JPS6059772B2 true JPS6059772B2 (ja) | 1985-12-26 |
Family
ID=11678690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54007910A Expired JPS6059772B2 (ja) | 1979-01-26 | 1979-01-26 | アナログ・デイジタル変換器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4527148A (ja) |
| JP (1) | JPS6059772B2 (ja) |
| DE (1) | DE3002742C2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658383A (en) * | 1982-08-23 | 1987-04-14 | Halliburton Company | Automatic gain control of digitized full trace acoustic signal in a borehole |
| US4610006A (en) * | 1983-12-12 | 1986-09-02 | Halliburton Company | Automatic control system for acoustic logging |
| US4725950A (en) * | 1985-06-19 | 1988-02-16 | Syntrak, Inc. | Marine seismic signal processor with D.C. offset compensation method |
| US4736204A (en) * | 1985-09-09 | 1988-04-05 | Nl Industries, Inc. | Method and apparatus for communicating with downhole measurement-while-drilling equipment when said equipment is on the surface |
| US4755951A (en) * | 1986-03-03 | 1988-07-05 | Tektronix, Inc. | Method and apparatus for digitizing a waveform |
| GB2190555B (en) * | 1986-05-03 | 1990-03-28 | Burr Brown Ltd | Surface mounted single package data acquisition system |
| US4823129A (en) * | 1987-02-24 | 1989-04-18 | Bison Instruments, Inc. | Analog-to-digital converter |
| US4777470A (en) * | 1987-09-28 | 1988-10-11 | Burr-Brown Corporation | High speed successive approximation register in analog-to-digital converter |
| US4851838A (en) * | 1987-12-18 | 1989-07-25 | Vtc Incorporated | Single chip successive approximation analog-to-digital converter with trimmable and controllable digital-to-analog converter |
| US5377248A (en) * | 1988-11-29 | 1994-12-27 | Brooks; David R. | Successive-approximation register |
| DE3901399A1 (de) * | 1989-01-19 | 1990-08-02 | Messerschmitt Boelkow Blohm | Anordnung zur umsetzung analoger signale in digitale |
| US5127965A (en) * | 1990-07-17 | 1992-07-07 | Nkk Corporation | Fe-ni alloy sheet for shadow mask and method for manufacturing same |
| JP2596210B2 (ja) * | 1990-10-31 | 1997-04-02 | 日本鋼管株式会社 | 焼鈍時の密着焼付き防止法、ガス放散性に優れたシャドウマスク用Ｆｅ―Ｎｉ合金およびその製造法 |
| US5272627A (en) * | 1991-03-27 | 1993-12-21 | Gulton Industries, Inc. | Data converter for CT data acquisition system |
| JP2804402B2 (ja) * | 1992-03-06 | 1998-09-24 | 三菱電機株式会社 | アナログデジタル変換装置 |
| US6198313B1 (en) * | 1998-05-20 | 2001-03-06 | Analog Devices Inc | Infinite sample-and-hold circuit |
| US6828828B2 (en) * | 2001-08-03 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Dynamic control of switching reference voltage |
| US9077371B2 (en) * | 2012-10-31 | 2015-07-07 | Qualcomm Incorporated | Methods and apparatus for a successive approximation register analog-to-digital converter |
| RU2642133C1 (ru) * | 2016-11-23 | 2018-01-24 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Новосибирский Государственный Технический Университет" | Двухканальный аналого-цифровой преобразователь |
| US11558065B2 (en) * | 2021-01-26 | 2023-01-17 | Nxp B.V. | Reconfigurable analog to digital converter (ADC) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH464290A (de) * | 1967-09-26 | 1968-10-31 | Siemens Ag Albis | Verfahren und Einrichtung zur Codierung von pulsamplitudenmodulierten Signalen in Puls-Code-Modulationsanlagen |
| US3699325A (en) * | 1969-10-09 | 1972-10-17 | Shell Oil Co | Time-shared instantaneous gain-ranging amplifier |
| US3646448A (en) * | 1970-02-16 | 1972-02-29 | Datamax Corp | Quadrature injection control circuit |
| US3685047A (en) * | 1970-07-31 | 1972-08-15 | Sds Data Systems Inc | Seismic amplifiers |
| US3798637A (en) * | 1971-06-14 | 1974-03-19 | Krone Gmbh | Pcm coder with compression characteristic |
| US4016557A (en) * | 1975-05-08 | 1977-04-05 | Westinghouse Electric Corporation | Automatic gain controlled amplifier apparatus |
| US4121055A (en) * | 1977-06-06 | 1978-10-17 | Microcom Corporation | Integrated programmable commutation and signal conditioning circuit |
| US4366469A (en) * | 1980-09-22 | 1982-12-28 | Ilc Data Device Corporation | Companding analog to digital converter |
-
1979
- 1979-01-26 JP JP54007910A patent/JPS6059772B2/ja not_active Expired
-
1980
- 1980-01-25 DE DE3002742A patent/DE3002742C2/de not_active Expired
-
1982
- 1982-10-28 US US06/437,303 patent/US4527148A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3002742A1 (de) | 1980-07-31 |
| US4527148A (en) | 1985-07-02 |
| JPS55100740A (en) | 1980-07-31 |
| DE3002742C2 (de) | 1985-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6059772B2 (ja) | アナログ・デイジタル変換器 | |
| KR0155585B1 (ko) | 프로그램가능 비-휘발성 아날로그 전압원 장치 및 방법 | |
| JP2566205B2 (ja) | アナログ−デイジタル変換器 | |
| KR900011161A (ko) | 연속비교형태 아날로그-디지탈 변환기 | |
| JPH1198014A (ja) | Ａ／ｄ変換回路 | |
| US4885581A (en) | Digital-to-analog converter circuit | |
| JP2566206B2 (ja) | 逐次近似レジスタ | |
| US6094154A (en) | Analog-to-digital converter | |
| US7477173B2 (en) | Combined AD/DA converting apparatus | |
| JPS6259492B2 (ja) | ||
| JPS5986328A (ja) | アナログ／デジタルコンバ−タ | |
| US20040189504A1 (en) | Semi-flash A/D converter with minimal comparator count | |
| JPS5927624A (ja) | 論理変更可能な集積回路 | |
| JPH0526372B2 (ja) | ||
| JP2652722B2 (ja) | アナログ―デジタル変換装置 | |
| RU2204884C1 (ru) | Аналого-цифровой преобразователь | |
| JPH09289450A (ja) | Ｄａコンバータ | |
| JPS6314497Y2 (ja) | ||
| JPH07115365A (ja) | 半導体回路装置 | |
| JP2715656B2 (ja) | アナログ・デジタル変換器 | |
| JP3647277B2 (ja) | デジタル・アナログ変換装置 | |
| JPH0612502A (ja) | Ａ／ｄ変換回路内蔵マイクロコンピュータ | |
| SU1236489A1 (ru) | Устройство дл управлени пам тью | |
| JP3309458B2 (ja) | 記憶装置 | |
| JPS61182331A (ja) | アナログデイジタル変換器 |