JPS6059832B2 - 三相インバ−タの負荷電流しや断回路 - Google Patents
三相インバ−タの負荷電流しや断回路Info
- Publication number
- JPS6059832B2 JPS6059832B2 JP51029458A JP2945876A JPS6059832B2 JP S6059832 B2 JPS6059832 B2 JP S6059832B2 JP 51029458 A JP51029458 A JP 51029458A JP 2945876 A JP2945876 A JP 2945876A JP S6059832 B2 JPS6059832 B2 JP S6059832B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- signal
- main
- thyristors
- main thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は三相インバータの負荷電力供給用主サイリスタ
に流れる電流を転流用補助サイリスタのゲート制御にて
しや断しインバータを停止させる回路に関するものであ
る。
に流れる電流を転流用補助サイリスタのゲート制御にて
しや断しインバータを停止させる回路に関するものであ
る。
従来のこの種の回路はサイリスタの点弧信号を全て一括
するとともに転流用補助サイリスタの点弧信号を継続し
て与えることによつてなされている。
するとともに転流用補助サイリスタの点弧信号を継続し
て与えることによつてなされている。
従つて、負荷短絡等の異常状態に関連して得られるイン
バータ停止用信号が与えられて負荷担持用土サイリスタ
のゲート信号力化や断されたとしても特に負荷力率が遅
れの場合、負荷電流は瞬時にはしや断されることなく、
継続して流れ、これは当該主サイリスタに対応する転流
用補助サイリスタが点弧するに至るまで、即ち最長１１
３サイクルに相当する時間に及ふものであつた。このよ
・うに遅れ電流が主サイリスタを通じて負荷に流れると
、電流の大きさによつては転流エネルギーが不足し転流
失敗を起し、ひいてはサイリスタの損傷、負荷の焼損と
いつた不測の事故を生ずるおそれがあつた。本発明の目
的はインバータ停止用ゲートしや断信号を受けた際に主
サイリスタのゲート信号を全てしや断するとともに負荷
電流を担持している主サイリスタの転流用補助サイリス
タを導通させる手段により主サイリスタの確実なる転流
を行い、主サイリスタ乃至負荷の過電流を流すことなく
確実に保護することにある。
バータ停止用信号が与えられて負荷担持用土サイリスタ
のゲート信号力化や断されたとしても特に負荷力率が遅
れの場合、負荷電流は瞬時にはしや断されることなく、
継続して流れ、これは当該主サイリスタに対応する転流
用補助サイリスタが点弧するに至るまで、即ち最長１１
３サイクルに相当する時間に及ふものであつた。このよ
・うに遅れ電流が主サイリスタを通じて負荷に流れると
、電流の大きさによつては転流エネルギーが不足し転流
失敗を起し、ひいてはサイリスタの損傷、負荷の焼損と
いつた不測の事故を生ずるおそれがあつた。本発明の目
的はインバータ停止用ゲートしや断信号を受けた際に主
サイリスタのゲート信号を全てしや断するとともに負荷
電流を担持している主サイリスタの転流用補助サイリス
タを導通させる手段により主サイリスタの確実なる転流
を行い、主サイリスタ乃至負荷の過電流を流すことなく
確実に保護することにある。
以下、図示する実施例について具体的に説明する。
第１図は本発明を実施するための補助インパルス転流形
インバータ回路を示し、第２図は本発明の実施例を示す
回路図、第３図は本発明の作用を説明Ｔるためのタイム
チャートである。まず、第１図において、Ｅは直流電源
で、交流電源に対しサイリスタを含むコンバータの出力
にて得られる。１〜６負荷担持用主サイリスタでサイリ
スタ１，牡て１相分の１つのアームを構成し、上記直流
電源Ｅに対し順方向に接続されている。
インバータ回路を示し、第２図は本発明の実施例を示す
回路図、第３図は本発明の作用を説明Ｔるためのタイム
チャートである。まず、第１図において、Ｅは直流電源
で、交流電源に対しサイリスタを含むコンバータの出力
にて得られる。１〜６負荷担持用主サイリスタでサイリ
スタ１，牡て１相分の１つのアームを構成し、上記直流
電源Ｅに対し順方向に接続されている。
他の２相についてもそれぞれサイリスタ２，５、サイリ
スタ３，６が一対をなしてアームを構成し、上記サイリ
スタ１，４からなるサイリスタアームと同様直流電源Ｅ
に接続される。１Ａ〜６Ａは転流補助用サイリスタで、
サイリスタ１Ａ，４Ａ１サイリスタ２Ａ，５Ａ１及びサ
イリスタ３Ａ，６Ａがそれぞれサイリスタアームを構成
し、上記直流電源Ｅに順方向に接続されている。
スタ３，６が一対をなしてアームを構成し、上記サイリ
スタ１，４からなるサイリスタアームと同様直流電源Ｅ
に接続される。１Ａ〜６Ａは転流補助用サイリスタで、
サイリスタ１Ａ，４Ａ１サイリスタ２Ａ，５Ａ１及びサ
イリスタ３Ａ，６Ａがそれぞれサイリスタアームを構成
し、上記直流電源Ｅに順方向に接続されている。
Ｃ１〜Ｃ３は転流用コンデンサ、Ｌ１〜Ｌは転流用リア
クトルで、各相について１個ずつが直列接続されたうえ
、各相の主サイリスタ及び転流用補助サイリスタの各ア
ームのサイリスタ接続点間に第１図に示す通りに接続さ
れる。Ｄ１〜Ｄ６は帰還ダイオードで、それぞれ主サイ
リスタ１〜６に逆並列接続される。Ｌは負荷で、主サイ
リスタ１〜６で構成される各相アームのサイリスタ接続
点に接続され−る。次に上記主サイリスタ１〜６及び転
流用補助サイリスタ１Ａ〜６Ａに与える第２図示のゲー
ト制御回路を第３図を参照して説明すると、まず７は発
振器で、パルス分配器８に信号を供給する。そこで当該
パルス分配器８からは１２の信号が作られこれらの各信
号が各別の増幅器１Ｘ〜６Ｘ１及び増幅器１ＡＸ〜６Ａ
Ｘを介してそれぞれ主サイリスタ１〜６の各ゲート１ｇ
〜６ｇ及び転流用補助サイリスタ１Ａｇ〜６Ａｇに供給
される。この各ゲート１ｇ〜６ｇ，１Ａｇ〜６Ａｇに与
えられる信号は第３図に示す通りで、このような手段は
当業者にとつて慣用されている周知のことである。なお
、増幅器１Ｘ〜６Ｘは各もう一個の入力端子１ｙ〜６ｙ
に加わる信号によつて出力をしや断する作用をなし、（
このような作用は入力端子１ｙ〜６ｙに加えられる信号
によりトランジスタを導通させ、出力レベルをＯにする
等によつて簡単に行うことがてきる。）増幅器１ＡＸ〜
６ＡＸは各もう一個の入力端子１Ａｙ〜６Ａｙに加えら
れる信号をも増幅して出力信号として転流用補助サイリ
スタ１Ａｇ〜６Ａｇに供給するように（これはオアゲー
トの働き）なつている。９は信号発生装置て負荷Ｌのレ
アーシヨート等によつて生ずる過電流を例えば変流器に
て検出し信号を発生するものである。
クトルで、各相について１個ずつが直列接続されたうえ
、各相の主サイリスタ及び転流用補助サイリスタの各ア
ームのサイリスタ接続点間に第１図に示す通りに接続さ
れる。Ｄ１〜Ｄ６は帰還ダイオードで、それぞれ主サイ
リスタ１〜６に逆並列接続される。Ｌは負荷で、主サイ
リスタ１〜６で構成される各相アームのサイリスタ接続
点に接続され−る。次に上記主サイリスタ１〜６及び転
流用補助サイリスタ１Ａ〜６Ａに与える第２図示のゲー
ト制御回路を第３図を参照して説明すると、まず７は発
振器で、パルス分配器８に信号を供給する。そこで当該
パルス分配器８からは１２の信号が作られこれらの各信
号が各別の増幅器１Ｘ〜６Ｘ１及び増幅器１ＡＸ〜６Ａ
Ｘを介してそれぞれ主サイリスタ１〜６の各ゲート１ｇ
〜６ｇ及び転流用補助サイリスタ１Ａｇ〜６Ａｇに供給
される。この各ゲート１ｇ〜６ｇ，１Ａｇ〜６Ａｇに与
えられる信号は第３図に示す通りで、このような手段は
当業者にとつて慣用されている周知のことである。なお
、増幅器１Ｘ〜６Ｘは各もう一個の入力端子１ｙ〜６ｙ
に加わる信号によつて出力をしや断する作用をなし、（
このような作用は入力端子１ｙ〜６ｙに加えられる信号
によりトランジスタを導通させ、出力レベルをＯにする
等によつて簡単に行うことがてきる。）増幅器１ＡＸ〜
６ＡＸは各もう一個の入力端子１Ａｙ〜６Ａｙに加えら
れる信号をも増幅して出力信号として転流用補助サイリ
スタ１Ａｇ〜６Ａｇに供給するように（これはオアゲー
トの働き）なつている。９は信号発生装置て負荷Ｌのレ
アーシヨート等によつて生ずる過電流を例えば変流器に
て検出し信号を発生するものである。
そしてこの信号発生装置９からの信号は各増幅器１Ｘ〜
６Ｘの各入力端子１ｙ〜６ｙに同時に供給され、これと
同時にパルス発生器１０に与えパルス化する。１１は論
理回路で、上記パルス発生器１０からの信号を受けた時
点に応じて第３図Ｇに示すサイリスタ１Ａ〜６Ａに対応
する増幅器１ＡＸ〜６ＡＸの各入力端子１Ａｇ〜６Ａｇ
に信号を送るように構成されている。
６Ｘの各入力端子１ｙ〜６ｙに同時に供給され、これと
同時にパルス発生器１０に与えパルス化する。１１は論
理回路で、上記パルス発生器１０からの信号を受けた時
点に応じて第３図Ｇに示すサイリスタ１Ａ〜６Ａに対応
する増幅器１ＡＸ〜６ＡＸの各入力端子１Ａｇ〜６Ａｇ
に信号を送るように構成されている。
このような論理回路の構成はパルス分配器からの信号を
受け、例えば主サイリスタ１〜６に与えるゲート信号の
立上り点を利用することにより簡単に構成することがで
きる。このように論理回路の出力信号は上記増幅器１Ａ
Ｘ〜６ＡＸの入力端子１Ａｙ〜６Ａｙの第３図Ｇに規制
されるサイリスタ１Ａ〜６Ａに対応するいずれかに供給
される。なお、この論理回路１１の具体的構成は第３図
を基に当業者において容易に想到し得るものであるが例
えは第４図に示すアンドゲートＫ１〜Ｋ６を各増幅器１
ＡＸ〜６Ａｘの入力端子１Ａｙ〜６Ａｙ１パルス分配器
８から各増幅器１ｘ〜６ｘへ送られる出力端子１Ｇ〜６
Ｇ及びパルス発生器１０との間に図示の接続にて得られ
る。上記構成において、第３図に示す信号が主サイリス
タ１〜６、補助サイリスタ１Ａ〜６Ａの各ゲート１ｇ〜
６ｇ，１Ａｇ〜６Ａｇに与えられると負荷Ｌには各ゲー
ト信号の周波数に規制された三相交流電力が供給される
。
受け、例えば主サイリスタ１〜６に与えるゲート信号の
立上り点を利用することにより簡単に構成することがで
きる。このように論理回路の出力信号は上記増幅器１Ａ
Ｘ〜６ＡＸの入力端子１Ａｙ〜６Ａｙの第３図Ｇに規制
されるサイリスタ１Ａ〜６Ａに対応するいずれかに供給
される。なお、この論理回路１１の具体的構成は第３図
を基に当業者において容易に想到し得るものであるが例
えは第４図に示すアンドゲートＫ１〜Ｋ６を各増幅器１
ＡＸ〜６Ａｘの入力端子１Ａｙ〜６Ａｙ１パルス分配器
８から各増幅器１ｘ〜６ｘへ送られる出力端子１Ｇ〜６
Ｇ及びパルス発生器１０との間に図示の接続にて得られ
る。上記構成において、第３図に示す信号が主サイリス
タ１〜６、補助サイリスタ１Ａ〜６Ａの各ゲート１ｇ〜
６ｇ，１Ａｇ〜６Ａｇに与えられると負荷Ｌには各ゲー
ト信号の周波数に規制された三相交流電力が供給される
。
このように負荷に三相交流電力が供給されている過程に
おいて、今時点ＴＯにおいて負荷がレアーシヨートを生
じ、これによ・つて負荷電流が急激に上昇し始めた場合
について考察するに、まず時点ｂにおいて信号発生装置
９から信号が発せられ増幅器１Ｘ〜６Ｘの各入力端子１
ｙ〜６ｙに供給され、これによつて時点ｂにおいて点弧
している主サイリスタ３，４，５の全門てのゲート信号
がしや断され、主サイリスタ３，４，５のうちサイリス
タ３が論理回路１１からの指令による転流用補助サイリ
スタ３Ａの点弧に伴つてコンデンサＣ３に蓄積されてい
るエネルギーが田共振作用で主サイリスタ３に逆バイア
スを）加えることにより当該主サイリスタは強制的にタ
ーンオフされる。これに伴つて負荷電流がしや断され他
の主サイリスタ４，５にも電流の流れる余地がなく、自
然にターンオフするに至る。この動作を従来の負荷電流
しや断回路と対比するに従来の回路では時点ＴＯにおい
て主サイリスタ３，４，５のゲートがしや断されるだけ
であるから特に遅れ負荷にあつては続流が主サイリスタ
３，４，５には依然として流れ続け、この現象はパルス
分配器８からサイリスタ３のゲート信号３ｇが供給され
る時点ｔ１まで接続する。従つて、時点ＴＯから時点ち
までの間に負荷のレアーシヨート等に伴い電流が異常に
増大する場合においては例え時点ｔ１においてＬＣ共振
回路が閉成されても転流エネルギーが不足し、転流不能
に至ることがある。このために負荷電流は一層の増加を
来し、ひいては主サイリスタ乃至負荷を再生不能に至ら
しめるおそれがあつた。この点本発明の回路においては
時点ＴＯて瞬時に負荷電流をしや断できるため負荷電流
の異常な増加をもたらす余地がなく、インバータの主サ
イリスタ及び負荷の損傷を未然に防止できる。なお、信
号発生器９からの信号発生時点に応じて論理回路１１か
らの信号によつて点弧される転流補助用サイリスタが第
３図Ｇのように規制しているから、転流用補助サイリス
タ同志のアーム短絡は生じ得ない。
おいて、今時点ＴＯにおいて負荷がレアーシヨートを生
じ、これによ・つて負荷電流が急激に上昇し始めた場合
について考察するに、まず時点ｂにおいて信号発生装置
９から信号が発せられ増幅器１Ｘ〜６Ｘの各入力端子１
ｙ〜６ｙに供給され、これによつて時点ｂにおいて点弧
している主サイリスタ３，４，５の全門てのゲート信号
がしや断され、主サイリスタ３，４，５のうちサイリス
タ３が論理回路１１からの指令による転流用補助サイリ
スタ３Ａの点弧に伴つてコンデンサＣ３に蓄積されてい
るエネルギーが田共振作用で主サイリスタ３に逆バイア
スを）加えることにより当該主サイリスタは強制的にタ
ーンオフされる。これに伴つて負荷電流がしや断され他
の主サイリスタ４，５にも電流の流れる余地がなく、自
然にターンオフするに至る。この動作を従来の負荷電流
しや断回路と対比するに従来の回路では時点ＴＯにおい
て主サイリスタ３，４，５のゲートがしや断されるだけ
であるから特に遅れ負荷にあつては続流が主サイリスタ
３，４，５には依然として流れ続け、この現象はパルス
分配器８からサイリスタ３のゲート信号３ｇが供給され
る時点ｔ１まで接続する。従つて、時点ＴＯから時点ち
までの間に負荷のレアーシヨート等に伴い電流が異常に
増大する場合においては例え時点ｔ１においてＬＣ共振
回路が閉成されても転流エネルギーが不足し、転流不能
に至ることがある。このために負荷電流は一層の増加を
来し、ひいては主サイリスタ乃至負荷を再生不能に至ら
しめるおそれがあつた。この点本発明の回路においては
時点ＴＯて瞬時に負荷電流をしや断できるため負荷電流
の異常な増加をもたらす余地がなく、インバータの主サ
イリスタ及び負荷の損傷を未然に防止できる。なお、信
号発生器９からの信号発生時点に応じて論理回路１１か
らの信号によつて点弧される転流補助用サイリスタが第
３図Ｇのように規制しているから、転流用補助サイリス
タ同志のアーム短絡は生じ得ない。
このことは１つのアームを構成する２個の転流用補助サ
イリスタ、例えはサイリスタ２Ａ及びサイリスタ５Ａの
点弧関係は少なくとも６００Ｃ（インバータ１サイクル
を３６０℃として）の間隔を有し、先に点弧したサイリ
スタ２Ａ又は５Ａが充分阻止能力を回復した後もう一方
のサイリスタ５Ａ又は２Ａが点弧することから明らかで
ある。以上述べたように本発明に係る三相インバータの
負荷電流しや断回路はパルス分配器から主サイリスタ及
び転流用補助サイリスタにゲート信号を送り、負荷のレ
アーシヨート等の異常状態に伴つて信号を供給する信号
発生器からの信号によつて主サイリスタのゲート信号の
みをしや断するようにした回路において、上記信号発生
器からの信号をパルス化するパルス発生器及び当該パル
ス発生器からの信号を受け、転流用補助サイリスタのア
ム短絡を防止する範囲に６０℃ずつの幅を有して信号を
与える転流用補助サイリスタを規制する論理回路を備え
るようにしたものである。
イリスタ、例えはサイリスタ２Ａ及びサイリスタ５Ａの
点弧関係は少なくとも６００Ｃ（インバータ１サイクル
を３６０℃として）の間隔を有し、先に点弧したサイリ
スタ２Ａ又は５Ａが充分阻止能力を回復した後もう一方
のサイリスタ５Ａ又は２Ａが点弧することから明らかで
ある。以上述べたように本発明に係る三相インバータの
負荷電流しや断回路はパルス分配器から主サイリスタ及
び転流用補助サイリスタにゲート信号を送り、負荷のレ
アーシヨート等の異常状態に伴つて信号を供給する信号
発生器からの信号によつて主サイリスタのゲート信号の
みをしや断するようにした回路において、上記信号発生
器からの信号をパルス化するパルス発生器及び当該パル
ス発生器からの信号を受け、転流用補助サイリスタのア
ム短絡を防止する範囲に６０℃ずつの幅を有して信号を
与える転流用補助サイリスタを規制する論理回路を備え
るようにしたものである。
このような構成に基づいて信号発生器からインバータ停
止用信号が供給された際に主サイリスタのゲート信号し
や断はもとより瞬時に転流用補助サイリスタを点弧し主
サイリスタ中を流れる電源をも確実にしや断することが
でき、負荷のレアーシヨート等に際して負荷電流の異常
な増加に伴う転流失敗を確実に防止できる。さらに上記
インバータ停止用信号が信号発生器より供給されたとき
転流用補助サイリスタのアーム短絡が生じないように論
理回路”が構成されているのでインバータの動作周波数
の大小に拘わらす確実に負荷電流のしや断を行うことが
できる。
止用信号が供給された際に主サイリスタのゲート信号し
や断はもとより瞬時に転流用補助サイリスタを点弧し主
サイリスタ中を流れる電源をも確実にしや断することが
でき、負荷のレアーシヨート等に際して負荷電流の異常
な増加に伴う転流失敗を確実に防止できる。さらに上記
インバータ停止用信号が信号発生器より供給されたとき
転流用補助サイリスタのアーム短絡が生じないように論
理回路”が構成されているのでインバータの動作周波数
の大小に拘わらす確実に負荷電流のしや断を行うことが
できる。
第１図は補助インパルス転流形インバータの回路図、第
２図は本発明の実施例を示す回路図、第３図は動作を説
明するためのタイムチャート、第４図は論理回路図であ
る。 １〜６・・・・・・主サイリスタ、１Ａ〜６Ａ・・・・
・・転流用補助サイリスタ、７・・・・・・発振器、８
・・・・・・パルス・分配量、９・・・・・・信号発生
回路、１０・・・・・・パルス発生器、１１・・・・・
・論理回路。
２図は本発明の実施例を示す回路図、第３図は動作を説
明するためのタイムチャート、第４図は論理回路図であ
る。 １〜６・・・・・・主サイリスタ、１Ａ〜６Ａ・・・・
・・転流用補助サイリスタ、７・・・・・・発振器、８
・・・・・・パルス・分配量、９・・・・・・信号発生
回路、１０・・・・・・パルス発生器、１１・・・・・
・論理回路。
Claims (1)
- １ パルス分配器から主サイリスタ及び転流用補助サイ
リスタに順次ゲート信号を送る三相ブリッジ形インバー
タであつて、負荷の異常状態に伴つて信号を供給する信
号発生器からの信号によつて上記サイリスタ総てにゲー
トしや断信号を与えるようにした回路において、上記信
号発生器からの信号をパルス化するパルス発生器、及び
上記パルス発生器からの信号と、上記パルス分配器より
の主サイリスタ用ゲート信号とを受け、１つの主サイリ
スタの点弧開始時点からの次の点弧を担う主サイリスタ
の点弧開始時点までを順次区画し、各区画において入力
電源の＋側及び−側に接続される３個ずつの主サイリス
タ群のうち唯一個の主サイリスタのみが導通する側のサ
イリスタ群内の導通する主サイリスタに対応する転流用
補助サイリスタを特定し、上記信号発生回路からの信号
発生時点に前記特定された転流用補助サイリスタのゲー
ト回路のみを作動する論理回路を備えてなる三相インバ
ータの負荷電流しや断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51029458A JPS6059832B2 (ja) | 1976-03-17 | 1976-03-17 | 三相インバ−タの負荷電流しや断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51029458A JPS6059832B2 (ja) | 1976-03-17 | 1976-03-17 | 三相インバ−タの負荷電流しや断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52111623A JPS52111623A (en) | 1977-09-19 |
| JPS6059832B2 true JPS6059832B2 (ja) | 1985-12-26 |
Family
ID=12276651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51029458A Expired JPS6059832B2 (ja) | 1976-03-17 | 1976-03-17 | 三相インバ−タの負荷電流しや断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059832B2 (ja) |
-
1976
- 1976-03-17 JP JP51029458A patent/JPS6059832B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52111623A (en) | 1977-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773436B2 (ja) | エネルギ節約式のモ−タ制御装置 | |
| US4719558A (en) | High-frequency power supply output control device | |
| US3458796A (en) | Soft start circuit for power supply circuits | |
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| US4309751A (en) | Method and apparatus for controlling current type inverters | |
| US3694727A (en) | Inverter device | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| JPS6059832B2 (ja) | 三相インバ−タの負荷電流しや断回路 | |
| JPS6412176B2 (ja) | ||
| JPS6132915B2 (ja) | ||
| JP3016315B2 (ja) | ３値レベルインバータのパルス幅変調方法 | |
| SU445108A1 (ru) | Стабилизированный инвертор | |
| JPS6018174B2 (ja) | 無効電力供給装置 | |
| JPS61106031A (ja) | 電力変換装置の起動方法 | |
| JP2001186774A (ja) | コンバータのコンデンサ放電回路 | |
| JPS6231589B2 (ja) | ||
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| SU1577028A2 (ru) | Однофазный тиристорный инвертор напр жени | |
| JPS603637Y2 (ja) | サイリスタインバ−タの保護回路 | |
| SU1275707A1 (ru) | Способ управлени стабилизированным инвертором с дросселем в цепи переменного тока | |
| SU1129596A1 (ru) | Стабилизированный преобразователь посто нного напр жени в посто нное | |
| JPH0514715Y2 (ja) | ||
| JPS586391B2 (ja) | インバ−タソウチ | |
| SU1647768A1 (ru) | Зар дно-пусковое устройство | |
| SU479212A1 (ru) | Устройство дл регулировани возбуждени синхронного генератора |