JPS6059850A - 通話路バス切替方式 - Google Patents

通話路バス切替方式

Info

Publication number
JPS6059850A
JPS6059850A JP16780883A JP16780883A JPS6059850A JP S6059850 A JPS6059850 A JP S6059850A JP 16780883 A JP16780883 A JP 16780883A JP 16780883 A JP16780883 A JP 16780883A JP S6059850 A JPS6059850 A JP S6059850A
Authority
JP
Japan
Prior art keywords
processing unit
spsw204
hcp203
bus
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16780883A
Other languages
English (en)
Inventor
Toru Jinbo
神保 亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP16780883A priority Critical patent/JPS6059850A/ja
Publication of JPS6059850A publication Critical patent/JPS6059850A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は通話路バス切替方式、特に電子交換システムな
どの情報処理システムにおける中央処理装置の高性能処
理装置への通話路バス切替方式に関する。
電子交換処理システムなどの情報処理システムにおいて
は、各種サービスが運用期間中に更に高度化、多量化し
て来る傾向にあり、中央処理装置を更に高性能な処理装
置に置換する必要性が生じる。
従来、この種の置換方式は第1図に示すように中央処理
装置(CPと略す)102と高性能中央処理装置(HC
Pと略す)103 とに切替接続する切替スイッチA(
SWAと略丁ン104 と、擬似通話路系装置(PSP
と略す)106 をHCP103と接続する切替スイッ
チB (SWBと略す)105との2組の切替スイッチ
を有する方式である。
この方式においてはPSP106が必要であることおよ
び比較的情報線数の多い(約70不ン個所にSWB 1
05を必要とするため、ハードウェア量が大となる欠点
があった。
本発明の目的は切替スイッチに折り返しデータ返送機能
を付加することにより、上記欠点を除去し経済的な通話
路バス切替方式を提供することにある。
本発明によると既に設置されている第1の処理装置の通
話路バスと該第1の処理装置よりも処理能力の高い第2
の処理装置の通話路バスを切替える切替えスイッチと、
該切替えスイッチと連動し第1の処理装置が通話路系装
置と接続されている条件で第2の処理装置からの通話路
バスを介して送出されて来る同期信号を折り返して第2
の処理装置に確認信号として返送するためのゲートとを
含むことを特徴とする通話路バス切替方式が得られる。
次に図面を参照して本発明の実施例について説明する。
第2図は本発明の一実施例を示すブロック図である。5
PE201は通話路切替スイッチ(spswと略す)2
04を介してCP2O2とHCP203に接続される。
5PSW204を5PE201とCP2O2との間に挿
入した後において1通常の運用はS P 5W204内
の実線の接続で行われる。この運用時はHCP203が
オフラインであるのでオフラインモードとする。
このオフラインモードにおいてHCP203におけるソ
フトデバッグusPsW204中の折り返しループ21
0 f:、使って行われる。
@一時は通話路系装置を置換するわけではないので、こ
れらに関するプログラムはほとんど変更されていない。
しかし、デバッグを実施するに肖ってはこれらのプログ
ラムも動作させてみる必要がある。このオフラインデバ
ッグにおいては必ずしも通話路系装置は動作する必要は
なく、Hcp203よりのアクセスに応答すれにそれで
よく、返送データは特に制限しなくとも(alt”l”
あるいはall″O”)十分である。従って、この折り
返しループ210を使用してソフトデバッグが可能とな
る。
第2図中の通話路切替スイッチ204の一実施例を示す
回路図を第3図に示す。以下第3図により更に詳細に説
明する。通話路バスはCP2O2゜HCP203から5
PE201へ制御データを送出するアドレスバス(SP
ABと略す)330;331゜332と、逆に5PE2
01からCP2O2,HCP203へ状態信号を返すア
ンサバス(SPWBと略す)333,334.335と
からなっている。この通話路バスを切替えるための5P
SW204はケーブルレシーバ(CRと略す)310,
311゜312と、ケーブルドライバ(CDと略す)3
13゜314.315と切替のゲート320〜326と
から構成され、必要な情報ビット分(例えば35ビツト
)同様な回路で構成する。
オフラインモード時、切替指示信号(SSと略す)34
0は論理″1”信号でありANDゲート320.323
,325の3つのゲートが動作し、CP2O2よりの制
御信号は5PAB330.CR310、ANDグー)3
20.ORゲー)322.CD313および8PAB3
32を通過して5PE201に到達する。逆に5PE2
01よりのアンサ信号は5PWB333.CR312,
ANDゲー)323゜CD314およびS PWB 3
34を通過してCP2O2に到達する。これらの2つの
ルートはCP2O2と5PE201が接続され、通常の
情報処理動作をしていることを意味している。
一方、本発明の特徴であるオフラインモードにおけるH
CP203 の動作は、ANDゲート325の動作によ
り行われる。すなわち、HCP203よりの同期信号は
5PAB331 、CR311、おり返しループ350
(LOOPと略す)ANDゲート325゜ORゲート3
26.CD315およびS PWB 335を通過して
HCP203に確認信号として戻って来る。
なお返送データについてはatl″′1”あるいはal
l″′0”としたい場合対応データビットの瓜ゲート3
25の入力を設定することにより可能となる。また、返
送データに遅延を持たせる場合はLOOP350に遅延
回路を挿入することによりできる。
オンラインモードすなわちHCP203と5PE201
が接続されるモードにおいては88340が論理″lO
”信号であり、ANDゲート321と324の2つが動
作し、ループ3500機能は動作していない。
本発明は以上般明したように、通話路バス切替スイッチ
に折り返し用のゲートをもうけることにより、少ないハ
ードウェアでかつ高性能中央処理装置への置換をスムー
スに実施できる効果がある。
【図面の簡単な説明】
球キ 101.201・・・・・・通話路系装置、102゜2
02・・・・・・中央処理装置、103,203・・・
・・−高性能中央処理装置、104,108・・・・・
・切替スイッチ、106・・・・・・擬似通話路系装置
、204・・・・・・通話路切替スイッチ、210,3
50・・・・・・折り返しループ、310,311,3
12・・・・・・ケーブル・レシーバ、313,314
,315・・・・・・ケーブル・ドライバ、320.3
21.322.323 。 324.325,326・・・・・・ゲート類、330
゜331.332・・・・・・通話路アドレスバス、3
33゜334.335・・・・・・通話路アンサバス、
340・・・・・・切替指示信号。 ′(−レバ 最2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 既に設置されている第1の処理装置の通話路バスと該第
    1の処理装置よりも処理能力の高い第2の処理装置の通
    話路バスを切替える切替えスイッチと、該切替えスイッ
    チと連動し第1の処理装置が通話路系装置と接続されて
    いる条件で第2の処理装置からの通話路バスを介して送
    出されて来る同期信号を折り返して第2の処理装置に確
    認信号として返送するためのゲートとを含むことを特徴
    とする通話路バス切替方式。
JP16780883A 1983-09-12 1983-09-12 通話路バス切替方式 Pending JPS6059850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16780883A JPS6059850A (ja) 1983-09-12 1983-09-12 通話路バス切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16780883A JPS6059850A (ja) 1983-09-12 1983-09-12 通話路バス切替方式

Publications (1)

Publication Number Publication Date
JPS6059850A true JPS6059850A (ja) 1985-04-06

Family

ID=15856485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16780883A Pending JPS6059850A (ja) 1983-09-12 1983-09-12 通話路バス切替方式

Country Status (1)

Country Link
JP (1) JPS6059850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734085A (en) * 1985-09-04 1988-03-29 Bando Chemical Industries, Ltd. V belt

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734085A (en) * 1985-09-04 1988-03-29 Bando Chemical Industries, Ltd. V belt

Similar Documents

Publication Publication Date Title
US6584526B1 (en) Inserting bus inversion scheme in bus path without increased access latency
US4752924A (en) Ring packet switch
JPH0668041A (ja) コンピュータ・システム
JPS59132484A (ja) 最早使用決定lru用回路網
JPS6059850A (ja) 通話路バス切替方式
EP1683018B1 (en) Autonomic bus reconfiguration for fault conditions
JPS6235144B2 (ja)
KR970011438B1 (ko) 교환기의 버스 선택 장치
JPH0444136A (ja) メモリアクセス制御装置
JPS633346B2 (ja)
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치
JP3473746B2 (ja) データ送受信回路
JPS58149530A (ja) 共通バス制御方式
JPH05173876A (ja) 増設メモリボード
WO1988004807A2 (en) Remote services console for digital data processing system
JPS6398259A (ja) 伝送ル−ト切換装置
JPS5923677B2 (ja) 交換処理装置の二重化方式
KR100202991B1 (ko) 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로
JPH0561812A (ja) 情報処理システム
JPS5857843A (ja) デ−タ回線交換装置のチエツク方式
JPH04302333A (ja) データ処理装置
JPH0383124A (ja) シリアル入出力回路
JPH05165681A (ja) 状態履歴装置
JPS63232662A (ja) インタフエ−ス試験装置
KR19980077118A (ko) 다대다 경로 시스템의 단순 이중화시 데이터 절체장치