JPS6060743A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS6060743A
JPS6060743A JP58169653A JP16965383A JPS6060743A JP S6060743 A JPS6060743 A JP S6060743A JP 58169653 A JP58169653 A JP 58169653A JP 16965383 A JP16965383 A JP 16965383A JP S6060743 A JPS6060743 A JP S6060743A
Authority
JP
Japan
Prior art keywords
frame
lead
lead frame
heat
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58169653A
Other languages
English (en)
Inventor
Koji Nose
幸之 野世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58169653A priority Critical patent/JPS6060743A/ja
Publication of JPS6060743A publication Critical patent/JPS6060743A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体パッケージに適用するリードフレーム
のインナーリード部の先端部もしくはグイアタッチメン
トの一部を含む部分にセラミックや耐熱有機物からなる
枠を有する構造のリードフレームである。
従来ｆ５の構成とその問題点 従来のリードフレームは、第１図の外観斜視図に示すよ
うに、リードフレーム１のダイアタッチメント部分２に
半導体チップ３を金−シリコン共晶、導電性ペースト、
錫−鉛ハンダ等の方法で固着していた。さらにこの半導
体チップ３は、チップ上のポンディングパッドと、リー
ドフレームのインナーリード部４を、金もしくはアルミ
ニウム細線（ワイヤー）５で接続することで半導体パン
ケージのアウターリード６と半導体チップ３間の電気的
接続を行っていた。
ところがチップ上ポンディングパッドとインナーリード
を接続する金もしくはアルミニラのリード線は細線であ
るために、径間の長いワイヤーを張った場合、第１にワ
イヤーボンディング中にワイヤーのループ形状が乱れて
、チップエッヂやダイアタッチメントのエッヂにワイヤ
ーの接触が生じたり、隣りのワイヤーとの間で接触が生
じ、組立規則に、過大な制約を与えるという問題があっ
た。また第２に、ワイヤーボンディング後に異常が生じ
てなくても、樹脂封止工程での樹脂注入の際に、樹脂注
入圧によってワイヤーが変形し、上述の接触不良が生じ
るという問題があった。
発明の目的 本発明は従来例にみられた上述の問題点を−挙に解消す
るとともに、一種類のリードフレームで広範囲のサイズ
の半導体チップを処理することの出来るリードフレーム
を提供せんとするものである０ 発明の構成 本発明は要約すると、リードフレームのチップ搭載側の
インナーリード先端部もしくは、ダイアタッチメントの
一部を含む部分に、セラミックもしくは耐熱性有機物か
らなる枠体を接着固定したもので、これにより径間の細
線の一部を支えることができ、上述の目的が確実に達成
される。
実施例の説明 以下、本発明を図面の実施例を参照して詳しくのべる。
第２図は本発明のリードフレームのインナーリード付近
の拡大斜視図である。
本発明のリードフレーム１のアウターリード部６とイン
ナーリード部４は従来のままである。しかし本発明では
、インナーリード４の先端部分に、セラミックもしくは
耐熱有機物でなる枠体７を設け、半導体チップ３をその
枠内に配し、ワイヤ〜５は、ダイアタッチメント２を囲
むように、耐熱接着剤８で固定された前記枠体７を越し
てワイヤボンドする。この枠体７の高さは、半導体チッ
プ３の厚みにより異るが、一般に４００〜５００μｍと
する。この枠体７の取り付けは、ダイボンド工程の前後
どちらでも良いが、高温条件を避ける場合は、ダイボン
ド工程後に取り付ける。この状態でワイヤーボンドを行
うが、この時ワイヤー６は、チップポンディングパッド
９からインナーリード４まで、枠体７越しに張る〇 こうすることでワイヤー５の、ダイアタッチメント部分
２のエッヂや、半導体チップ３のエッチへの接触不良が
解消される。すなわち、枠体７がショート防止の作用を
なす。
寸た、ダイアタッチメント２やインナーリード部４の一
部は、半導体チップ３の取９付は方法によって、表面の
メッキ材料に、金や銀を用い、リードフレーム１の材料
も、鉄系や銅系合金等を用いることが出来る。
発明の効果 本発明によれば、長径間ワイヤーが適用可能と々るため
、大きなダイアタッチメントのリードフレーム１種類で
同一外形の半導体パッケージ中に広範囲のサイズの半導
体チップが収納でき、工程標準化が図れる。さらに近年
の大電力半導体の開発に伴い、放熱性の良い半導体パッ
ケージ開発の要望が強く、このパッケージ開発を達成す
るために、通常封止樹脂中に混ぜられている充填剤の量
が増やされる。これによって樹脂注入時に生じる長径間
ワイヤーの変形を、本発明を適用することで解消できる
。
【図面の簡単な説明】
第１図は従来例斜視図、第２図は本発明実施例要部拡大
斜視図である。 １・・・・・・リードフレーム、２・・・・・・ダイア
タッチメント部分、３・・・・・・半導体チップ、４・
・・・・・インナーリード部、６・・・・・・細線（ワ
イヤー）６・・・・・・アウターリード、了・・・・・
・枠体、８・・・・・・接着剤、９・・・・・・ボンデ
ィングパヮド。

Claims (1)

    【特許請求の範囲】
  1. リードフレームのチップ搭載側のインナーリードの先端
    部もしくはグイアタッチメントの一部を含む部分に、セ
    ラミックもしくは耐熱有機物がら寿る枠体を接着固定し
    た構造のリードフレーム。
JP58169653A 1983-09-14 1983-09-14 リ−ドフレ−ム Pending JPS6060743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58169653A JPS6060743A (ja) 1983-09-14 1983-09-14 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58169653A JPS6060743A (ja) 1983-09-14 1983-09-14 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6060743A true JPS6060743A (ja) 1985-04-08

Family

ID=15890453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58169653A Pending JPS6060743A (ja) 1983-09-14 1983-09-14 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6060743A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287636A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置
JP2006027842A (ja) * 2004-07-16 2006-02-02 Fuji Xerox Co Ltd 給紙装置および画像形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287636A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置
JP2006027842A (ja) * 2004-07-16 2006-02-02 Fuji Xerox Co Ltd 給紙装置および画像形成装置

Similar Documents

Publication Publication Date Title
JP2569939B2 (ja) 樹脂封止型半導体装置
KR100674548B1 (ko) 반도체 장치
JP2002299540A (ja) 半導体装置およびその製造方法
JP3663295B2 (ja) チップスケールパッケージ
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0455341B2 (ja)
JPS60167454A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS61236130A (ja) 半導体装置
JPS6060743A (ja) リ−ドフレ−ム
JPS63174347A (ja) リ−ドフレ−ム
JP2788011B2 (ja) 半導体集積回路装置
JPS63293963A (ja) 樹脂封止型半導体装置
JPH05211250A (ja) 樹脂封止型半導体装置
JP4651218B2 (ja) 半導体装置の製造方法
JPH01209751A (ja) リードフレーム
KR200295664Y1 (ko) 적층형반도체패키지
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JPH07202067A (ja) ヒートシンク付ピングリッドアレイ
JP2004200719A (ja) 半導体装置
JPH01231333A (ja) 半導体装置の製造方法
JPS6060745A (ja) リ−ドフレ−ム
JPH0214558A (ja) 半導体集積回路装置
KR100460072B1 (ko) 반도체패키지