JPH0287636A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0287636A
JPH0287636A JP63241413A JP24141388A JPH0287636A JP H0287636 A JPH0287636 A JP H0287636A JP 63241413 A JP63241413 A JP 63241413A JP 24141388 A JP24141388 A JP 24141388A JP H0287636 A JPH0287636 A JP H0287636A
Authority
JP
Japan
Prior art keywords
wire
bonding
semiconductor element
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63241413A
Other languages
English (en)
Inventor
Chikayuki Kato
加藤　周幸
Seiichi Nishino
西野　誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63241413A priority Critical patent/JPH0287636A/ja
Publication of JPH0287636A publication Critical patent/JPH0287636A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係シ、特にボンディング部のワイ
ヤー保持を目的としたパッケージの構造に関する。
〔従来の技術〕
従来のこの種の半導体装置は、ワイヤー長が長くなった
り、ボンディングリードの幅が狭くなったりすると、ワ
イヤータレやワイヤーカール等の事故が発生し、ボンデ
ィング不良が多発する。これを防止するためにはバ、ケ
ージ設計上制限を設け、チップサイズに合わせたパッケ
ージを作製しなければならない。
〔発明が解決しようとする課題〕
前述した従来の半導体装置は、ボンディングワイヤー長
が長くなるとワイヤータレやワイヤーカール等が発生し
、ボンディングワイヤーが半導体素子の接続点以外の部
分に接触して、ショートしたり、隣りのワイヤーに接触
してショートしたりするというボンディング不良が発生
し、歩留シが低下するという欠点がある−０ゆえに、ワ
イヤー長を短かくしなければならない為、パッケージ設
計が制限され、多ビン化対応ができなくなる。
これらを対処する為にはチップサイズに応じて種々のパ
ッケージが心安となり、パッケージの種類が多くなると
いう欠点を有する。
本発明の目的は、前記欠点が解決され、ボンディングワ
イヤーの接触事故が発生しないようにした半導体装置を
提供することにある。
〔課題を解決するための手段〕
本発明の構成は、半導体素子上のパッドとリードとを電
気的に接続するボンディングワイヤを備えた半導体装置
において、前記ワイヤ下の前記リード上に電気的絶縁体
を設けたことを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体装置の内部を示
す上面図、第２図は第１図のＡ　−Ａ’線の断面図であ
る。これら図において、本実施例ではリードフレーム２
が厚さ０．２５　ｒｒｔｍの４２アロイからなる。リー
ドフレーム２先端のボンディングリード４には、金ワイ
ヤ−５との接合の為、０．３μｍ以上の金めつきを行な
っている。ボンディングリード４に囲まれた中央には、
８　ｒｒａｎ’乃至１３ｍｍ０のアイランド９があり、
その上面にアイランド９より、０．１　ｒｒｒｍ程度小
さい半導体素子１が銀ペースト６により取り付けである
。ワイヤ５は、半導体素子１上のパッドと、ボンディン
グリード４とを電気的に接続するものである。枠体３は
、チップサイズとアイランドサイズに合ったものを作成
する必要があるが、なるべく半導体素子１側にした方が
エッヂタッチ防止効果があるので、チップより１咽程大
きい内径であυ、幅は０．５　ｍにした。
又、高さは、マウントされた半導体素子１の高さ約０．
５圓よりＯ乃至０．４ｓｎ高くなる様につくり、５０μ
ｍ程度のエポキシ系樹脂で接着させる。
枠体３を入れる条件は、ワイヤー長が２．５叫を越える
ような長い場合が、タレの発生が７０％以上になる為、
特に有効である。枠体３の材料には、高純度で安価な接
着剤付きのボリイはド樹脂を使用する。
ここで、リードフレーム２の材料としては、リン青銅、
コバール、４２７０イ、銅合金の内から、選ばれること
が好ましい。尚、第１図、第２図では、トランスモール
ドする前の半導体装置が示されている。
本実施例において、工程や使用環境から使用する枠体３
又は角棒体７の材料は、１７５℃以上の耐熱性を有する
ものでかつ耐湿性等の信頼性もそこなわない材料を選択
する。本条件を満足するものとしてはポリイばド系樹脂
やＰＢＴ　（ポリブチレンテレフタレート）やＰＥＴ１
又は耐熱ガラエボの高純度品等がコスト面からも適して
いる。
第３図は本発明の第２の実施例の半導体装置の断面図で
ある。同図において、本実施例は、構造的には前記第１
の実施例と同様であるが、ここでは角棒体７を、セラｄ
２りにし、耐熱性が４５０℃以上のものを使用する。リ
ードフレーム２と角棒体７との接着には、鉛ホウ酸系の
低融点ガラス３００℃以上で溶かし、結晶化させ、接着
させる。
本実施例では４５０℃以上のＡｕ−８ｉ共共晶台による
半導体素子１のマウントが可能となり、前記第１の実施
例に劣らぬ効果がめった。
ここで、角棒体７としては、セラミックの他に、ガラス
やアルミニウムのアルマイト処理されたものであっても
よい。
尚、枠体３又は角棒体７は、絶縁物であり、電気的に全
く無害であり、かつパッケージ内に存在しても耐湿性が
耐熱性その他伯頼性に全く影響しない。
〔発明の効果〕
以上説明した様に、本発明は、半導体素子とパッケージ
とを電気的に接続するボンディングワイヤの下面に来る
様に、素子面又はパッケージ接線面より高い枠体又は角
棒体を取ジ付け、ボンディングを行なうことにより、ワ
イヤー長やボンディングリード幅の影響で発生するワイ
ヤータレやワイヤーカールの発生を無くすことができ、
ショート不良もなくなる為、多ビンパッケージの設計が
半導体素子の大きさに制限されず容易になり、ボンディ
ング工程での歩留９も飛障的に上昇する効果がある。ま
た、本発明は、キャビティサイズを太き目につくってお
けば、いくつものパッケージを作製する必要が無く、基
板コストも低減できる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の半導体装置のモールド
の前の状態を示す上面図、第２図は第１図の八−Ａ′線
に沿って切断して見た断面図、第３図は本発明の第２の
実施例の半導体装置のモールド前状態の断面図である。 １・・・・・・半導体素子、２・・・・・・リードフレ
ーム（−部分）、３・・・・・・枠体、４・・・・・・
ボンディングリード、５・・・・・・ボンディングワイ
ヤ、６・・・・・・銀ペースト、７・・・・・・角棒体
、８・・・・・・Ａｕ−８ｉ結合部、９・・・・・・ア
イランド。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 半導体素子上のパッドとリードとを電気的に接続するボ
    ンディングワイヤを備えた半導体装置において、前記ワ
    イヤ下の前記リード上に電気的絶縁体を設けたことを特
    徴とする半導体装置。
JP63241413A 1988-09-26 1988-09-26 半導体装置 Pending JPH0287636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63241413A JPH0287636A (ja) 1988-09-26 1988-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63241413A JPH0287636A (ja) 1988-09-26 1988-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0287636A true JPH0287636A (ja) 1990-03-28

Family

ID=17073921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63241413A Pending JPH0287636A (ja) 1988-09-26 1988-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0287636A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461471A (en) * 1977-10-25 1979-05-17 Nec Corp Semiconductor device
JPS6060743A (ja) * 1983-09-14 1985-04-08 Matsushita Electronics Corp リ−ドフレ−ム
JPH01124227A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461471A (en) * 1977-10-25 1979-05-17 Nec Corp Semiconductor device
JPS6060743A (ja) * 1983-09-14 1985-04-08 Matsushita Electronics Corp リ−ドフレ−ム
JPH01124227A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR940007649B1 (ko) 반도체 패키지
JPH0321047A (ja) カプセル封じされた半導体パツケージ
KR900005587A (ko) 반도체 디바이스 및 그 제작방법
JPH08148644A (ja) 樹脂封止型半導体装置
US5796162A (en) Frames locking method for packaging semiconductor chip
JPS60167454A (ja) 半導体装置
KR960005039B1 (ko) 수지밀봉형 반도체장치
JPH01161743A (ja) 半導体装置
JPS61236130A (ja) 半導体装置
JPH0287636A (ja) 半導体装置
JPH0546098B2 (ja)
JPH0817870A (ja) 半導体装置
JP2629853B2 (ja) 半導体装置
JPS62154769A (ja) 半導体装置
JPS6173344A (ja) 半導体装置
JPS61241953A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
WO1997027627A1 (en) Lead frame with circular lead tip layout and improved assembly
JPS6043660B2 (ja) 半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
JPS63137464A (ja) 半導体装置用リ−ドフレ−ム
JP2005109007A (ja) 半導体装置およびその製造方法
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
JPH01171251A (ja) ピングリッドアレーパッケージ
JPH02280366A (ja) 半導体装置
JPS583239A (ja) ボンデイング用ワイヤ−