JPS6061850A - コンピユ−タシステム - Google Patents
コンピユ−タシステムInfo
- Publication number
- JPS6061850A JPS6061850A JP59147705A JP14770584A JPS6061850A JP S6061850 A JPS6061850 A JP S6061850A JP 59147705 A JP59147705 A JP 59147705A JP 14770584 A JP14770584 A JP 14770584A JP S6061850 A JPS6061850 A JP S6061850A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wsc
- cpu
- message
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は主ホストコンピュータ、主ワークステーション
コントローラ、複数のワークステーション、副ホストコ
ンピュータ、及び副ワークステーションコントローラを
有する、可用性の高いコンピュータシステムに関する。
コントローラ、複数のワークステーション、副ホストコ
ンピュータ、及び副ワークステーションコントローラを
有する、可用性の高いコンピュータシステムに関する。
［従来技術］
米国特許第３３０３４７４号、第３５９３３０２号及び
第３８６４６７０号に示されるような従来技術は、共通
のハードウェアが動作を監視しコンピュータの１つに故
障を検知した場合に作動可能な別のコンピュータに切替
えるようにすることを意図している。
第３８６４６７０号に示されるような従来技術は、共通
のハードウェアが動作を監視しコンピュータの１つに故
障を検知した場合に作動可能な別のコンピュータに切替
えるようにすることを意図している。
［発明が解決しようとする問題点コ
従来は、共通のハードウェアがオペレーションを監視し
ており、従ってシステム全体としての可用性という点で
問題があった。
ており、従ってシステム全体としての可用性という点で
問題があった。
［問題点を解決するための手段］
本発明のコンピュータシステムは、主ホストコンピュー
タ、主ワークステーションコントローラ、複数のワーク
ステーション、副ホストコンピュータ、及び副ワークス
テーションコントローラで構成される。以下、ワークス
テーションコントローラを“ｗ ｓ ｃ ”と略記する
。
タ、主ワークステーションコントローラ、複数のワーク
ステーション、副ホストコンピュータ、及び副ワークス
テーションコントローラで構成される。以下、ワークス
テーションコントローラを“ｗ ｓ ｃ ”と略記する
。
主ＷＳＣは主ホストコンピュータ及び複数のワークステ
ーションに接続される。副ｗＳｃは副ホストコンピュー
タに接続され、また主ｗｓｃがポーリングできるような
形で複数のワークステーションに接続される。主ＷＳｃ
が故障すると（所定の期間内に主ＷＳＣが副ＷＳｃをポ
ーリングしない場合に副ＷＳＣによってこの故障が検知
される）、副ＷＳＣは自身の状態を切替えてワークステ
ーション全体に係るＷＳＣとして機能し、故障した主Ｗ
ＳＣのインピーダンス整合抵抗は終端抵抗として機能す
る。隣接するワークステーションへの主ＷＳＣ及び副Ｗ
ＳＣの接続は、１つのワークステーションと連続するワ
ークステーションとの接続に対して逆である。こうして
ラインインピーダンス整合抵抗は、ＷＳＣが主モード（
制御モード）にある場合は駆動抵抗として機能し、ＷＳ
Ｃが副モード（待機モード）にある場合はライン終端抵
抗として機能する。
ーションに接続される。副ｗＳｃは副ホストコンピュー
タに接続され、また主ｗｓｃがポーリングできるような
形で複数のワークステーションに接続される。主ＷＳｃ
が故障すると（所定の期間内に主ＷＳＣが副ＷＳｃをポ
ーリングしない場合に副ＷＳＣによってこの故障が検知
される）、副ＷＳＣは自身の状態を切替えてワークステ
ーション全体に係るＷＳＣとして機能し、故障した主Ｗ
ＳＣのインピーダンス整合抵抗は終端抵抗として機能す
る。隣接するワークステーションへの主ＷＳＣ及び副Ｗ
ＳＣの接続は、１つのワークステーションと連続するワ
ークステーションとの接続に対して逆である。こうして
ラインインピーダンス整合抵抗は、ＷＳＣが主モード（
制御モード）にある場合は駆動抵抗として機能し、ＷＳ
Ｃが副モード（待機モード）にある場合はライン終端抵
抗として機能する。
［実施例］
第１図は本発明に従ったコンピュータシステムの実施例
を表わすブロック図である。複数のワークステーション
５０がコンピュータ１０及び１００に接続されている。
を表わすブロック図である。複数のワークステーション
５０がコンピュータ１０及び１００に接続されている。
実施例のコンピュータ１０は主記憶装置１５及びＣＰＵ
（中央演算処理装置）２０を有する。同様に、コンピ
ュータ１００は主記憶装置１５０及びＣＰＵ２００を有
する。コンピュータが専用の主記憶装置を有するか否か
は、本発明にとっては重要ではない。コンピュータは。
（中央演算処理装置）２０を有する。同様に、コンピ
ュータ１００は主記憶装置１５０及びＣＰＵ２００を有
する。コンピュータが専用の主記憶装置を有するか否か
は、本発明にとっては重要ではない。コンピュータは。
よく知られた緊密結合配置において記憶装置を共有して
もよい。
もよい。
ＷＳｅ４０はＣＰＵ２０に接続され、ＷＳｅ４００はＣ
ＰＵ２００に接続される。コンピュータ１０及び１００
は、通信コントローラ６０及び６００を介して互いに通
信する。実施例ではＷＳｅ４０はワークステーション５
０を制御するための主ＷＳＣとして機能し、ＷＳｅ４０
０は待機ＷＳＣ即ち副ＷＳＣとして機能する。コンピュ
ータ１０及び１００はワークステーション５０に対して
それぞれ主ホストコンピュータ及び副ホストコンピュー
タとして機能する。
ＰＵ２００に接続される。コンピュータ１０及び１００
は、通信コントローラ６０及び６００を介して互いに通
信する。実施例ではＷＳｅ４０はワークステーション５
０を制御するための主ＷＳＣとして機能し、ＷＳｅ４０
０は待機ＷＳＣ即ち副ＷＳＣとして機能する。コンピュ
ータ１０及び１００はワークステーション５０に対して
それぞれ主ホストコンピュータ及び副ホストコンピュー
タとして機能する。
ＷＳｅ４０及び４００は通常の方式によりポーリングリ
ストを受け取る。ホストコンピュータ１０及び１００は
ポーリングリストをロードするための指令をＷＳｅ４０
及び４００に送る。それから指令に従ってＷＳｅ４０及
び４００はそれぞれ主記憶装置１５及び１５０からポー
リングリストを検索する。ＷＳｅ４０及び４００はポー
リングリストをそれぞれの記憶装置に記憶する。この詳
して後に説明する。ポーリングリストロード指令の中の
制御ビットの状態に従って、主モード及び副モードがセ
ットされる。ポーリングリストロード指令は、これらの
制御ビットを除いて他は同じである。
ストを受け取る。ホストコンピュータ１０及び１００は
ポーリングリストをロードするための指令をＷＳｅ４０
及び４００に送る。それから指令に従ってＷＳｅ４０及
び４００はそれぞれ主記憶装置１５及び１５０からポー
リングリストを検索する。ＷＳｅ４０及び４００はポー
リングリストをそれぞれの記憶装置に記憶する。この詳
して後に説明する。ポーリングリストロード指令の中の
制御ビットの状態に従って、主モード及び副モードがセ
ットされる。ポーリングリストロード指令は、これらの
制御ビットを除いて他は同じである。
ＷＳｅ４０及び４００は、ポーリングリストロード指令
の実行を終えると、ワークステーション５０のポーリン
グを開始するが、今の場合は活動ＷＳｅ２即ちＷＳｅ４
０のみがワークステーション５０のポーリングを行い、
さらに、それと同じやり方でＷＳｅ４００のポーリング
を行う。
の実行を終えると、ワークステーション５０のポーリン
グを開始するが、今の場合は活動ＷＳｅ２即ちＷＳｅ４
０のみがワークステーション５０のポーリングを行い、
さらに、それと同じやり方でＷＳｅ４００のポーリング
を行う。
ｗＳ Ｃ４００が活動化している場合もあるので、ＷＳ
ｅ４０はＣＰＵ２０からポーリングリストを受け取った
後、ポート１０１の活動状況を監視する。そのとき通常
は、ポート１０１は非活動状態（信号なし）である。ポ
ート１０１に信号がある場合、それは、ＷＳ Ｃ４００
が活動ＷＳＣとして作動しているか、または複数のワー
クステーション５０のうちの１つが作動不能であるか、
を示す。
ｅ４０はＣＰＵ２０からポーリングリストを受け取った
後、ポート１０１の活動状況を監視する。そのとき通常
は、ポート１０１は非活動状態（信号なし）である。ポ
ート１０１に信号がある場合、それは、ＷＳ Ｃ４００
が活動ＷＳＣとして作動しているか、または複数のワー
クステーション５０のうちの１つが作動不能であるか、
を示す。
ｍ ＣｒＡ Ａ １．− ）ス、ｒ＋−ｉ凸１ｆｆｉｌ
ｌｊｊｌｌ１士値ＲＡ図のブロック５０１に示されてい
る。ポート１０１が活動状態にあるか否かは次のブロッ
ク５０２で判断される。ポート１０１が活動状態ならば
、ＷＳＣ４０は、本質的に、ＷＳＣ４００によってポー
リングされており、従ってそれに対する応答として、Ｗ
ＳＣ４０が主ＷＳＣになりたいということを示すモード
切替要求を返送する（ブロック５０３）。ＷＳＣ４０は
それからポート１０１の監視を継続して、ポート１０１
が非活動状態になったかどうか（即ちＷＳＣ４００が副
モードになったかどうか）を判定する（ブロック５０４
）。
ｌｊｊｌｌ１士値ＲＡ図のブロック５０１に示されてい
る。ポート１０１が活動状態にあるか否かは次のブロッ
ク５０２で判断される。ポート１０１が活動状態ならば
、ＷＳＣ４０は、本質的に、ＷＳＣ４００によってポー
リングされており、従ってそれに対する応答として、Ｗ
ＳＣ４０が主ＷＳＣになりたいということを示すモード
切替要求を返送する（ブロック５０３）。ＷＳＣ４０は
それからポート１０１の監視を継続して、ポート１０１
が非活動状態になったかどうか（即ちＷＳＣ４００が副
モードになったかどうか）を判定する（ブロック５０４
）。
ＷＳＣ４００が副モードに切替わらず、ポート１０１が
活動状態にある場合は、ＷＳＣ４００がポート１０１を
ビジーにしているということを示すエラー状態がＷＳＣ
４０からホストのＣＰＵ２０に報告される（ブロック５
０５）。ＷＳＣ４０はポート１０１をポーリングリスト
から外してポート１０２及びポート１０３だけを残す（
ブロック５０６）。ポート１０２及びポート１０３は、
例えば、他のワークステーション群（図示せず）に接続
されている。
活動状態にある場合は、ＷＳＣ４００がポート１０１を
ビジーにしているということを示すエラー状態がＷＳＣ
４０からホストのＣＰＵ２０に報告される（ブロック５
０５）。ＷＳＣ４０はポート１０１をポーリングリスト
から外してポート１０２及びポート１０３だけを残す（
ブロック５０６）。ポート１０２及びポート１０３は、
例えば、他のワークステーション群（図示せず）に接続
されている。
ブロック５０４においてポート１０１が非活動状態にな
れば、ＷＳＣ４０はＷＳＣ４００を副ＷＳＣとしてポー
リングする（ブロック５１０）。
れば、ＷＳＣ４０はＷＳＣ４００を副ＷＳＣとしてポー
リングする（ブロック５１０）。
ＷＳＣ４０はそうしてＷＳＣ４００からの応答を調べる
（ブロック５１１）。ブロック５０２においてポート１
０１が活動状態でなかったと確定された場合にも、この
ブロック５１１に至る。ポートｌＯ１が活動状態でない
場合、ＷＳＣ４０がＷＳＣ４００をポーリングする（ブ
ロック５０８）。
（ブロック５１１）。ブロック５０２においてポート１
０１が活動状態でなかったと確定された場合にも、この
ブロック５１１に至る。ポートｌＯ１が活動状態でない
場合、ＷＳＣ４０がＷＳＣ４００をポーリングする（ブ
ロック５０８）。
ＷＳ Ｃ４００から応答があるか否かを検査しくブロッ
ク５０９）、応答があればその有効性を検査する（ブロ
ック５１１）。応答がなければ、ＷＳＣ４０は、そのこ
とをＣＰＵ２０に報告する（ブロック５３０）。ＷＳＣ
４００からの応答がなくても正常な場合がある。即ち、
ＷＳＣ４００が待機状態（副モード）に切替わる途中に
あって、まだ完全には切替っていない場合である。
ク５０９）、応答があればその有効性を検査する（ブロ
ック５１１）。応答がなければ、ＷＳＣ４０は、そのこ
とをＣＰＵ２０に報告する（ブロック５３０）。ＷＳＣ
４００からの応答がなくても正常な場合がある。即ち、
ＷＳＣ４００が待機状態（副モード）に切替わる途中に
あって、まだ完全には切替っていない場合である。
ブロック５３１はブロック５３２（結合子Ｃ）への戻り
をセットアツプする。ブロック５３２への戻りはＷＳＣ
４０によって決定される。ＷＳＣ器はワークステーショ
ン５０のポーリングまたはポート１０２，１０３のポー
リングのような他の作業を行うこともできる（ブロック
５０７）。ブロック５３２は、ＷＳＣ４０が副ＷＳ Ｃ
４００をポーリングしていることを表わしており、ブロ
ック５３３において、ＷＳＣ４００からの応答の有無を
検査している。ＷＳＣ４００から再び応答がなければ、
ブロック５３１に進む。ＷＳＣ４００から応答があれば
、ブロック５３４におし）で、その応答が電源投入（Ｐ
ＯＴ）応答であるかどうかを検査する。ＰＯＴ応答は、
ＷＳＣ４００が検知した最初のポーリングに対する応答
である。ブロック５３４において、応答がＰＯＴ応答以
外の応答であれば（例えばライン雑音状態を示す応答）
、ブロック５３１に進む。
をセットアツプする。ブロック５３２への戻りはＷＳＣ
４０によって決定される。ＷＳＣ器はワークステーショ
ン５０のポーリングまたはポート１０２，１０３のポー
リングのような他の作業を行うこともできる（ブロック
５０７）。ブロック５３２は、ＷＳＣ４０が副ＷＳ Ｃ
４００をポーリングしていることを表わしており、ブロ
ック５３３において、ＷＳＣ４００からの応答の有無を
検査している。ＷＳＣ４００から再び応答がなければ、
ブロック５３１に進む。ＷＳＣ４００から応答があれば
、ブロック５３４におし）で、その応答が電源投入（Ｐ
ＯＴ）応答であるかどうかを検査する。ＰＯＴ応答は、
ＷＳＣ４００が検知した最初のポーリングに対する応答
である。ブロック５３４において、応答がＰＯＴ応答以
外の応答であれば（例えばライン雑音状態を示す応答）
、ブロック５３１に進む。
応答がＰＯＴ応答ならば、ＷＳＣ，４０はその再試行カ
ウンタをリセットする（ブロック５３６）。
ウンタをリセットする（ブロック５３６）。
そうして、ＷＳＣ４０は、副ＷＳＣ４００がポーリング
に応答したことを表わすメツセージを、ＣＰＵ２０に送
る（ブロック５３７）。ＷＳＣ４０はこの段階で、副Ｗ
ＳＣ４００との良好なリンクを確立し、そうして、ブロ
ック５０７を介するＢ（第８ｂ図）への戻りをセットア
ツプする（ブロック５３８）。それが終ると、ＷＳＣ４
０は副ＷＳＣ４００を活動ワークステーションとしてポ
ーリングすることができるようになる。このポーリング
は、ＷＳＣ４０がＢに戻ったあとで行われる。
に応答したことを表わすメツセージを、ＣＰＵ２０に送
る（ブロック５３７）。ＷＳＣ４０はこの段階で、副Ｗ
ＳＣ４００との良好なリンクを確立し、そうして、ブロ
ック５０７を介するＢ（第８ｂ図）への戻りをセットア
ツプする（ブロック５３８）。それが終ると、ＷＳＣ４
０は副ＷＳＣ４００を活動ワークステーションとしてポ
ーリングすることができるようになる。このポーリング
は、ＷＳＣ４０がＢに戻ったあとで行われる。
ブロック５０９において、副ＷＳＣ４００から応答があ
った場合は、その応答が無効であったかどうかが判定さ
れる（ブロック５１１）。その応答が無効であったなら
、ＷＳＣ４０において再試行方リンクが増分される（ブ
ロック５１２）。ＷＳＣ４０の再試行カウンタはプログ
ラム可能なカウンタであり、所定の再試行回数がプログ
ラムされている。ブロック５１３において再試行カウン
タのオーバーフローが検査され、オーバーフローがなけ
れば、ブロック５１０に戻って副ＷＳＣ４００をさらに
ポーリングする。オーバーフローがあれば、ＷＳＣ４０
はそれをＣＰＵ２０に報告する（ブロック５１４）。こ
の報告は、ポーリングを所定回数繰返しても、副ＷＳＣ
４００からの応答が無効であることを示す。ＷＳＣ４０
はＷＳＣ４００のポーリングを停止してポーリングリス
トからそれを外す。
った場合は、その応答が無効であったかどうかが判定さ
れる（ブロック５１１）。その応答が無効であったなら
、ＷＳＣ４０において再試行方リンクが増分される（ブ
ロック５１２）。ＷＳＣ４０の再試行カウンタはプログ
ラム可能なカウンタであり、所定の再試行回数がプログ
ラムされている。ブロック５１３において再試行カウン
タのオーバーフローが検査され、オーバーフローがなけ
れば、ブロック５１０に戻って副ＷＳＣ４００をさらに
ポーリングする。オーバーフローがあれば、ＷＳＣ４０
はそれをＣＰＵ２０に報告する（ブロック５１４）。こ
の報告は、ポーリングを所定回数繰返しても、副ＷＳＣ
４００からの応答が無効であることを示す。ＷＳＣ４０
はＷＳＣ４００のポーリングを停止してポーリングリス
トからそれを外す。
ブロック５１１において、応答が有効であるか、または
、無効応答がない、と判定されれば、ブロック５１１へ
至る経路が２つあるのでブロック５１５において応答の
状態を検査する。応答がなければ、ＷＳＣ４０の再試行
カウンタが増分される（ブロック５１６）。ブロック５
１７はそのオーバーフローを検査する。再試行カウンタ
のオーバーフローがあれば、ＷＳＣ４０はそれをＣＰＵ
２０に報告する（ブロック５１８）。この報告のための
メツセージは、副ＷＳＣ４００がポーリングに応答しな
いということを示す。ＷＳＣ４０はそれからＣへの戻り
をセットアツプする。ブロック５１７において再試行カ
ウンタがオーバーフローしなければ、ｗｓｃ４ｏはＡへ
の戻りをセットアツプする（ブロック５１９）。
、無効応答がない、と判定されれば、ブロック５１１へ
至る経路が２つあるのでブロック５１５において応答の
状態を検査する。応答がなければ、ＷＳＣ４０の再試行
カウンタが増分される（ブロック５１６）。ブロック５
１７はそのオーバーフローを検査する。再試行カウンタ
のオーバーフローがあれば、ＷＳＣ４０はそれをＣＰＵ
２０に報告する（ブロック５１８）。この報告のための
メツセージは、副ＷＳＣ４００がポーリングに応答しな
いということを示す。ＷＳＣ４０はそれからＣへの戻り
をセットアツプする。ブロック５１７において再試行カ
ウンタがオーバーフローしなければ、ｗｓｃ４ｏはＡへ
の戻りをセットアツプする（ブロック５１９）。
ＷＳＣ４０は第８ｂ図のＢに戻ると、まず副ＷＳＣ４０
０をポーリングする（ブロック５４０）。
０をポーリングする（ブロック５４０）。
ここで、即ち副ＷＳＣ４００がＰＯＴ応答を返したこと
がわかった後で、副ＷＳＣ４００をポーリングすると、
副ＷＳ Ｃ４００による引継ぎが可能かどうかを調べる
ことができる。ブロック５４１は、副ＷＳＣ４００が適
切に応答しているかどうか、即ち正常であることを示す
リンクレベルポーリング（ＯＫ）応答を返しているかど
うかを検査する。副ＷＳＣ４００からＯＫ応答を受取る
と、ＷＳＣ４０は再試行カウンタをリセットする（ブロ
ック５４２）。ＷＳＣ４０はそれからＢへの戻りをセッ
トアツプしくブロック５４３）、ブロック５０７に進む
。動作の流れを明確にするためにブロック５０７を第８
ｂ図に再起した。
がわかった後で、副ＷＳＣ４００をポーリングすると、
副ＷＳ Ｃ４００による引継ぎが可能かどうかを調べる
ことができる。ブロック５４１は、副ＷＳＣ４００が適
切に応答しているかどうか、即ち正常であることを示す
リンクレベルポーリング（ＯＫ）応答を返しているかど
うかを検査する。副ＷＳＣ４００からＯＫ応答を受取る
と、ＷＳＣ４０は再試行カウンタをリセットする（ブロ
ック５４２）。ＷＳＣ４０はそれからＢへの戻りをセッ
トアツプしくブロック５４３）、ブロック５０７に進む
。動作の流れを明確にするためにブロック５０７を第８
ｂ図に再起した。
ブロック５４１において、ＯＫ応答以外のエラー状態を
表わす応答が検知されると、ＷＳＣ４０は、副ＷＳＣ４
００が主ＷＳＣになることを要求しているのかどうかを
検査する（ブロック５４４）。
表わす応答が検知されると、ＷＳＣ４０は、副ＷＳＣ４
００が主ＷＳＣになることを要求しているのかどうかを
検査する（ブロック５４４）。
副ＷＳＣ４００が主ＷＳＣになることを要求していると
、ＷＳＣ４０はその要求を示すメツセードをＣＰＵ２０
に送る（ブロック５４５）。ＷＳＣ４０はその後、副モ
ードに移行する（ブロック５４６）。副モードについて
は第９図を参照して説明する。
、ＷＳＣ４０はその要求を示すメツセードをＣＰＵ２０
に送る（ブロック５４５）。ＷＳＣ４０はその後、副モ
ードに移行する（ブロック５４６）。副モードについて
は第９図を参照して説明する。
ＷＳＣ４０及び４００のオペレーションは並行して行な
われる。実施例においては、ＷＳＣ４０及び４００は、
主ＷＳＣ及び副ＷＳＣのいずれにもなり得るという点で
同一のものである。従って、副ＷＳＣ４００は自身がポ
ーリングされたか否かを監視している。第９図のブロッ
ク６００において、副ＷＳＣ４００は、ポーリングの有
無を検知し、ポーリングされたならば、ＰＯＴ応答を返
す（ブロック６０１）。ＷＳＣ：４００は、さらに、主
ＷＳＣ４０がポーリングを開始したというメツセージを
、ＣＰＵ２００に送る（ブロック６０２）。
われる。実施例においては、ＷＳＣ４０及び４００は、
主ＷＳＣ及び副ＷＳＣのいずれにもなり得るという点で
同一のものである。従って、副ＷＳＣ４００は自身がポ
ーリングされたか否かを監視している。第９図のブロッ
ク６００において、副ＷＳＣ４００は、ポーリングの有
無を検知し、ポーリングされたならば、ＰＯＴ応答を返
す（ブロック６０１）。ＷＳＣ：４００は、さらに、主
ＷＳＣ４０がポーリングを開始したというメツセージを
、ＣＰＵ２００に送る（ブロック６０２）。
副ＷＳＣ４００はそれから２秒タイマを始動する。
このタイマの働きは、副ＷＳＣが２秒ごとにポーリング
されることを保証することである。このタイマを設ける
ことによって、主ＷＳＣ４０が正しく動作しているかど
うかを調べることができる。。
されることを保証することである。このタイマを設ける
ことによって、主ＷＳＣ４０が正しく動作しているかど
うかを調べることができる。。
ブロック６０４においてポーリングの有無を検査し、ポ
ーリングされれば、副ＷＳＣ４００は２秒タイマを再始
動する（ブロック６０５）。副ＷＳＣ４００はそれから
、主ＷＳＣ４０にＯＫ応答を返す（ブロック６０６）。
ーリングされれば、副ＷＳＣ４００は２秒タイマを再始
動する（ブロック６０５）。副ＷＳＣ４００はそれから
、主ＷＳＣ４０にＯＫ応答を返す（ブロック６０６）。
ブロック６０４において、ポーリング無しと判定される
と、ブロック６０７において２秒タイマが増分され、そ
れがタイムアウトしたか否かが検査される（ブロック６
０８）。タイムアウトしていなければブロック６０４に
戻り、タイムアウトしていれば、副ＷＳＣ４００は、そ
の状態をＣＰＵ２００に報告する（ブロック６０９）。
と、ブロック６０７において２秒タイマが増分され、そ
れがタイムアウトしたか否かが検査される（ブロック６
０８）。タイムアウトしていなければブロック６０４に
戻り、タイムアウトしていれば、副ＷＳＣ４００は、そ
の状態をＣＰＵ２００に報告する（ブロック６０９）。
副ＷＳＣ４００は２秒のタイムアウトを報告した後、ポ
ーリングの検知を続行する（ブロック６１３）。この段
階で主ＷＳＣ４０が再びポーリングを開始する場合もあ
る。主ＷＳＣ４０が再びポーリングを開始すれば、ブロ
ック６０１に進む。
ーリングの検知を続行する（ブロック６１３）。この段
階で主ＷＳＣ４０が再びポーリングを開始する場合もあ
る。主ＷＳＣ４０が再びポーリングを開始すれば、ブロ
ック６０１に進む。
主ＷＳＣ４０がポーリングを開始しなければ、副ＷＳＣ
４００は他の何らかの動作が起らない限りは、ブロック
６１３を含むポーリング検知ループに留まる。例えば、
ＣＰＵ２０ＱがＷＳＣ４００を主ＷＳＣに切替えると、
ＷＳＣ４００は第８ａ図のブロック５０１から自身のオ
ペレーションを開始する。
４００は他の何らかの動作が起らない限りは、ブロック
６１３を含むポーリング検知ループに留まる。例えば、
ＣＰＵ２０ＱがＷＳＣ４００を主ＷＳＣに切替えると、
ＷＳＣ４００は第８ａ図のブロック５０１から自身のオ
ペレーションを開始する。
副ＷＳＣ４００がポーリングを検知している場合に何も
起こらなければ、ブロック６１０で２分タイマが増分さ
れ、次にブロック６１１において、タイムアウトが生じ
たかどうかが検査される。タイムアウトしていなければ
、ブロック６００に進む。タイムアウトしていなければ
、その状態がＣＰＵ２００に報告される（ブロック６１
２）。即ち、ＷＳ Ｃ４００は、主ＷＳＣ４０が２分間
にわたってポーリングを開始していないということを報
告する。
起こらなければ、ブロック６１０で２分タイマが増分さ
れ、次にブロック６１１において、タイムアウトが生じ
たかどうかが検査される。タイムアウトしていなければ
、ブロック６００に進む。タイムアウトしていなければ
、その状態がＣＰＵ２００に報告される（ブロック６１
２）。即ち、ＷＳ Ｃ４００は、主ＷＳＣ４０が２分間
にわたってポーリングを開始していないということを報
告する。
副ＷＳＣ４００自身が主ＷＳＣに切替わりたいという要
求を表わすメツセージを主ＷＳＣ４０が受け取ると、主
ＷＳＣ４０は副ＷＳＣに切替わることができる。この切
替えは、例えばＣＰＵ２００とＣＰＵ２０とが通信コン
トローラ６００及び６０を介して通信しＣＰＵ２００が
ＣＰＵ２０から何ら応答を得ない場合に起こる。もしＣ
ＰＵ２０に問題があれば、ＷＳＣ４０は主ＷＳＣから副
ＷＳＣに切替わることができない。従ってこの切替えは
、ＷＳＣ４００が主ＷＳＣになるということをＣＰＵ４
００がＷＳＣ４０に示すことによって起こる。ＷＳＣ４
００はそれから自身が主ＷＳＣになることを示す適切な
メツセージをＷＳＣ４０に送る。
求を表わすメツセージを主ＷＳＣ４０が受け取ると、主
ＷＳＣ４０は副ＷＳＣに切替わることができる。この切
替えは、例えばＣＰＵ２００とＣＰＵ２０とが通信コン
トローラ６００及び６０を介して通信しＣＰＵ２００が
ＣＰＵ２０から何ら応答を得ない場合に起こる。もしＣ
ＰＵ２０に問題があれば、ＷＳＣ４０は主ＷＳＣから副
ＷＳＣに切替わることができない。従ってこの切替えは
、ＷＳＣ４００が主ＷＳＣになるということをＣＰＵ４
００がＷＳＣ４０に示すことによって起こる。ＷＳＣ４
００はそれから自身が主ＷＳＣになることを示す適切な
メツセージをＷＳＣ４０に送る。
第８ｂ図のブロック５４４において、上述のメツセージ
が検知されなければ、ＷＳＣ４０は再試行カウンタを増
分する（ブロック５５０）。ブロック５５１において、
再試行カウンタがオーバーフローしたかどうかを検査し
、オーバーフローしていなければ、ブロック５４０に戻
る。オーバーフローしていれば、ブロック５５２におい
てエラ一応答があるかまたは何ら応答がないかを検査す
る。何ら応答がない場合は、ＷＳＣ４０は、副ＷＳＣが
ポーリングに対して応答しなくなったということをＣＰ
Ｕ２０に報告する（ブロック５５３）。ＷＳＣ４０はそ
れから第８ａ図のＡに戻るための準備を行う（ブロック
５５４）、ブロック５５２においてエラ一応答があれば
、ＷＳＣ４０は、ポーリングに対する副ＷＳＣ４００の
応答が所定数の再試行の後無効であるということを、Ｃ
ＰＵ２０に報告する（ブロック５５５）。ＷＳＣ４０は
それから副ＷＳＣ４００のポーリングを停止しそれをポ
ーリングリストから外す（ブロック５５６）。ＷＳＣ４
０はそれからブロック５０７に進み他の作業（即ちＷＳ
Ｃ４００以外のワークステーション５０のポーリングの
続行）を行う。 ＣＰＵ２０及びＣＰＵ２００は各々、
第１０図（第１０ａ図乃至第１０ｆ図）に示す機能を実
行することができる。ＣＰＵ２０及びＣＰＵ２００はそ
れぞれＷＳＣ４０及びＷＳＣ４００に、ポーリングリス
トロード指令を発する（第１０ｂ図のブロック７１０）
。その後、ＣＰ Ｕ ２． Ｏ及びＣＰＵ２００は、Ｗ
ＳＣ４０及びＷＳＣ４００の指示に対応した機械状態を
セットする（ブロック７１１１゜実施例ではＣＰＵ２０
が機械状態を“主”にセットし、ＣＰＵ２００が“副”
にセットする。そうしてブロック７１２においてその機
械状態が検査される。
が検知されなければ、ＷＳＣ４０は再試行カウンタを増
分する（ブロック５５０）。ブロック５５１において、
再試行カウンタがオーバーフローしたかどうかを検査し
、オーバーフローしていなければ、ブロック５４０に戻
る。オーバーフローしていれば、ブロック５５２におい
てエラ一応答があるかまたは何ら応答がないかを検査す
る。何ら応答がない場合は、ＷＳＣ４０は、副ＷＳＣが
ポーリングに対して応答しなくなったということをＣＰ
Ｕ２０に報告する（ブロック５５３）。ＷＳＣ４０はそ
れから第８ａ図のＡに戻るための準備を行う（ブロック
５５４）、ブロック５５２においてエラ一応答があれば
、ＷＳＣ４０は、ポーリングに対する副ＷＳＣ４００の
応答が所定数の再試行の後無効であるということを、Ｃ
ＰＵ２０に報告する（ブロック５５５）。ＷＳＣ４０は
それから副ＷＳＣ４００のポーリングを停止しそれをポ
ーリングリストから外す（ブロック５５６）。ＷＳＣ４
０はそれからブロック５０７に進み他の作業（即ちＷＳ
Ｃ４００以外のワークステーション５０のポーリングの
続行）を行う。 ＣＰＵ２０及びＣＰＵ２００は各々、
第１０図（第１０ａ図乃至第１０ｆ図）に示す機能を実
行することができる。ＣＰＵ２０及びＣＰＵ２００はそ
れぞれＷＳＣ４０及びＷＳＣ４００に、ポーリングリス
トロード指令を発する（第１０ｂ図のブロック７１０）
。その後、ＣＰ Ｕ ２． Ｏ及びＣＰＵ２００は、Ｗ
ＳＣ４０及びＷＳＣ４００の指示に対応した機械状態を
セットする（ブロック７１１１゜実施例ではＣＰＵ２０
が機械状態を“主”にセットし、ＣＰＵ２００が“副”
にセットする。そうしてブロック７１２においてその機
械状態が検査される。
ＣＰＵの機械状態が“主”にセットされると、ブロック
７１３（第１０ａ図）に示すように、全ワークステーシ
ョンのための通常処理に進む。状態が“副″にセットさ
れると、ブロック８１０（第１０ｃ図）に示すように、
待ち状態シこ進む。
７１３（第１０ａ図）に示すように、全ワークステーシ
ョンのための通常処理に進む。状態が“副″にセットさ
れると、ブロック８１０（第１０ｃ図）に示すように、
待ち状態シこ進む。
ＣＰＵ２０が自身の機械状態を゛′主″にセットしたと
する。ＣＰＵ２０は次に１′主″機能に関しては待ち状
態に入る。主”機能が待ち状態にある間は、もちろん、
ＣＰＵ２０は他の作業を遂行することができる。ＷＳＣ
４０から副ＷＳＣ４００のアドレスを受け取るとＣＰＵ
２０は待ち状態から抜は出る（ブロック７１４）。こう
してブロック７１５において、ＣＰＵ２０はＷＳＣ４０
からメツセージを受け取る。
する。ＣＰＵ２０は次に１′主″機能に関しては待ち状
態に入る。主”機能が待ち状態にある間は、もちろん、
ＣＰＵ２０は他の作業を遂行することができる。ＷＳＣ
４０から副ＷＳＣ４００のアドレスを受け取るとＣＰＵ
２０は待ち状態から抜は出る（ブロック７１４）。こう
してブロック７１５において、ＣＰＵ２０はＷＳＣ４０
からメツセージを受け取る。
ブロック７１６においてＷＳＣ４０が送ってきたメツセ
ージのタイプ、特に、副ＷＳＣ４００がポーリングに対
して最初にＰＯＴ応答を返してきたというメツセージで
あるかどうかを検査する。
ージのタイプ、特に、副ＷＳＣ４００がポーリングに対
して最初にＰＯＴ応答を返してきたというメツセージで
あるかどうかを検査する。
メツセージが以上のような内容を表わすメツセージなら
ば、再び待ち状態に進行する（第１０ｄ図のブロック７
１７）。そうでなければ、ブロック７１８（第１０ｄ図
）において、そのメツセージが、副ＷＳＣ４００がＷＳ
Ｃ４０からのポーリングに応答しなかったということを
表わすメツセージであるかどうかを検査する。無応答メ
ツセージならば、ＣＰＵ２０はプログラム可能な３分タ
イマをセットする（ブロック７６０）。そうでなければ
、ブロック７１９ （第１０ｅ図）において、別の検査
を行う。ブロック７１９においては、ＷＳＣ４０からＣ
ＰＵ２０に送られたメツセージが、副ＷＳＣ４００がポ
ート１０１をビジーにしていることを表わすメツセージ
であるかどうかを検査する。もしそうならば、ＣＰＵ２
０はブロック７８０（第１０Ｂ図）を実行する。ブロッ
ク７８０では、ＣＰＵ２０が通信コントローラ６０及び
通信コントローラ６００を介してＣＰＵ２００にメツセ
ージを送って、ＷＳＣ４００の動作を停止させるための
指令をＷＳＣ４００に送るように要求する。ブロック７
１９においてメツセージが、副ＷＳＣ４００がポート１
０１をビジーにしていることを表わすメツセージでない
なら、ＣＰＵ２０はブロック７２０（第１０ｅ図）にお
いてそのメツセージをさらに検査する。ブロック７２０
では、所定回数の再試行の後ポーリングに対する副ｗｓ
Ｃの応答が無効であるということを表わすメツセードで
あったかどうかを検査する。
ば、再び待ち状態に進行する（第１０ｄ図のブロック７
１７）。そうでなければ、ブロック７１８（第１０ｄ図
）において、そのメツセージが、副ＷＳＣ４００がＷＳ
Ｃ４０からのポーリングに応答しなかったということを
表わすメツセージであるかどうかを検査する。無応答メ
ツセージならば、ＣＰＵ２０はプログラム可能な３分タ
イマをセットする（ブロック７６０）。そうでなければ
、ブロック７１９ （第１０ｅ図）において、別の検査
を行う。ブロック７１９においては、ＷＳＣ４０からＣ
ＰＵ２０に送られたメツセージが、副ＷＳＣ４００がポ
ート１０１をビジーにしていることを表わすメツセージ
であるかどうかを検査する。もしそうならば、ＣＰＵ２
０はブロック７８０（第１０Ｂ図）を実行する。ブロッ
ク７８０では、ＣＰＵ２０が通信コントローラ６０及び
通信コントローラ６００を介してＣＰＵ２００にメツセ
ージを送って、ＷＳＣ４００の動作を停止させるための
指令をＷＳＣ４００に送るように要求する。ブロック７
１９においてメツセージが、副ＷＳＣ４００がポート１
０１をビジーにしていることを表わすメツセージでない
なら、ＣＰＵ２０はブロック７２０（第１０ｅ図）にお
いてそのメツセージをさらに検査する。ブロック７２０
では、所定回数の再試行の後ポーリングに対する副ｗｓ
Ｃの応答が無効であるということを表わすメツセードで
あったかどうかを検査する。
ブロック７１６（第１０ａ図）において、副ＷＳＣ４０
０がポーリングに対して最初にＰＯＴ応答を返してきた
ことを表わすメツセージが検知されれば、ＣＰＵ２０は
待ち状態に進み（第１０ｄ図のブロック７１７） 、Ｗ
ＳＣ４０からのメツセージの受け取り（ブロック７２５
）を待つ。もちろん前述のように、その間、ＣＰＵ２０
は他の作業を実行することもできる。また、前述のよう
に、ＣＰＵ２０がＷＳＣ４０からＷＳ Ｃ４００のアド
レスを受け取った時点で、待ち状態は解除される。
０がポーリングに対して最初にＰＯＴ応答を返してきた
ことを表わすメツセージが検知されれば、ＣＰＵ２０は
待ち状態に進み（第１０ｄ図のブロック７１７） 、Ｗ
ＳＣ４０からのメツセージの受け取り（ブロック７２５
）を待つ。もちろん前述のように、その間、ＣＰＵ２０
は他の作業を実行することもできる。また、前述のよう
に、ＣＰＵ２０がＷＳＣ４０からＷＳ Ｃ４００のアド
レスを受け取った時点で、待ち状態は解除される。
ＣＰＵ２０の待ち状態が解除されると、ＣＰＵ２０はＷ
ＳＣ４Ｑから送られてきたメツセージを検査する。ブロ
ック７２６（第１０ｄ図）において、そのメツセージが
、副ＷＳ Ｃ４００が主ＷＳＣ４０からのポーリングに
対する応答を停止したということを表わすメツセージで
あるかどうかを検査する。もしそうならば、ＣＰＵ２０
はそのメツセージを保管する（ブロック２７２）。さも
なければ、ブロック７２８においてさらに、そのメツセ
ージが所定回数の再試行の後ポーリングに対する副ＷＳ
Ｃの応答が無効であるということを表わすメツセージで
あるかどうかを検査する。もしそうならば、そのメツセ
ージは保管され（ブロック７２７）、そうでなけわば、
ブロック７２９においてさらにそのメツセージが、副Ｗ
ＳＣ４００が主ＷＳＣになることを表わすメツセージで
あるかどうかを検査する。
ＳＣ４Ｑから送られてきたメツセージを検査する。ブロ
ック７２６（第１０ｄ図）において、そのメツセージが
、副ＷＳ Ｃ４００が主ＷＳＣ４０からのポーリングに
対する応答を停止したということを表わすメツセージで
あるかどうかを検査する。もしそうならば、ＣＰＵ２０
はそのメツセージを保管する（ブロック２７２）。さも
なければ、ブロック７２８においてさらに、そのメツセ
ージが所定回数の再試行の後ポーリングに対する副ＷＳ
Ｃの応答が無効であるということを表わすメツセージで
あるかどうかを検査する。もしそうならば、そのメツセ
ージは保管され（ブロック７２７）、そうでなけわば、
ブロック７２９においてさらにそのメツセージが、副Ｗ
ＳＣ４００が主ＷＳＣになることを表わすメツセージで
あるかどうかを検査する。
ブロック７２６，７２８（第１０．ｄ図）及びブロック
７２０（第１０ｅ図）においてメツセージ検査の結果”
Ｙ Ｅ Ｓ ”と判定されたとすると、ブロック７２
７（第１０ｄ図）においてそのメツセージが保管され、
ＣＰＵ２０は、副ＷＳＣ４００が正常に機能しているか
どうかをＣＰＵ２００に検査させるためのメツセージを
通信コントローラ６０及び通信コントローラ６００を介
してＣＰＵ２００に送る（ブロック７３０）。そしてＣ
ＰＵ２０はプログラム可能なタイマをセットしくブロッ
ク７３１）、待ち状態に進む（ブロック７３２）、ＣＰ
［２００が通信コントローラ６００及び通信コントロー
ラ６０を介してＣＰＵ２０にメツセージを送るか（ブロ
ック７３３）、または、プログラム可能なタイマがタイ
ムアウトすると、（ブロック７３４） 、ＣＰＵ２０は
待ち状態から解除される。
７２０（第１０ｅ図）においてメツセージ検査の結果”
Ｙ Ｅ Ｓ ”と判定されたとすると、ブロック７２
７（第１０ｄ図）においてそのメツセージが保管され、
ＣＰＵ２０は、副ＷＳＣ４００が正常に機能しているか
どうかをＣＰＵ２００に検査させるためのメツセージを
通信コントローラ６０及び通信コントローラ６００を介
してＣＰＵ２００に送る（ブロック７３０）。そしてＣ
ＰＵ２０はプログラム可能なタイマをセットしくブロッ
ク７３１）、待ち状態に進む（ブロック７３２）、ＣＰ
［２００が通信コントローラ６００及び通信コントロー
ラ６０を介してＣＰＵ２０にメツセージを送るか（ブロ
ック７３３）、または、プログラム可能なタイマがタイ
ムアウトすると、（ブロック７３４） 、ＣＰＵ２０は
待ち状態から解除される。
プログラム可能なタイマがタイムアウトする前にＣＰＵ
２００がＣＰＵ２０にメツセージを送ると、ＣＰＵ２０
はプログラム可能なタイマをリセットしくブロック７３
５） 、ＣＰＵ２００から送られてきたメツセージを検
査する（ブロック７３６）。ＣＰＵ２００から送られた
メツセージが、ＷＳＣ４００が正常であることを表わし
ていれば。
２００がＣＰＵ２０にメツセージを送ると、ＣＰＵ２０
はプログラム可能なタイマをリセットしくブロック７３
５） 、ＣＰＵ２００から送られてきたメツセージを検
査する（ブロック７３６）。ＣＰＵ２００から送られた
メツセージが、ＷＳＣ４００が正常であることを表わし
ていれば。
ＣＰＵ２０はＣＰＵ２０側のオペレータに、すべては正
常であり従って問題はどこか他の場所に発生している、
というメツセージを送る（ブロック７３７）。問題の所
在をつきとめるのはオペレータの責任であり、ＷＳＣ４
０のためにＣＰＵ２０が実行する機能は終了する。
常であり従って問題はどこか他の場所に発生している、
というメツセージを送る（ブロック７３７）。問題の所
在をつきとめるのはオペレータの責任であり、ＷＳＣ４
０のためにＣＰＵ２０が実行する機能は終了する。
ブロック７３６において、ＣＰＵ２００から送られたメ
ツセージが、ＷＳＣ４００が正常ではないということを
表わしていれば、ＣＰＵ２０はそのメツセージを以前に
保管されたメツセージと共にＣＰＵ２０側のオペレータ
に送る（ブロック７３８）。以前に保管されたメツセー
ジというのは、ブロック７２７において保管されたメツ
セージ、即ち、ブロック７２６．７２８．７２０におい
て検査されたメツセージである。ブロック７３８におい
てメツセージをＣＰＵ２０側のオペレータに送った後、
ＷＳＣ４０のためにＣＰＵ２０が実行する機能は終了す
る。
ツセージが、ＷＳＣ４００が正常ではないということを
表わしていれば、ＣＰＵ２０はそのメツセージを以前に
保管されたメツセージと共にＣＰＵ２０側のオペレータ
に送る（ブロック７３８）。以前に保管されたメツセー
ジというのは、ブロック７２７において保管されたメツ
セージ、即ち、ブロック７２６．７２８．７２０におい
て検査されたメツセージである。ブロック７３８におい
てメツセージをＣＰＵ２０側のオペレータに送った後、
ＷＳＣ４０のためにＣＰＵ２０が実行する機能は終了す
る。
通信コントローラ６００及び通信コントローラ６０を介
してＣＰＵ２００がＣＰＵ２０にメツセージを送る前に
、プログラム可能なタイマがタイムアウトすれば、ＣＰ
Ｕ２０は以前に保管したメツセージ（ブロック７２７）
と、タイマによって設定された所定の期間内に通信コン
トローラ６００及び通信コントローラ６０を介してＣＰ
Ｕ２００がＣＰＵ２０に応答しなかったことを表わすメ
ツセージと、をＣＰＵ２０側のオペレータに送る（ブロ
ック７３９）。これは、ＣＰＵ２００が機能していない
か、機能していても正常に機能していないか、または通
信コントローラ６００及び６０を含む補助通信リングに
何らかの故障がある場合に生じる。いずれにしても、Ｃ
ＰＵ２０の実行する機能は終了する。
してＣＰＵ２００がＣＰＵ２０にメツセージを送る前に
、プログラム可能なタイマがタイムアウトすれば、ＣＰ
Ｕ２０は以前に保管したメツセージ（ブロック７２７）
と、タイマによって設定された所定の期間内に通信コン
トローラ６００及び通信コントローラ６０を介してＣＰ
Ｕ２００がＣＰＵ２０に応答しなかったことを表わすメ
ツセージと、をＣＰＵ２０側のオペレータに送る（ブロ
ック７３９）。これは、ＣＰＵ２００が機能していない
か、機能していても正常に機能していないか、または通
信コントローラ６００及び６０を含む補助通信リングに
何らかの故障がある場合に生じる。いずれにしても、Ｃ
ＰＵ２０の実行する機能は終了する。
ブロック７２９（第１０ａ図）において、ｃｐＵ２０の
受け取ったメツセージが、主及び副の切替えを表わして
いると、ＣＰＵ２０は、ＷＳＣ４０が″主″から″副″
へ切替わり従ってＣＰＵ２０も自身の機械状態を切替え
るべきであるということを、内部の制御プログラムに通
知する（ブロック７５０）。そうして、ＣＰＵ２０は、
自身の機械状態を゛′主″から゛′副″に切替えるとい
うことをＣＰＵ２０側のオペレータに通知しくブロック
７５１）、自身の機械状態を″主″から″副″に切替え
る（ブロック７５２）。
受け取ったメツセージが、主及び副の切替えを表わして
いると、ＣＰＵ２０は、ＷＳＣ４０が″主″から″副″
へ切替わり従ってＣＰＵ２０も自身の機械状態を切替え
るべきであるということを、内部の制御プログラムに通
知する（ブロック７５０）。そうして、ＣＰＵ２０は、
自身の機械状態を゛′主″から゛′副″に切替えるとい
うことをＣＰＵ２０側のオペレータに通知しくブロック
７５１）、自身の機械状態を″主″から″副″に切替え
る（ブロック７５２）。
ブロック７１８（第１０ｄ図）において、ＷＳＣ４０か
らＣＰＵ２０に受け取られたメツセージが、副ＷＳＣ４
００の無応答を表わしていると、ＣＰＵ２０はプログラ
ム可能なタイマをセットしくブロック７６０）、待ち状
態に進む（ブロック７６１）。プログラム可能なタイマ
がタイムアウトするか（ブロック７６２）またはタイム
アウト前にＣＰＵ２０がＷＳＣ４０からメツセージを受
け取れば（ブロック７６３）、待ち状態は解除される。
らＣＰＵ２０に受け取られたメツセージが、副ＷＳＣ４
００の無応答を表わしていると、ＣＰＵ２０はプログラ
ム可能なタイマをセットしくブロック７６０）、待ち状
態に進む（ブロック７６１）。プログラム可能なタイマ
がタイムアウトするか（ブロック７６２）またはタイム
アウト前にＣＰＵ２０がＷＳＣ４０からメツセージを受
け取れば（ブロック７６３）、待ち状態は解除される。
プログラム可能なタイマがタイムアウトすれば（ブロッ
ク７６２） 、ＣＰＵ２０は、副ＷＳＣ４００が正常に
機能しているかどうかをＣＰＵ２００に検査させるため
のメツセージを通信コン１−ローラ６ｏ及び通信コント
ローラ６００を介してＣＰＵ２００に送る（第１０ｅ図
のブロック７６４）。タイムアウト前にＣＰＵ２０′／
Ｊ″ＮＷＳＣ４０からメツセージを受け取れば（ブロッ
ク７６３）＋ ＣＰＵ２０はそのメツセージを検査する
（ブロック７６５）。ブロック７６５では、そのメツセ
ージが、副ＷＳＣ４００がポーリングに対して最初にＰ
ＯＴ応答を返したことを表わすメツセージであるかどう
かが検査される。もしそうならば、ＣＰＵ２０はブロッ
ク７１７に進む。そうでなければ、ＣＰＵ２０は、ＷＳ
Ｃ４０’Ｏが正常に動作していないということを表わす
メツセージを、ＣＰＵ２０側のオペレータに通知する（
ブロック７６６）、こうしてＣＰＵ２０の実行する機能
は終了する。
ク７６２） 、ＣＰＵ２０は、副ＷＳＣ４００が正常に
機能しているかどうかをＣＰＵ２００に検査させるため
のメツセージを通信コン１−ローラ６ｏ及び通信コント
ローラ６００を介してＣＰＵ２００に送る（第１０ｅ図
のブロック７６４）。タイムアウト前にＣＰＵ２０′／
Ｊ″ＮＷＳＣ４０からメツセージを受け取れば（ブロッ
ク７６３）＋ ＣＰＵ２０はそのメツセージを検査する
（ブロック７６５）。ブロック７６５では、そのメツセ
ージが、副ＷＳＣ４００がポーリングに対して最初にＰ
ＯＴ応答を返したことを表わすメツセージであるかどう
かが検査される。もしそうならば、ＣＰＵ２０はブロッ
ク７１７に進む。そうでなければ、ＣＰＵ２０は、ＷＳ
Ｃ４０’Ｏが正常に動作していないということを表わす
メツセージを、ＣＰＵ２０側のオペレータに通知する（
ブロック７６６）、こうしてＣＰＵ２０の実行する機能
は終了する。
主ＷＳＣ４０からＣＰＵ２０がメツセージを受け取る前
にプログラム可能なタイマがタイムアラ１〜しくブロッ
ク７６２）、かつ、ＣＰ 、Ｕ ２０がＣＰＵ２００に
ＷＳＣ４００の状態検査を要求するためのメツセージを
送ると（ブロック７６４）、ＣＰＵ２０はプログラム可
能なタイマをセットしくブロック７７０）待ち状態に進
む（ブロック７７１）。副ＣＰＵ２００からメツセージ
を受け取るか（ブロック７７２）またはプログラム可能
なタイマがタイムアウトすると（ブロック７７３）、待
ち状態は解除される。副ＣＰＵ２００からメツセージを
受け取ると、ＣＰＵ２０はプログラム可能なタイマをリ
セットしくブロック７７４）、受は取ったメツセージを
検査する（ブロック７７６）。
にプログラム可能なタイマがタイムアラ１〜しくブロッ
ク７６２）、かつ、ＣＰ 、Ｕ ２０がＣＰＵ２００に
ＷＳＣ４００の状態検査を要求するためのメツセージを
送ると（ブロック７６４）、ＣＰＵ２０はプログラム可
能なタイマをセットしくブロック７７０）待ち状態に進
む（ブロック７７１）。副ＣＰＵ２００からメツセージ
を受け取るか（ブロック７７２）またはプログラム可能
なタイマがタイムアウトすると（ブロック７７３）、待
ち状態は解除される。副ＣＰＵ２００からメツセージを
受け取ると、ＣＰＵ２０はプログラム可能なタイマをリ
セットしくブロック７７４）、受は取ったメツセージを
検査する（ブロック７７６）。
ブロック７７６において、ＣＰＵ２００から送られてき
たメツセージが、副ＷＳＣ４ＱＱが正常であることを示
すものであれば、ＣＰＵ２０は、ＷＳＣ４０からメツセ
ージは受け取らないが補助通信リングは正常であるとい
うことをＣＰＵ２０側のオペレータに通知する（ブロッ
ク７７７）。こうしてＣＰＵ２０の実行する機能は終了
する。
たメツセージが、副ＷＳＣ４ＱＱが正常であることを示
すものであれば、ＣＰＵ２０は、ＷＳＣ４０からメツセ
ージは受け取らないが補助通信リングは正常であるとい
うことをＣＰＵ２０側のオペレータに通知する（ブロッ
ク７７７）。こうしてＣＰＵ２０の実行する機能は終了
する。
副ＣＰＵ２００から送られてきたメツセージが、副ＷＳ
Ｃ４００が正常でないということを示すものであれば
、ＣＰＬＬ２０は、ＷＳＣ４０から応答がなくかつ補助
通信リングが正常でないということをＣＰＵ２０側のオ
ペレータに通知する（ブロック７７８）。こうしてＣＰ
ＬＬ２０の実行する機能は終了する。
Ｃ４００が正常でないということを示すものであれば
、ＣＰＬＬ２０は、ＷＳＣ４０から応答がなくかつ補助
通信リングが正常でないということをＣＰＵ２０側のオ
ペレータに通知する（ブロック７７８）。こうしてＣＰ
ＬＬ２０の実行する機能は終了する。
プログラム可能なタイマがタイムアウトすれば（ブロッ
ク７７３） 、ＣＰＵ２０は、タイムアウト前にはＷＳ
Ｃ４０からメツセージはなくかつ補助通信リンクが作動
不能であった、ということをＣＰＬＬ２０側のオペレー
タに通知する（ブロック７７９）。こうしてＣＰＵ２０
の実行する機能は終了する。
ク７７３） 、ＣＰＵ２０は、タイムアウト前にはＷＳ
Ｃ４０からメツセージはなくかつ補助通信リンクが作動
不能であった、ということをＣＰＬＬ２０側のオペレー
タに通知する（ブロック７７９）。こうしてＣＰＵ２０
の実行する機能は終了する。
ブロック７１９ （第１０ｅ図）において検査されたメ
ツセージが、副ＷＳＣ４００がポート１０１をビジーに
していることを示すものであれば、ＣＰＵ２０は、副Ｗ
ＳＣ４００を停止させるためのメツセージを補助通信リ
ンクを介してＣＰＵ２００に送る（第１０ｂ図のブロッ
ク７８０）。そうしてＣＰＵ２０はプログラム可能なタ
イマをセットしくブロック７８１）、待ち状態に進む（
ブロック７８２）。副ＣＰＵ２００からメツセージを受
け取るか（ブロック７８３）またはプログラム可能なタ
イマがタイムアウトすれば（ブロック７８４）、ＣＰＵ
２０の待ち状態は解除される。
ツセージが、副ＷＳＣ４００がポート１０１をビジーに
していることを示すものであれば、ＣＰＵ２０は、副Ｗ
ＳＣ４００を停止させるためのメツセージを補助通信リ
ンクを介してＣＰＵ２００に送る（第１０ｂ図のブロッ
ク７８０）。そうしてＣＰＵ２０はプログラム可能なタ
イマをセットしくブロック７８１）、待ち状態に進む（
ブロック７８２）。副ＣＰＵ２００からメツセージを受
け取るか（ブロック７８３）またはプログラム可能なタ
イマがタイムアウトすれば（ブロック７８４）、ＣＰＵ
２０の待ち状態は解除される。
ＣＰＵ２０が副ＣＰＵ２００からメツセージを受け取る
と（ブロック７８３）、プログラム可能なタイマはリセ
ットされ（ブロック７８５） 、ＣＰＵ２００からの応
答の種類が検査される（ブロック７８６）。ブロック７
８６において、ＣＰＵ２００から送られてきたメツセー
ジが、副ＷＳＣ４００が正常であることを示すものであ
れば、ＣＰＵ２０は、副ＷＳＣ４００が送信を継続しか
つ細動通信リンクが正常であることを示すメツセージを
ＣＰＵ２０側のオペレータに送る（ブロック７８７）。
と（ブロック７８３）、プログラム可能なタイマはリセ
ットされ（ブロック７８５） 、ＣＰＵ２００からの応
答の種類が検査される（ブロック７８６）。ブロック７
８６において、ＣＰＵ２００から送られてきたメツセー
ジが、副ＷＳＣ４００が正常であることを示すものであ
れば、ＣＰＵ２０は、副ＷＳＣ４００が送信を継続しか
つ細動通信リンクが正常であることを示すメツセージを
ＣＰＵ２０側のオペレータに送る（ブロック７８７）。
ブロック７８６において、ＣＰＵ２００から送られてき
たメツセージが、副ＷＳＣ４００が正常でないことを示
すものであれば、ＣＰＵ２０は、副ＷＳＣ４００が送信
を継続していること、及び副ＷＳＣ４００が正常でない
ことを示すメツセージが副ＣＰＵ２００から補助通信リ
ンクを介して送られてきたことを示すメツセージをＣＰ
Ｕ２０側のオペレータに送る（ブロック７８８）。
たメツセージが、副ＷＳＣ４００が正常でないことを示
すものであれば、ＣＰＵ２０は、副ＷＳＣ４００が送信
を継続していること、及び副ＷＳＣ４００が正常でない
ことを示すメツセージが副ＣＰＵ２００から補助通信リ
ンクを介して送られてきたことを示すメツセージをＣＰ
Ｕ２０側のオペレータに送る（ブロック７８８）。
こうしてＣＰＵ２０の実行する機能は終了する。
ＣＰＵ２００がメツセージを送る前にプログラム可能な
タイマがタイムアウトすると（ブロック７８４） 、ｃ
ｐｕ２ｏは、副ＷＳＣ４００が送信を継続していること
、及び副ＣＰＵ２０’Ｏが応答しないことを表わすメツ
セージをＣＰＵ２０側のオペレータに送る（ブロック７
８９）。こうしてＣＰＵ２０の実行する機能は終了する
。
タイマがタイムアウトすると（ブロック７８４） 、ｃ
ｐｕ２ｏは、副ＷＳＣ４００が送信を継続していること
、及び副ＣＰＵ２０’Ｏが応答しないことを表わすメツ
セージをＣＰＵ２０側のオペレータに送る（ブロック７
８９）。こうしてＣＰＵ２０の実行する機能は終了する
。
前述のように、第１０ｃ図のブロック８１０における待
ち状態は、第１０ｂ図のブロック７１２または第１ 、
Ｏｄ図のブロック７５２がら入る。ＣＰＵ２００のよう
に、最初に副ＣＰＵとしてセットされていれば、ブロッ
ク７１２からブロック８１０に移行し、相手側（７）Ｗ
ＳＧ （４００）が″副″から１′主″に切替わる場合
はブロック７５２がらブロック８１０に移行する。″副
″状態で動作しているＣＰＵ即ち副ＣＰＵ２００は、副
ＷＳＣ４００から応答があれば待ち状態が解除される（
ブロック８１５）、そうして、ブロック８１６において
、副ＷＳＣ４００からの応答のタイプが検査される。こ
の応答が、主ＷＳＧ４０がポーリングを開始したことを
示すものであれば、副ＣＰＵ２００は待ち状態に進む（
ブロック８１７）。応答が、主ＷＳＣ４０がポーリング
を開始しなかったことを示すものであれば、副ＣＰＵ２
００は補助通信リンクを介して主ＣＰＵ２０にメツセー
ジを送る（ブロック８２５）。
ち状態は、第１０ｂ図のブロック７１２または第１ 、
Ｏｄ図のブロック７５２がら入る。ＣＰＵ２００のよう
に、最初に副ＣＰＵとしてセットされていれば、ブロッ
ク７１２からブロック８１０に移行し、相手側（７）Ｗ
ＳＧ （４００）が″副″から１′主″に切替わる場合
はブロック７５２がらブロック８１０に移行する。″副
″状態で動作しているＣＰＵ即ち副ＣＰＵ２００は、副
ＷＳＣ４００から応答があれば待ち状態が解除される（
ブロック８１５）、そうして、ブロック８１６において
、副ＷＳＣ４００からの応答のタイプが検査される。こ
の応答が、主ＷＳＧ４０がポーリングを開始したことを
示すものであれば、副ＣＰＵ２００は待ち状態に進む（
ブロック８１７）。応答が、主ＷＳＣ４０がポーリング
を開始しなかったことを示すものであれば、副ＣＰＵ２
００は補助通信リンクを介して主ＣＰＵ２０にメツセー
ジを送る（ブロック８２５）。
当該機能に関して待ち状態に入った（ブロック８１７）
副ＣＰＵ２００は副ＷＳＣ４００からのメツセージがあ
れば待ち状態を解除される（ブロック８２０）。そうし
てブロック８２１においてそのメツセージのタイプが検
査される。この状態で有効なメツセージはただ１つであ
り、それは、主ＷＳＣ４０がポーリングを停止したこと
を示すメツセージである。ブロック８２１においてこの
メツセージが検知されると、副ＣＰＵ２００は補助通信
リンクを介して主ＣＰＵ２０にメツセージを送る（ブロ
ック８２５）。ブロック８２１において上記以外のメツ
セージが検知されると、ＣＰＵ２００は、副ＷＳ Ｃ４
００が作動不能であるということをＣＰＵ２００側のオ
ペレータに通知する（ブロック８２２）。こうして当該
機能に関する、オペレーションは終了する。
副ＣＰＵ２００は副ＷＳＣ４００からのメツセージがあ
れば待ち状態を解除される（ブロック８２０）。そうし
てブロック８２１においてそのメツセージのタイプが検
査される。この状態で有効なメツセージはただ１つであ
り、それは、主ＷＳＣ４０がポーリングを停止したこと
を示すメツセージである。ブロック８２１においてこの
メツセージが検知されると、副ＣＰＵ２００は補助通信
リンクを介して主ＣＰＵ２０にメツセージを送る（ブロ
ック８２５）。ブロック８２１において上記以外のメツ
セージが検知されると、ＣＰＵ２００は、副ＷＳ Ｃ４
００が作動不能であるということをＣＰＵ２００側のオ
ペレータに通知する（ブロック８２２）。こうして当該
機能に関する、オペレーションは終了する。
ＣＰＵ２００は、主ＷＳＣ４０がポーリングを停止した
というこ・とを表わすメツセージをＣＰＵ２０に送ると
（ブロック８２５）、次にプログラム可能なタイマをセ
ットしくブロック８２６）、待ち状態に進む（ブロック
８２７）。
というこ・とを表わすメツセージをＣＰＵ２０に送ると
（ブロック８２５）、次にプログラム可能なタイマをセ
ットしくブロック８２６）、待ち状態に進む（ブロック
８２７）。
副Ｗ、５Ｃ４ＱＱからメツセージが送られてくるカ（フ
ロック８３１）、補助通信リンクを介してＣＰＵ２０か
らメツセージが送られてくるか（ブロック８３２）、ま
たは、プログラム可能なタイマがタイムアウトすると（
ブロック８３３）、ＣＰＵ２００の待ち状態は解除され
る。タイムアウト前にＷＳｅ２−００からメツセージが
あれば（ブロック８３１）−プログラム可能なタイマは
リセットされ（ブロック８３５）、副ＷＳＣ４００から
のメツセージのタイプを検査する（ブロック８３６）。
ロック８３１）、補助通信リンクを介してＣＰＵ２０か
らメツセージが送られてくるか（ブロック８３２）、ま
たは、プログラム可能なタイマがタイムアウトすると（
ブロック８３３）、ＣＰＵ２００の待ち状態は解除され
る。タイムアウト前にＷＳｅ２−００からメツセージが
あれば（ブロック８３１）−プログラム可能なタイマは
リセットされ（ブロック８３５）、副ＷＳＣ４００から
のメツセージのタイプを検査する（ブロック８３６）。
そのメツセージが、主ＷＳＣ４０がポーリングを開始し
たということを表わすものであれば、ブロック８１５に
戻る。そうでなければ、ＣＰＵ２００は、副ＷＳＣ４０
０が作動不能であることをＣＰＵ２００側のオペレータ
に通知する（ブロック８２２）。こうしてこの機能は終
了する。ＣＰＵ２００がＣＰＵ２０から補助通信リング
を介してメツセージを受け取れば（ブロック８３２）
、ＣＰＵ２００はプログラム可能なタイマをリセットし
くブロック８４０）、そのメツセージのタイプを検査す
る（ブロック８４１）。ブロック８４１において、ＣＰ
ｔＪ２０から受け取ったメツセージが、主ＷＳＣ４００
が正常であることを表わしていると、ブロック８１０（
第１０Ｃ図）に戻る。ブロック８４１において、ＣＰｔ
Ｊ２０から受け取ったメツセージが、主ＷＳＣ４０が正
常でないことを表わしていると、ＣＰＵ２００は自身の
機械状態を″主″にセットしくブロック８４５）、ＣＰ
Ｕ２００の側のオペレータに、ＣＰＵ２００が５１主”
ＣＰＵとして動作していることを通知する（ブロック８
４６）、。
たということを表わすものであれば、ブロック８１５に
戻る。そうでなければ、ＣＰＵ２００は、副ＷＳＣ４０
０が作動不能であることをＣＰＵ２００側のオペレータ
に通知する（ブロック８２２）。こうしてこの機能は終
了する。ＣＰＵ２００がＣＰＵ２０から補助通信リング
を介してメツセージを受け取れば（ブロック８３２）
、ＣＰＵ２００はプログラム可能なタイマをリセットし
くブロック８４０）、そのメツセージのタイプを検査す
る（ブロック８４１）。ブロック８４１において、ＣＰ
ｔＪ２０から受け取ったメツセージが、主ＷＳＣ４００
が正常であることを表わしていると、ブロック８１０（
第１０Ｃ図）に戻る。ブロック８４１において、ＣＰｔ
Ｊ２０から受け取ったメツセージが、主ＷＳＣ４０が正
常でないことを表わしていると、ＣＰＵ２００は自身の
機械状態を″主″にセットしくブロック８４５）、ＣＰ
Ｕ２００の側のオペレータに、ＣＰＵ２００が５１主”
ＣＰＵとして動作していることを通知する（ブロック８
４６）、。
副ＷＳＣ４００からメツセージを受け取るかまたは補助
通信リンクを介してＣＰＵ２０からメツセージを受け取
るよりも前に、プログラム可能なタイマがタイムアウト
すれば（ブロック８３３）、ブロック８４５に進み、Ｃ
ＰＵ２００が自身の機械状態をパ主″にセットする。
通信リンクを介してＣＰＵ２０からメツセージを受け取
るよりも前に、プログラム可能なタイマがタイムアウト
すれば（ブロック８３３）、ブロック８４５に進み、Ｃ
ＰＵ２００が自身の機械状態をパ主″にセットする。
次に、第１図のコンピュータシステムの詳細を第２ａ図
乃至第２ｄ図を参照して説明する。第２ａ図において、
ＣＰＵ２０は、制御記憶装置２２から受け取る制御ワー
ドを処理するためのマイクロプロセッサ２１をきむ。こ
うしたタイプのＣＰＵは米国特許第４２５８４．１７号
に示されている。
乃至第２ｄ図を参照して説明する。第２ａ図において、
ＣＰＵ２０は、制御記憶装置２２から受け取る制御ワー
ドを処理するためのマイクロプロセッサ２１をきむ。こ
うしたタイプのＣＰＵは米国特許第４２５８４．１７号
に示されている。
マイクロプロセッサ２１は、仮想アドレス変換器２３及
び主記憶制御装置２４を介して、主記憶装置１５をアク
セスすることもできる。ＣＰＵ２０はＩ１０チャネル２
６とインターフェースする。
び主記憶制御装置２４を介して、主記憶装置１５をアク
セスすることもできる。ＣＰＵ２０はＩ１０チャネル２
６とインターフェースする。
Ｉ１０チャネル２６は、米国特許第４３８１５４０号に
示されているようなタイプのものを使用できる。
示されているようなタイプのものを使用できる。
Ｉ 、／ Ｏチャネル２６は、第２ｂ図のＷＳｅ４０及
び通信コントローラ６０とインタフェースする。
び通信コントローラ６０とインタフェースする。
Ｉ／○チャネル２６はシステム制御アダプタ３０ともイ
ンタフェースする。システム制御アダプタ３０は、米国
特許第４０２３１４２号に示されるようなタイプのアダ
プタである。
ンタフェースする。システム制御アダプタ３０は、米国
特許第４０２３１４２号に示されるようなタイプのアダ
プタである。
副コンピユータシステム１００のＣＰＵ２００を第２ｄ
図に示す。実施例では、ＣＰＵ２００は主ＣＰ Ｕ ２
０と同一構成であり、マイクロプロセッサ２１０、制御
記憶装置２００、仮想アドレス変換器２３０、及び主記
憶制御装置２４０を有する。副ＣＰＴＪ２００はＩ１０
チャネル２６０とインターフェースし、Ｉ１０チャネル
２６０は第２Ｃ図のｗｓｃ４００及び通信コントローラ
６００とインターフェースする。Ｉ１０チャネル２６０
はシステム制御アダプタ３００ともインターフェースす
る。
図に示す。実施例では、ＣＰＵ２００は主ＣＰ Ｕ ２
０と同一構成であり、マイクロプロセッサ２１０、制御
記憶装置２００、仮想アドレス変換器２３０、及び主記
憶制御装置２４０を有する。副ＣＰＴＪ２００はＩ１０
チャネル２６０とインターフェースし、Ｉ１０チャネル
２６０は第２Ｃ図のｗｓｃ４００及び通信コントローラ
６００とインターフェースする。Ｉ１０チャネル２６０
はシステム制御アダプタ３００ともインターフェースす
る。
第３ａ図乃至第３ｄ図は、独立したＷＳＣを含ム複数の
ＷＳＣを有するコンピュータシステムの詳細を表わすブ
ロック図である。
ＷＳＣを有するコンピュータシステムの詳細を表わすブ
ロック図である。
第３ａ図の主ＣＰＵ２０は第２ａ図と同様であるが、第
３ｂ図に示すように、複数のＷＳＣ４０に対するホスト
として働く点が異なっている。複数のＷＳＣ４０のうち
１つは主ＷＳＣとして機能し、他のＷＳＣ４０は１１主
”でも副”でもない独立なＷＳＣとして機能する。第３
ｄ図の副ＣＰＵ２００も第２ｄ図と同様である。第３Ｃ
図には、ホストコンピュータに接続される複数のＷＳＣ
４００を示す。複数のＷＳ Ｃ４００のうち１つは副Ｗ
ＳＣとして機能し、他のＷＳＣ４００は独立なＷＳＣと
して機能する。
３ｂ図に示すように、複数のＷＳＣ４０に対するホスト
として働く点が異なっている。複数のＷＳＣ４０のうち
１つは主ＷＳＣとして機能し、他のＷＳＣ４０は１１主
”でも副”でもない独立なＷＳＣとして機能する。第３
ｄ図の副ＣＰＵ２００も第２ｄ図と同様である。第３Ｃ
図には、ホストコンピュータに接続される複数のＷＳＣ
４００を示す。複数のＷＳ Ｃ４００のうち１つは副Ｗ
ＳＣとして機能し、他のＷＳＣ４００は独立なＷＳＣと
して機能する。
第４図では、ホストコンピュータ１０及び１００が第１
図のように機能するだけでなく、ホストコンピュータ１
０がホストコンピュータ１０００に対して゛′副″とし
て機能し、ホストコンピュータ１００がホストコンピュ
ータ１０００に対して１′主”として機能している。ホ
ストコンピュータ１０００は主ＷＳＣ，１００１及び副
ＷＳＣ１００２の両方を制御している。ホストコンピュ
ータ１０００は、さらに、ホストコンピュータ２０００
に対して１′主″として機能している。
図のように機能するだけでなく、ホストコンピュータ１
０がホストコンピュータ１０００に対して゛′副″とし
て機能し、ホストコンピュータ１００がホストコンピュ
ータ１０００に対して１′主”として機能している。ホ
ストコンピュータ１０００は主ＷＳＣ，１００１及び副
ＷＳＣ１００２の両方を制御している。ホストコンピュ
ータ１０００は、さらに、ホストコンピュータ２０００
に対して１′主″として機能している。
ＷＳＣ４０及びＷＳＣ４００は前述のように同一のもの
であり、その詳細は第５ａ図乃至第５Ｃ図に示す。工／
○チャネルを介してＣＰＵから送られてくるデータはＷ
ＳＣのチャネルアウトレジスタ４１に入り、そこからチ
ャネルバッファ４２に送られる。このデータは例えばＩ
１０装置指令であってもよい。制御記憶装置４３（第５
Ｃ図）に在るマイクロコードが指令をチャネルレノくツ
ファ４２からデータ記憶部４４（第５ｂ図）に移す。
であり、その詳細は第５ａ図乃至第５Ｃ図に示す。工／
○チャネルを介してＣＰＵから送られてくるデータはＷ
ＳＣのチャネルアウトレジスタ４１に入り、そこからチ
ャネルバッファ４２に送られる。このデータは例えばＩ
１０装置指令であってもよい。制御記憶装置４３（第５
Ｃ図）に在るマイクロコードが指令をチャネルレノくツ
ファ４２からデータ記憶部４４（第５ｂ図）に移す。
そうしてマイクロ命令が指令を復号する。こうしたマイ
クロ命令は実行に備えて制御記憶装置４３から命令レジ
スタ４５（第５ｂ図）に移される。
クロ命令は実行に備えて制御記憶装置４３から命令レジ
スタ４５（第５ｂ図）に移される。
指令が復号されると、指令の制御情報及びデータがデー
タ記憶部４４からＢＡレジスタ４６（第５ｃ図）に送ら
れる。再試行カウンタ及びポーｌノングリストだけでな
く２秒タイマ及び２分タイマもランダムアクセス記憶装
置（ＲＡＭ）４７ （第５ｃ図）の中に含まれる。
タ記憶部４４からＢＡレジスタ４６（第５ｃ図）に送ら
れる。再試行カウンタ及びポーｌノングリストだけでな
く２秒タイマ及び２分タイマもランダムアクセス記憶装
置（ＲＡＭ）４７ （第５ｃ図）の中に含まれる。
ワークステーション５０はワークステーションケーブル
５１を介してＷＳＣと接続する。ワークステーションケ
ーブル５１は、ＷＳＣの駆動／受信部４９（第５Ｃ図）
に接続されてし）る。駆動／受信部４９はＷＳＣの直列
化／並列イヒ器（ＳＥＲＤＥＳ）４Ｂ、（第５Ｃ図）と
接続する。５ＥＲＤＥ Ｓ ４．８の詳細は第６ａ図に
示す。５ＥＲＥＤＥ８４８は通常の並直列変換及び直並
列変換を行う。
５１を介してＷＳＣと接続する。ワークステーションケ
ーブル５１は、ＷＳＣの駆動／受信部４９（第５Ｃ図）
に接続されてし）る。駆動／受信部４９はＷＳＣの直列
化／並列イヒ器（ＳＥＲＤＥＳ）４Ｂ、（第５Ｃ図）と
接続する。５ＥＲＤＥ Ｓ ４．８の詳細は第６ａ図に
示す。５ＥＲＥＤＥ８４８は通常の並直列変換及び直並
列変換を行う。
第６ａ図のケーブルアドレスレジスタ５２は、ケーブル
５１−を構成している複数のラインの１つ、及びそれに
接続された複数のワークステーションの１つを指定する
ための情報を含んでし）る。ラインに接続されたワーク
ステーションだけでなく、第６ｂ図の駆動／受信部４９
に接続された各々のラインもアドレス指定することがで
きる。実施例では、最高７つのワークステーションを各
ラインに接続することが可能である。
５１−を構成している複数のラインの１つ、及びそれに
接続された複数のワークステーションの１つを指定する
ための情報を含んでし）る。ラインに接続されたワーク
ステーションだけでなく、第６ｂ図の駆動／受信部４９
に接続された各々のラインもアドレス指定することがで
きる。実施例では、最高７つのワークステーションを各
ラインに接続することが可能である。
ＷＳＣ４０（及びＷＳＣ４００）に隣接するワークステ
ーション５０は、ＷＳＣに接続されて魁するアウトコネ
クタに接続されてし）る。従って動作不能となったＷＳ
Ｃを取り除νＡたときしこラインを適切に終端すること
ができる。インコネクタ及びアウトコネクタを第７図に
示す。第７図に示すスイッチ７０はケーブル接続位置に
ある。スイッチ７０はライン終端抵抗７１と接続するご
ともできる。 本発明によれば、システムのデータ経路
トこおいて故障の影響を受ける要素の数を最／ｈ ’Ａ
Ｍ ＆こ抑えることができる。複数のＷＳＣのうちの１
つである副ＷＳＣは、動作中のＷＳＣに対しては１つの
ワークステーションのように見える。動作中のＷＳＣの
ホストコンピュータシステムに問題が発生するか、また
は動作中のＷＳＣ自身に問題が発生すれば、システムの
オペレーションを続行できるように副ＷＳＣがその任務
を引き継いでワークステーションを制御する。副ＷＳＣ
側の副ＣＰＵは通信路を利用して、主ＷＳＣ側の主ＣＰ
Ｕが正常に動作しなくなったかどうかを判定する。もし
そうならば副ＣＰＵは副ＷＳＣを介して、主ＷＳＣを副
”ｗｓｃに切替えることを要求するための返答を、主Ｗ
ＳＣに送り、副ＷＳＣ自身は″主″ＷＳＣとしてその任
務を引き継ぐ。
ーション５０は、ＷＳＣに接続されて魁するアウトコネ
クタに接続されてし）る。従って動作不能となったＷＳ
Ｃを取り除νＡたときしこラインを適切に終端すること
ができる。インコネクタ及びアウトコネクタを第７図に
示す。第７図に示すスイッチ７０はケーブル接続位置に
ある。スイッチ７０はライン終端抵抗７１と接続するご
ともできる。 本発明によれば、システムのデータ経路
トこおいて故障の影響を受ける要素の数を最／ｈ ’Ａ
Ｍ ＆こ抑えることができる。複数のＷＳＣのうちの１
つである副ＷＳＣは、動作中のＷＳＣに対しては１つの
ワークステーションのように見える。動作中のＷＳＣの
ホストコンピュータシステムに問題が発生するか、また
は動作中のＷＳＣ自身に問題が発生すれば、システムの
オペレーションを続行できるように副ＷＳＣがその任務
を引き継いでワークステーションを制御する。副ＷＳＣ
側の副ＣＰＵは通信路を利用して、主ＷＳＣ側の主ＣＰ
Ｕが正常に動作しなくなったかどうかを判定する。もし
そうならば副ＣＰＵは副ＷＳＣを介して、主ＷＳＣを副
”ｗｓｃに切替えることを要求するための返答を、主Ｗ
ＳＣに送り、副ＷＳＣ自身は″主″ＷＳＣとしてその任
務を引き継ぐ。
［発明の効果コ
以上に説明したワークステーションコントローラの機能
によりコンピュータシステムの可用性を高めることがで
きる。
によりコンピュータシステムの可用性を高めることがで
きる。
第１図は本発明を実施するコンピュータシステムの概略
を表わすブロック図、第２図は第２ａ図乃至第２ｄ図の
関係を表わすブロック図、第２ａ図乃至第２ｄ図は第１
図のコンピュータシステムの詳細を表わすブロック図、
第３図は第３ａ図乃至第３ｄ図の関係を表わすブロック
図、第３ａ図乃至第３ｄ図は独立なワークステーション
コントローラＷＳＣを含む複数のＷＳＣを有するコンピ
ュータシステムの詳細を表わすブロック図、第４図は４
つのホストコンピュータのうちの１つが、少なくとも１
以上の副”ホストコンピュータに対して″主″ホストコ
ンピュータとして機能する場合のコンピュータシステム
の概略を表わすブロック図、第５図は第５ａ図乃至第５
ｃ図の関係を表わすブロック図、第５ａ図及至第５Ｃ図
はＷＳＣのデータの流れを表わすブロック図、第６ａ図
及び第６図すはＷＳＣの一部を詳細に表わすブロック図
、第７図はラインと終端抵抗との接続の様子を表わす図
、第８ａ図及び第８ｂ図は主ＷＳＣのオペレーションを
表わす流れ図、第９図は副ＷＳＣのオペレーションを表
わす流れ図、第１０図び副ＣＰＵのオペレーションを表
わす流れ図である。 “出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 − （外１名） ＦＩＧ、 ２ ＦＩＧ、 ２ｂ スσ ＦＩＧ、 ３ ＦＩＧ、 ３ｂ ＦＩＧ、 ３ｄ ＦＩＧ、 ５ ＦＩＧ、 ５ｂ ＦＩＧ、 ５ｃ 噛 □ ＦＩＧ、 ６ａ ＦＩＧ、 ６ｂ ＋Ａ＋Ｂ＋Ｃ＋（ｔＭ作！ ロ匡四］ ＦＩＧ、 ９ ＦＩＧ、土■ｂ ＦＩＧ、土■Ｃ
を表わすブロック図、第２図は第２ａ図乃至第２ｄ図の
関係を表わすブロック図、第２ａ図乃至第２ｄ図は第１
図のコンピュータシステムの詳細を表わすブロック図、
第３図は第３ａ図乃至第３ｄ図の関係を表わすブロック
図、第３ａ図乃至第３ｄ図は独立なワークステーション
コントローラＷＳＣを含む複数のＷＳＣを有するコンピ
ュータシステムの詳細を表わすブロック図、第４図は４
つのホストコンピュータのうちの１つが、少なくとも１
以上の副”ホストコンピュータに対して″主″ホストコ
ンピュータとして機能する場合のコンピュータシステム
の概略を表わすブロック図、第５図は第５ａ図乃至第５
ｃ図の関係を表わすブロック図、第５ａ図及至第５Ｃ図
はＷＳＣのデータの流れを表わすブロック図、第６ａ図
及び第６図すはＷＳＣの一部を詳細に表わすブロック図
、第７図はラインと終端抵抗との接続の様子を表わす図
、第８ａ図及び第８ｂ図は主ＷＳＣのオペレーションを
表わす流れ図、第９図は副ＷＳＣのオペレーションを表
わす流れ図、第１０図び副ＣＰＵのオペレーションを表
わす流れ図である。 “出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 − （外１名） ＦＩＧ、 ２ ＦＩＧ、 ２ｂ スσ ＦＩＧ、 ３ ＦＩＧ、 ３ｂ ＦＩＧ、 ３ｄ ＦＩＧ、 ５ ＦＩＧ、 ５ｂ ＦＩＧ、 ５ｃ 噛 □ ＦＩＧ、 ６ａ ＦＩＧ、 ６ｂ ＋Ａ＋Ｂ＋Ｃ＋（ｔＭ作！ ロ匡四］ ＦＩＧ、 ９ ＦＩＧ、土■ｂ ＦＩＧ、土■Ｃ
Claims (1)
- 【特許請求の範囲】 主ホストコンピュータと、 該主ホストコンピュータに接続された主ワークステーシ
ョンコントローラと、 該主ワークステーションコントローラに接続されそれに
よって制御可能な複数のワークステーションと、 副ホストコンピュータと、 該副ホストコンピュータ及び前記複数のワークステーシ
ョン、に接続された副ワークステーションコントローラ
と、 を有し、 該副ワークステーションコントローラが副モードにある
ときは該副ワークステーションコントローラは前記主ワ
ークステーションコントローラによってポーリングがで
き、該主ワークステーションコントローラが所定期間内
に前記副ワークステーションコントローラをポーリング
できないときは該副ワークステーションコントローラが
副モードから主モードに切替わって前記複数のワークス
テーションを制御する、 ことを特徴とするコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53111483A | 1983-09-12 | 1983-09-12 | |
| US531114 | 1983-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6061850A true JPS6061850A (ja) | 1985-04-09 |
| JPH0226253B2 JPH0226253B2 (ja) | 1990-06-08 |
Family
ID=24116294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59147705A Granted JPS6061850A (ja) | 1983-09-12 | 1984-07-18 | コンピユ−タシステム |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0139125B1 (ja) |
| JP (1) | JPS6061850A (ja) |
| DE (1) | DE3484727D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272248A (ja) * | 1985-09-25 | 1987-04-02 | Hitachi Ltd | デ−タ伝送システムの現用予備切替方法 |
| US4710926A (en) * | 1985-12-27 | 1987-12-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fault recovery in a distributed processing system |
| US5377322A (en) * | 1989-07-19 | 1994-12-27 | Hitachi, Ltd. | Information handling method and system utilizing multiple interconnected processors and controllers |
| WO2014064696A1 (en) * | 2012-10-25 | 2014-05-01 | Michael Behagen | Time saving device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112511A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5348434A (en) * | 1976-10-15 | 1978-05-01 | Hitachi Denshi Ltd | System mode switching method and its equipment |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2224959B1 (ja) * | 1973-04-05 | 1976-09-10 | Constr Telephoniques | |
| US3991407A (en) * | 1975-04-09 | 1976-11-09 | E. I. Du Pont De Nemours And Company | Computer redundancy interface |
| JPS5215204A (en) * | 1975-07-26 | 1977-02-04 | Fuji Electric Co Ltd | Informatioon transmission system |
| IT1209187B (it) * | 1980-02-11 | 1989-07-16 | Sits Soc It Telecom Siemens | Dispositivo di controllo del corretto funzionamento di una coppia di elaboratori funzionanti uno come riserva calda dell'altro. |
| US4351023A (en) * | 1980-04-11 | 1982-09-21 | The Foxboro Company | Process control system with improved system security features |
| US4455601A (en) * | 1981-12-31 | 1984-06-19 | International Business Machines Corporation | Cross checking among service processors in a multiprocessor system |
-
1984
- 1984-07-18 JP JP59147705A patent/JPS6061850A/ja active Granted
- 1984-08-01 DE DE8484109087T patent/DE3484727D1/de not_active Expired - Lifetime
- 1984-08-01 EP EP19840109087 patent/EP0139125B1/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112511A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5348434A (en) * | 1976-10-15 | 1978-05-01 | Hitachi Denshi Ltd | System mode switching method and its equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3484727D1 (de) | 1991-07-25 |
| EP0139125A3 (en) | 1987-12-02 |
| JPH0226253B2 (ja) | 1990-06-08 |
| EP0139125A2 (en) | 1985-05-02 |
| EP0139125B1 (en) | 1991-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058056A (en) | Workstation takeover control | |
| US5748883A (en) | Distributed device status in a clustered system environment | |
| EP0010211B1 (en) | Data storage subsystem comprising a pair of control units and method for the automatic recovery of data from a defaulting one of these control units | |
| KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| US5696895A (en) | Fault tolerant multiple network servers | |
| US7490264B2 (en) | Method for error handling in a dual adaptor system where one adaptor is a master | |
| US5784617A (en) | Resource-capability-based method and system for handling service processor requests | |
| EP0305068A2 (en) | Controlling asynchronously operating peripherals | |
| JPH09128305A (ja) | 外部記憶装置 | |
| US6804794B1 (en) | Error condition handling | |
| JPS6061850A (ja) | コンピユ−タシステム | |
| JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
| JPS59161743A (ja) | 構成切替方式 | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JP2019149053A (ja) | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム | |
| JPH0792731B2 (ja) | 外部記憶装置の診断方式 | |
| JPH0756842A (ja) | チャネルサブシステム | |
| JPS638500B2 (ja) | ||
| US20200159918A1 (en) | Computer system and device management method | |
| JPH05175980A (ja) | 系間交絡通信制御方式 | |
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 | |
| JPH08328990A (ja) | 計算機システムおよびその処理方法 | |
| US7873662B2 (en) | Link between a central system and a satellite system for executing operations of the central system | |
| JPS5990299A (ja) | メモリ障害救済方式 | |
| JPH04239364A (ja) | バスインターフェイス回路 |