JPS6061983A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6061983A JPS6061983A JP58168132A JP16813283A JPS6061983A JP S6061983 A JPS6061983 A JP S6061983A JP 58168132 A JP58168132 A JP 58168132A JP 16813283 A JP16813283 A JP 16813283A JP S6061983 A JPS6061983 A JP S6061983A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- vibrations
- base
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、例えば半導体メモリのセンス回路におけるセ
ンス出力信号電圧等の振動（リンギング）を防止するに
好適な内部電圧発生回路を有する半導体集積回路に関す
る。
ンス出力信号電圧等の振動（リンギング）を防止するに
好適な内部電圧発生回路を有する半導体集積回路に関す
る。
従来のメモリＬＳＩのセンス回路として、第１図に示す
回路が知られている。第１図で１５はワード線、１６は
ディジット線、１７ｄメモリセル、１８は情報保持用の
電流源、１９はディジット線クランプ用の電流源、２０
は読み出し用の電流源である。各ディジット線にエミッ
タが接続されたトランジスタ１０のペースには参照電圧
が印加されておシ、これらのトランジスタのコレクタが
共通に接続され、それぞれトランジスタ１．２のエミッ
タに接続されてワイヤードオア接続となっている。また
６、７．８．９はそれぞれディジット線対の選択用のト
ランジスタである。この回路によれば、読み出し電流は
選択された記憶セルの情報の状態によシ、トランジスタ
１か、あるいはトランジスタ２のいずれか一方に流れる
。従ってセンス出力信号線３及び４に電位差を生じ、差
動アンプ２１を介してメモリ情報が出力される。従来、
この回路ではトランジスタ１及び２のベースを１つの内
部電圧源で共通に駆動する方式をとっていた。
回路が知られている。第１図で１５はワード線、１６は
ディジット線、１７ｄメモリセル、１８は情報保持用の
電流源、１９はディジット線クランプ用の電流源、２０
は読み出し用の電流源である。各ディジット線にエミッ
タが接続されたトランジスタ１０のペースには参照電圧
が印加されておシ、これらのトランジスタのコレクタが
共通に接続され、それぞれトランジスタ１．２のエミッ
タに接続されてワイヤードオア接続となっている。また
６、７．８．９はそれぞれディジット線対の選択用のト
ランジスタである。この回路によれば、読み出し電流は
選択された記憶セルの情報の状態によシ、トランジスタ
１か、あるいはトランジスタ２のいずれか一方に流れる
。従ってセンス出力信号線３及び４に電位差を生じ、差
動アンプ２１を介してメモリ情報が出力される。従来、
この回路ではトランジスタ１及び２のベースを１つの内
部電圧源で共通に駆動する方式をとっていた。
次にこの方式の欠点を説明する。ディジット線選択信号
Ｖｙｌが高電位（Ｈｉｇｈ）から低電位（ＬＯＩＶ）に
切換わＤ、Ｖｒ２がＩ、ｏｗからＨｉｇｌｌに切換わる
とトランジスタ６及び７から流れていた読み出し電流が
切れ、トランジスタ８及び９から流れるようになる。こ
の時、トランジスタ６．７とトランジスタ８．９に流れ
る読み出し電流が第３図の破線のように切換わるならば
問題とならないが、 Ｖｒ２がＬＯＷからＨ４ｇｈに切
換わる時、トランジスタ８゜９のエミッタの浮遊容量Ｃ
ｓを充電するために第３図の実線で示すようなオーバシ
ュートのある電流とな＃）％その後エミッタ７オロアの
リンキング現象のようにリンキングする。この傾向はト
ランジスタの接合容量やベース抵抗、及びエミッタ抵抗
が小さい程、強く現われる傾向にある。従って高速・高
集積化のためにデバイスが微細化される程、強く現われ
る事となる。前述の如く、メモリセルのｎＣ恒情報のセ
ンス方式が、読み出し電流をトランジスタ１か、あるい
はトランジスタ２のいずれか一方に流し、センス出力信
号に電位差が生じる事で行なわれる方式なので、例えば
リンキングをともなった振動の大きい読み出し電流がト
ランジスタ８とトランジスタ１０を介してトランジスタ
１に流れると、トランジスタ１のコレクタ電圧であるセ
ンス出力信号線３の電圧が振動する。
Ｖｙｌが高電位（Ｈｉｇｈ）から低電位（ＬＯＩＶ）に
切換わＤ、Ｖｒ２がＩ、ｏｗからＨｉｇｌｌに切換わる
とトランジスタ６及び７から流れていた読み出し電流が
切れ、トランジスタ８及び９から流れるようになる。こ
の時、トランジスタ６．７とトランジスタ８．９に流れ
る読み出し電流が第３図の破線のように切換わるならば
問題とならないが、 Ｖｒ２がＬＯＷからＨ４ｇｈに切
換わる時、トランジスタ８゜９のエミッタの浮遊容量Ｃ
ｓを充電するために第３図の実線で示すようなオーバシ
ュートのある電流とな＃）％その後エミッタ７オロアの
リンキング現象のようにリンキングする。この傾向はト
ランジスタの接合容量やベース抵抗、及びエミッタ抵抗
が小さい程、強く現われる傾向にある。従って高速・高
集積化のためにデバイスが微細化される程、強く現われ
る事となる。前述の如く、メモリセルのｎＣ恒情報のセ
ンス方式が、読み出し電流をトランジスタ１か、あるい
はトランジスタ２のいずれか一方に流し、センス出力信
号に電位差が生じる事で行なわれる方式なので、例えば
リンキングをともなった振動の大きい読み出し電流がト
ランジスタ８とトランジスタ１０を介してトランジスタ
１に流れると、トランジスタ１のコレクタ電圧であるセ
ンス出力信号線３の電圧が振動する。
この時、トランジスタ１に流れる電流の振動が原因で、
トランジスタ１０ベース電圧である内部電圧源５の電圧
が振動し、共通に接続されているトランジスタ２０ベー
ス電圧をも振動する。このため、トランジスタ２の電流
が振動し第４図の実線で示す如く、トランジスタ２のコ
レクタ電圧である、センス出力信号線４の電圧を振動さ
せる事となる。つまシ、従来回路ではトランジスタ１と
２のベースを１つの内部電圧源５で駆動しているために
、トランジスタ１に流れる電流の振動がトランジスタ２
に流れる電流に振動を誘導する結果となっている。
トランジスタ１０ベース電圧である内部電圧源５の電圧
が振動し、共通に接続されているトランジスタ２０ベー
ス電圧をも振動する。このため、トランジスタ２の電流
が振動し第４図の実線で示す如く、トランジスタ２のコ
レクタ電圧である、センス出力信号線４の電圧を振動さ
せる事となる。つまシ、従来回路ではトランジスタ１と
２のベースを１つの内部電圧源５で駆動しているために
、トランジスタ１に流れる電流の振動がトランジスタ２
に流れる電流に振動を誘導する結果となっている。
以上、従来回路の問題点をメモリのセンス回路で説明し
たが、上記問題点はメモリのセンス回路に限らず、同一
の回路形式をもつ半導体集積回路についても同じことが
いえる。
たが、上記問題点はメモリのセンス回路に限らず、同一
の回路形式をもつ半導体集積回路についても同じことが
いえる。
本発明の目的は、ベース電圧を１つの内部電圧源で共通
に駆動されている複数のトランジスタの電流を、各々の
トランジスタのコレクタに接続された負荷での電位変化
で検出する半導体集積回路において、一方のトランジス
タに流れる電流の振動が、その他のトランジスタに流れ
る電流に振動を誘導してしまうのを防止し動作のよシ安
定な半導体集積回路を提供することにおる。
に駆動されている複数のトランジスタの電流を、各々の
トランジスタのコレクタに接続された負荷での電位変化
で検出する半導体集積回路において、一方のトランジス
タに流れる電流の振動が、その他のトランジスタに流れ
る電流に振動を誘導してしまうのを防止し動作のよシ安
定な半導体集積回路を提供することにおる。
従来回路で生じたリンキングの原因は、１つの内部電圧
源で複数のトランジスタのベースを駆動しているので、
一方のトランジスタに流れる電流の振動によシ、内部電
圧源の電圧が振動せられ、本来振動すべきはずでない、
その他のトランジスタの電流を振動させることにある。
源で複数のトランジスタのベースを駆動しているので、
一方のトランジスタに流れる電流の振動によシ、内部電
圧源の電圧が振動せられ、本来振動すべきはずでない、
その他のトランジスタの電流を振動させることにある。
従って、この解決策としては、複数のトランジスタのベ
ースを、それぞれ別々の内部電圧源で駆動し、振動の誘
導を防止すればよい。
ースを、それぞれ別々の内部電圧源で駆動し、振動の誘
導を防止すればよい。
以下、本発明の一実施例としてメモリのセンス回路への
適用例を第２図によシ説明する。
適用例を第２図によシ説明する。
トランジスタ１及び２、センス出力信号線３及び４と差
動アンプ、さらに、読み出し電流切換え用トランジスタ
６〜１０の構成は全て従来回路の構成と同一である。内
部電圧源５と１１は本発明の特徴を成す分離した内部電
圧源である。内部電圧源５はトランジスタ１のベースの
みに接続し。
動アンプ、さらに、読み出し電流切換え用トランジスタ
６〜１０の構成は全て従来回路の構成と同一である。内
部電圧源５と１１は本発明の特徴を成す分離した内部電
圧源である。内部電圧源５はトランジスタ１のベースの
みに接続し。
内部電圧源１１はトランジスタ２０ベースのみに接続し
ている。なお、内部電圧源５と１１は同一の特性を有す
る電圧源である事が回路設計上好ましい。
ている。なお、内部電圧源５と１１は同一の特性を有す
る電圧源である事が回路設計上好ましい。
この回路のセンス方法は従来回路の場合と全く同じであ
るので説明を省き、本発明の特長でおる、内部電圧源を
分離した効果を以下に述べる。
るので説明を省き、本発明の特長でおる、内部電圧源を
分離した効果を以下に述べる。
本実施例によればトランジスタ１に例えば第３図の実線
で示すような振動（リンギング）の大きい電流が流れ、
トランジスタ１のベース電圧を振動させる事になった場
合でも、トランジスタ１と２のベースが従来のように接
続されておらず、分離しているのでトランジスタ２のベ
ース電圧は振動しない。とのため、トランジスタ２の電
流は振動せス、トランジスタ２のコレクタ電圧は第４図
の一点釦線で示すように振動が生じない。以上のように
、本実施例によれば、センス出力信号が低電位から高電
位に切換わる時に生じる電圧振動（リンギング）を生じ
なくする効果がある。
で示すような振動（リンギング）の大きい電流が流れ、
トランジスタ１のベース電圧を振動させる事になった場
合でも、トランジスタ１と２のベースが従来のように接
続されておらず、分離しているのでトランジスタ２のベ
ース電圧は振動しない。とのため、トランジスタ２の電
流は振動せス、トランジスタ２のコレクタ電圧は第４図
の一点釦線で示すように振動が生じない。以上のように
、本実施例によれば、センス出力信号が低電位から高電
位に切換わる時に生じる電圧振動（リンギング）を生じ
なくする効果がある。
本発明によれば、センス出力信号が低電位から高電位に
切換わる時に生じる電圧振動（リンギング）を防止でき
るので、センス出力信号を入力とする差動アンプの動作
安定化に効果がある。
切換わる時に生じる電圧振動（リンギング）を防止でき
るので、センス出力信号を入力とする差動アンプの動作
安定化に効果がある。
り上メモリのセンス回路に適用した例について述べてき
たが、本発明の効果は同一の回路型式を有する半導体集
積回路でも期待出来ることは言うまでもない。
たが、本発明の効果は同一の回路型式を有する半導体集
積回路でも期待出来ることは言うまでもない。
第１図は従来のセンス回路、第２図は本発明の実施例を
示すセンス回路、第３図及び第４図は従来回路の問題点
と本発明の詳細な説明する動作説明図である。 ５．１１・・・内部電圧発生回路。 代理人 弁理士 高橋明夫
示すセンス回路、第３図及び第４図は従来回路の問題点
と本発明の詳細な説明する動作説明図である。 ５．１１・・・内部電圧発生回路。 代理人 弁理士 高橋明夫
Claims (1)
- 複数の信号線を有し、各々の信号線は、各々のトランジ
スタのエミッタに接続されており、信号線を流れる電流
の大小または有無を、前記各々のトランジスタのコレク
タに接続された抵抗での電位変化で検出する半導体集積
回路に於いて、前記各々のトランジスタのベース電位を
各トランジスタごとに設けた内部電圧発生回路の出力電
圧でそれぞれ駆動する事を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168132A JP2528809B2 (ja) | 1983-09-14 | 1983-09-14 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168132A JP2528809B2 (ja) | 1983-09-14 | 1983-09-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6061983A true JPS6061983A (ja) | 1985-04-09 |
| JP2528809B2 JP2528809B2 (ja) | 1996-08-28 |
Family
ID=15862423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168132A Expired - Lifetime JP2528809B2 (ja) | 1983-09-14 | 1983-09-14 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528809B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634186A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Bipolar memory circuit |
| JPS56127998U (ja) * | 1980-02-25 | 1981-09-29 |
-
1983
- 1983-09-14 JP JP58168132A patent/JP2528809B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5634186A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Bipolar memory circuit |
| JPS56127998U (ja) * | 1980-02-25 | 1981-09-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2528809B2 (ja) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629793A (ja) | 同期ディジタル論理回路 | |
| JPS6061983A (ja) | 半導体集積回路 | |
| US4626706A (en) | Digital signal level translation/master-slave flip flop with look-ahead | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| JP2813202B2 (ja) | 入力装置 | |
| KR970004075B1 (ko) | 2-위상-클록화된 쌍극성 시프트 레지스터 | |
| JPH0563067B2 (ja) | ||
| JP2651830B2 (ja) | 半導体集積回路 | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPS61274513A (ja) | 論理レベル変換器 | |
| JPS5980022A (ja) | アクテイブ出力デイスエ−ブル回路 | |
| JPH04230120A (ja) | 差動ｅｃｌバス３状態検出受信機 | |
| JP2540984B2 (ja) | 半導体記憶装置 | |
| US5420814A (en) | Small skew-clocked synchronous semiconductor device | |
| JPH06209237A (ja) | 記憶セル | |
| JPS62281616A (ja) | Ｅｃｌ出力回路 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JPS62177788A (ja) | 半導体集積回路 | |
| JPS6315523A (ja) | 論理回路 | |
| JPH04309009A (ja) | データ保持ラッチ回路 | |
| JPH10241104A (ja) | 磁気ヘッド駆動回路および半導体集積回路 | |
| JPS6323418A (ja) | 出力回路 | |
| JPS639226A (ja) | Ｔｔｌ回路 | |
| JPS63244391A (ja) | 半導体記憶装置 |