JPS6063626A - マイクロ・プロセツサの自動再起動回路 - Google Patents
マイクロ・プロセツサの自動再起動回路Info
- Publication number
- JPS6063626A JPS6063626A JP58166890A JP16689083A JPS6063626A JP S6063626 A JPS6063626 A JP S6063626A JP 58166890 A JP58166890 A JP 58166890A JP 16689083 A JP16689083 A JP 16689083A JP S6063626 A JPS6063626 A JP S6063626A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- circuit
- clock
- detecting
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明はマイクロ・プロセッサの自動再起動回路に係り
、特に外部モジュールからマスク・クロックを供給され
て動作するマイクロ・プロセッサを使用する装置に於け
るマイクロ・プロセッサの自動再起動回路に関するもの
である。
、特に外部モジュールからマスク・クロックを供給され
て動作するマイクロ・プロセッサを使用する装置に於け
るマイクロ・プロセッサの自動再起動回路に関するもの
である。
（ｂｌ、従来技術の問題点
マイクロ・プロセッサを有するユニットには普通マスク
・クロックが内臓されている。従って複数個のマイクロ
・プロセッサを有するユニットを使用する場合、−個の
マスク・クロックを使用して、多数のマイクロ・プロセ
ッサにこのマスク・クロックを供給すれば経済的なシス
テムを構成することが出来る。
・クロックが内臓されている。従って複数個のマイクロ
・プロセッサを有するユニットを使用する場合、−個の
マスク・クロックを使用して、多数のマイクロ・プロセ
ッサにこのマスク・クロックを供給すれば経済的なシス
テムを構成することが出来る。
然しなから此の様な構成を採る場合には従来のマイクロ
・プロセッサの自動再起動回路を使用すると、システム
の電源を投入した侭マスク・クロックを供給するユニッ
トを抜き差ししたり、任意のマイクロ・プロセッサを有
するユニットを抜き差しする時には正常に起動しないと
云う欠点が生ずる。
・プロセッサの自動再起動回路を使用すると、システム
の電源を投入した侭マスク・クロックを供給するユニッ
トを抜き差ししたり、任意のマイクロ・プロセッサを有
するユニットを抜き差しする時には正常に起動しないと
云う欠点が生ずる。
（Ｃ）９発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
システムの電源を投入した侭マスク・クロックを供給す
るユニットを抜き差ししたり、任意のマイクロ・プロセ
ッサを有するユニットを抜き差しする時でも常に正確に
動作するマイクロ・プロセッサの自動再起動回路を提供
することである。
システムの電源を投入した侭マスク・クロックを供給す
るユニットを抜き差ししたり、任意のマイクロ・プロセ
ッサを有するユニットを抜き差しする時でも常に正確に
動作するマイクロ・プロセッサの自動再起動回路を提供
することである。
（ｄ）８発明の構成
上記の目的は本発明によれば、外部モジュールから外部
クロックを供給されて動作するマイクロ・プロセッサを
有する回路に於いて、電源の立ち上がり検出回路、前記
外部クロックのオン／オフ状態の変化を検出する回路、
前記外部クロックを分周して作られる前記マイクロ・プ
ロセッサのイネーブル・クロックのオン／オフ状態の変
化を検出する回路、及び前記マイクロ・プロセッサの暴
走を検出するウォッチ・ドック・タイマ回路を具備し、
前記各回路の出力信号の論理和により自動的に前記マイ
クロ・プロセッサをリセットし再起動させることを特徴
とするマイクロ・プロセッサの自動再起動回路を提供す
ることにより達成され（ｅ）８発明の実施例 本発明は電源の立ち上がりの検出機能、外部からのマス
ク・クロックのオン・オフの変化を検出する機能、マイ
クロ・プロセッサσイネーブル・クロックのオン・オフ
の変化を検出する機能、及びマイクロ・プロセッサの暴
走をウォッチ・ドック・タイマにより検出する機能を具
備し、此れ等の機能によりマイクロ・プロセッサに再起
動をかけるものである。
クロックを供給されて動作するマイクロ・プロセッサを
有する回路に於いて、電源の立ち上がり検出回路、前記
外部クロックのオン／オフ状態の変化を検出する回路、
前記外部クロックを分周して作られる前記マイクロ・プ
ロセッサのイネーブル・クロックのオン／オフ状態の変
化を検出する回路、及び前記マイクロ・プロセッサの暴
走を検出するウォッチ・ドック・タイマ回路を具備し、
前記各回路の出力信号の論理和により自動的に前記マイ
クロ・プロセッサをリセットし再起動させることを特徴
とするマイクロ・プロセッサの自動再起動回路を提供す
ることにより達成され（ｅ）８発明の実施例 本発明は電源の立ち上がりの検出機能、外部からのマス
ク・クロックのオン・オフの変化を検出する機能、マイ
クロ・プロセッサσイネーブル・クロックのオン・オフ
の変化を検出する機能、及びマイクロ・プロセッサの暴
走をウォッチ・ドック・タイマにより検出する機能を具
備し、此れ等の機能によりマイクロ・プロセッサに再起
動をかけるものである。
第１図は本発明の一実施例を示すブロック図である。
第２図は第１図の動作を説明する図である。
図中、Ｐ−ＤＥＴは電源立ち上がり検出回路、ＤＯＧは
ウォッチ・ドック・タイマ、ＭＰＵはマイクロ・プロセ
ンサ、Ｍｌ、Ｍ２は夫々モノ・ステーブル・マルチバイ
ブレーク回路、Ｒ１、Ｒ２は夫々抵抗、ＣＩ、Ｃ２は夫
々コンデンサ、Ｇ１、Ｇ２、Ｇ３は夫々アンド・ゲート
、Ｇ４はオア・ゲート、Ｂｕｓはユニット内部のバスで
ある。
ウォッチ・ドック・タイマ、ＭＰＵはマイクロ・プロセ
ンサ、Ｍｌ、Ｍ２は夫々モノ・ステーブル・マルチバイ
ブレーク回路、Ｒ１、Ｒ２は夫々抵抗、ＣＩ、Ｃ２は夫
々コンデンサ、Ｇ１、Ｇ２、Ｇ３は夫々アンド・ゲート
、Ｇ４はオア・ゲート、Ｂｕｓはユニット内部のバスで
ある。
以下図に従って本発明の詳細な説明する。
端子ａにマスク・クロック（４ｆ）が印加される。電源
の投入により電源電圧が立ち上がると、電源立ち上がり
検出回路Ｐ−ＤＥＴは此れを検出し、其の出力を〔第２
図の■〕オンとする。此の結果アンド・ゲートＧ２を経
由してマスタ・クロック（４ｆ）（第２図の■〕は、マ
イクロ・プロセッサＭＰＵのＥｘｔａｌ端子に入力され
、マイクロ・プロセッサＭＰＵが正常動作をしていれば
１／４に分周されてＥ端子にイネーブル・クロック信号
〔第２図の■〕を出力する。
の投入により電源電圧が立ち上がると、電源立ち上がり
検出回路Ｐ−ＤＥＴは此れを検出し、其の出力を〔第２
図の■〕オンとする。此の結果アンド・ゲートＧ２を経
由してマスタ・クロック（４ｆ）（第２図の■〕は、マ
イクロ・プロセッサＭＰＵのＥｘｔａｌ端子に入力され
、マイクロ・プロセッサＭＰＵが正常動作をしていれば
１／４に分周されてＥ端子にイネーブル・クロック信号
〔第２図の■〕を出力する。
此のイネーブル・クロック信号（ｆ）はモノ・ステーブ
ル・マルチバイブレーク回路Ｍ２に印加されモノ・ステ
ーブル・マルチバイブレーク回路Ｍ２を起動し、其の出
力画をローとし〔第２図の■〕、アンド・ゲートＧ１を
インヒビソトする。
ル・マルチバイブレーク回路Ｍ２に印加されモノ・ステ
ーブル・マルチバイブレーク回路Ｍ２を起動し、其の出
力画をローとし〔第２図の■〕、アンド・ゲートＧ１を
インヒビソトする。
此の特進、即ち抵抗Ｒ２、コンデンサＣ２により決まる
時間τ２後迄、アンド・ゲートＧ１はインヒビソトされ
ていない為、マスク・クロック（４ｆ）はアンド・ゲー
トＧ１を経由〔第２図の■〕し、オア・ゲートＧ４を通
って〔第２図の■〕、モノ・ステーブル・マルチバイブ
レーク回路Ｍ１に印加し、モノ・ステーブル・マルチバ
イブレーク回路Ｍ」を起動〔第２図の■〕する。
時間τ２後迄、アンド・ゲートＧ１はインヒビソトされ
ていない為、マスク・クロック（４ｆ）はアンド・ゲー
トＧ１を経由〔第２図の■〕し、オア・ゲートＧ４を通
って〔第２図の■〕、モノ・ステーブル・マルチバイブ
レーク回路Ｍ１に印加し、モノ・ステーブル・マルチバ
イブレーク回路Ｍ」を起動〔第２図の■〕する。
此の結果ユニットのイニシアライズ及びマイクロ、プロ
セッサＭＰＵの内部のイニシアライズに必要な抵抗Ｒ１
、コンデンサＣＩにより決まる時間τ１の間アンド・ゲ
ートＧ３は開き、第２図の［相］に示す様なリセット信
号を出力する。
セッサＭＰＵの内部のイニシアライズに必要な抵抗Ｒ１
、コンデンサＣＩにより決まる時間τ１の間アンド・ゲ
ートＧ３は開き、第２図の［相］に示す様なリセット信
号を出力する。
次にマスク・クロック（４ｆ）の断の場合は、イネーブ
ル信号が無くなるのでモノ・ステーブル・マルチバイブ
レーク回路Ｍ２が抵抗Ｒ２、コンデンサＣ２より決まる
時間τ２連れて動作し、アンド・ゲートＧ１のインヒビ
、７トを解除する〔第２図の■〕。
ル信号が無くなるのでモノ・ステーブル・マルチバイブ
レーク回路Ｍ２が抵抗Ｒ２、コンデンサＣ２より決まる
時間τ２連れて動作し、アンド・ゲートＧ１のインヒビ
、７トを解除する〔第２図の■〕。
同時にモノ・ステーブル・マルチバイブレーク回路Ｍ２
のＱ〔第２図の■〕がローとなり、アンド・ゲートＧ３
は開き、第２図の［相］に示す様なリセット信号を出力
し、ユニットの動作をイニシアライズし、マイクロ・プ
ロセッサＭＰＴＪの動作を停止する。
のＱ〔第２図の■〕がローとなり、アンド・ゲートＧ３
は開き、第２図の［相］に示す様なリセット信号を出力
し、ユニットの動作をイニシアライズし、マイクロ・プ
ロセッサＭＰＴＪの動作を停止する。
此の状態でマスク・クロック（４ｆ）が復旧するとアン
ド・ゲートＧ１を経由し、モノ・ステーブル・マルチパ
イプレーク回路Ｍ１を起動し、マイクロ・プロセッサＭ
ＰＵ内部のイニシアライズの為リセット信号は、抵抗Ｒ
１、コンデンサｃ１により決まる時間τ１の間口−状態
を継続して出力する。
ド・ゲートＧ１を経由し、モノ・ステーブル・マルチパ
イプレーク回路Ｍ１を起動し、マイクロ・プロセッサＭ
ＰＵ内部のイニシアライズの為リセット信号は、抵抗Ｒ
１、コンデンサｃ１により決まる時間τ１の間口−状態
を継続して出力する。
更にウォッチ・ドック・タイマＤＯＧがプログラムの暴
走等ユニットのアラームを検出した場合、マニュアル・
リセットの場合には、オア・ゲートＧ４を経由してモノ
・ステーブル・マルチバイブレータ回路Ｍ１を起動し、
リセット信号を出方する。
走等ユニットのアラームを検出した場合、マニュアル・
リセットの場合には、オア・ゲートＧ４を経由してモノ
・ステーブル・マルチバイブレータ回路Ｍ１を起動し、
リセット信号を出方する。
以上説明した様に単に電源の立ち上がりを検出してリセ
ット信号を出力するだけでなく、外部からのマスク・ク
ロックの復旧、マイクロ・プロセッサのイネーブル・ク
ロックの復旧及びマイクロ・プロセッサの暴走等を検出
してリセット信号を出力することが出来る。
ット信号を出力するだけでなく、外部からのマスク・ク
ロックの復旧、マイクロ・プロセッサのイネーブル・ク
ロックの復旧及びマイクロ・プロセッサの暴走等を検出
してリセット信号を出力することが出来る。
（ｆ）１発明の効果
以上詳細に説明した様に本発明によれば、複数個のマイ
クロ・プロセッサ・ユニットの夫々にクロック発生器を
持たせる必要がない為、システムを簡潔にし価格を低下
出来ると云う大きい効果がある。
クロ・プロセッサ・ユニットの夫々にクロック発生器を
持たせる必要がない為、システムを簡潔にし価格を低下
出来ると云う大きい効果がある。
第１図は本発明の一実施例を示すブロック図である。
第２図は第１図の動作を説明する図である。
図中、Ｐ−ＤＥＴは電源立ち上がり検出回路、ＤＯＧは
ウォッチ・ドック・タイマ、ＭＰＵはマイクロ・プロセ
ッサ、Ｍｌ、Ｍ２は夫々モノ・ステーブル・マルチバイ
ブレーク回路、Ｒ１、Ｒ２は夫々抵抗、Ｃ１、Ｃ２は夫
々コンデンサ、Ｇ１、Ｇ２、Ｇ３は夫々アンド・ゲート
、Ｇ４はオア・ゲート、Ｂｕｓはユニット内部のバスで
ある。 蝉 ２ 図
ウォッチ・ドック・タイマ、ＭＰＵはマイクロ・プロセ
ッサ、Ｍｌ、Ｍ２は夫々モノ・ステーブル・マルチバイ
ブレーク回路、Ｒ１、Ｒ２は夫々抵抗、Ｃ１、Ｃ２は夫
々コンデンサ、Ｇ１、Ｇ２、Ｇ３は夫々アンド・ゲート
、Ｇ４はオア・ゲート、Ｂｕｓはユニット内部のバスで
ある。 蝉 ２ 図
Claims (1)
- 外部モジュールから外部クロックを供給されて動作する
マイクロ・プロセッサを有する回路に於いて、電源の立
ち上がり検出回路、前記外部クロックのオン／オフ状態
の変化を検出す−る回路、前記外部クロックを分周して
作られる前記マイクロ・プロセッサのイネーブル・クロ
ックのオン／オフ状態の変化を検出する回路、及び前記
マイクロ・プロセッサの暴走を検出するウォッチ・ドッ
ク・タイマ回路を具備し、前記各回路の出力信号の論理
和により自動的に前記マイクロ・プロセッサをリセット
し再起動させることを特徴とするマイクロ・プロセッサ
の自動再起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166890A JPS6063626A (ja) | 1983-09-10 | 1983-09-10 | マイクロ・プロセツサの自動再起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166890A JPS6063626A (ja) | 1983-09-10 | 1983-09-10 | マイクロ・プロセツサの自動再起動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6063626A true JPS6063626A (ja) | 1985-04-12 |
Family
ID=15839518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58166890A Pending JPS6063626A (ja) | 1983-09-10 | 1983-09-10 | マイクロ・プロセツサの自動再起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063626A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014423U (ja) * | 1973-06-04 | 1975-02-15 | ||
| JPS58117062A (ja) * | 1981-12-29 | 1983-07-12 | Toshiba Corp | イニシヤル回路 |
-
1983
- 1983-09-10 JP JP58166890A patent/JPS6063626A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014423U (ja) * | 1973-06-04 | 1975-02-15 | ||
| JPS58117062A (ja) * | 1981-12-29 | 1983-07-12 | Toshiba Corp | イニシヤル回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190564B2 (ja) | 電池電源を備えた電子機器 | |
| JPS6280716A (ja) | マイクロコンピュータを備えた電子機器 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JP3476667B2 (ja) | 二重化制御装置 | |
| JPS603755A (ja) | 出力ポ−ト回路 | |
| JPS61121117A (ja) | メモリ−バツクアツプ制御装置 | |
| JP3035937B2 (ja) | 多機能電話機 | |
| JP3404664B2 (ja) | 端末装置 | |
| JP3440383B2 (ja) | カードインタフェース装置 | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JPS6333806B2 (ja) | ||
| JP2899237B2 (ja) | Ｃｐｕ監視装置 | |
| JPH0318988Y2 (ja) | ||
| JP2809752B2 (ja) | メモリアクセス回路 | |
| KR890003751B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서의 리세트, 데이타보호 및 자동 지스타트회로 | |
| JPH04171516A (ja) | リセット回路 | |
| KR0155045B1 (ko) | 무인경비시스템의 워치독 타이머 구현 방법 | |
| JP3123856B2 (ja) | メモリバックアップ制御回路 | |
| JP3159891B2 (ja) | Ｃｐｕ暴走検出回路 | |
| JP3354413B2 (ja) | 電子回路のバックアップ電圧検出装置 | |
| JP2004199310A (ja) | 電子機器の動作モード設定装置および設定方法 | |
| JPH11202846A (ja) | ビデオインタフェースを有する情報機器 | |
| JPS59214957A (ja) | ウオツチ・ドツグ・タイマ回路 | |
| JPS6111859A (ja) | 異常検出装置 |