JPS603755A - 出力ポ−ト回路 - Google Patents
出力ポ−ト回路Info
- Publication number
- JPS603755A JPS603755A JP58113098A JP11309883A JPS603755A JP S603755 A JPS603755 A JP S603755A JP 58113098 A JP58113098 A JP 58113098A JP 11309883 A JP11309883 A JP 11309883A JP S603755 A JPS603755 A JP S603755A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output port
- section
- port
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータなど゛の出力ポート回
路に関するものである。
路に関するものである。
従来例の構成とその問題点
従来、マイクロコンピュータのプログラムがスパークな
どの外来ノイズによって誤動作り、最悪の場合は異常な
ルーチンで、デッドロックする場合がある。このいわゆ
るプログラムの暴走の対策のため、ハードウェア面、ソ
フトウェア面で工夫がなさｉｔている。１ず第一に誤動
作しないこと。
どの外来ノイズによって誤動作り、最悪の場合は異常な
ルーチンで、デッドロックする場合がある。このいわゆ
るプログラムの暴走の対策のため、ハードウェア面、ソ
フトウェア面で工夫がなさｉｔている。１ず第一に誤動
作しないこと。
次に万一誤動作した場合、被害が最小になる様にフェイ
ルセーフ側に働く様に動作することがめられる。
ルセーフ側に働く様に動作することがめられる。
現有するマイクロコンピュータを用い、ソフトウェアと
ハードウェア上の工夫によって信頼性を高める手法の一
つに、ウォｙチドッグタ・ｆマがある。こｉｌ、はプロ
グラムが正常に働いている時には。
ハードウェア上の工夫によって信頼性を高める手法の一
つに、ウォｙチドッグタ・ｆマがある。こｉｌ、はプロ
グラムが正常に働いている時には。
規定時間内に特定のボートにパルス信号を出力するよう
にあらかじめプログラムを作成しておき、プログラノ・
が暴走した時に、そのパルスが出力されなくなることを
、マイクロコンビーータの外部に設けられた積分回路な
どで検出し、マイクロコンピュータにリセットパルスあ
るいは割込要求信号を与えるものである。
にあらかじめプログラムを作成しておき、プログラノ・
が暴走した時に、そのパルスが出力されなくなることを
、マイクロコンビーータの外部に設けられた積分回路な
どで検出し、マイクロコンピュータにリセットパルスあ
るいは割込要求信号を与えるものである。
この他にも、出力ポート値を一定周期で読み返し１本来
出力するべき値と比較するなどの方法も用いら１する。
出力するべき値と比較するなどの方法も用いら１する。
ウォッチドッグタイマを用いた方法では、誤動作を検出
した後、プログラムを最初から、あるいは特定の番地か
ら再開させることにより、プログラム暴走による被害を
少なくシ、フェイルセーフ動作を行なわせるものである
。
した後、プログラムを最初から、あるいは特定の番地か
ら再開させることにより、プログラム暴走による被害を
少なくシ、フェイルセーフ動作を行なわせるものである
。
しかし、誤動作を検出しても再起動できない場合がある
。例えばマイクロコンピュータの一部が故障し、出力ポ
ート値をフェイルセーフ１１１１１に設定するプログラ
ムさえ実行できない場合もある。
。例えばマイクロコンピュータの一部が故障し、出力ポ
ート値をフェイルセーフ１１１１１に設定するプログラ
ムさえ実行できない場合もある。
また、出力ポート値を、プログラム操作によってフェイ
ルセーフ側に設定しなくてはならないので時間遅れが生
じ、制御対象機器に悪影響を与えることもある。
ルセーフ側に設定しなくてはならないので時間遅れが生
じ、制御対象機器に悪影響を与えることもある。
以下に従来の出力ポート回路の説明を行なう。
第１図は従来の出力ポート回路図である。図において、
１は出力ポートラッチ部であり、ホード出力制御信号に
）をクロック入力とし、データバス信号（イ）をラッチ
する。２はドライバ部であり、出力ボートラノチ部１の
出力信号（ｏ）を入力し、プッシュプル増幅さ力、で出
力ポート信号（ハ）を出力し、出力ポート端子３を駆動
する。
１は出力ポートラッチ部であり、ホード出力制御信号に
）をクロック入力とし、データバス信号（イ）をラッチ
する。２はドライバ部であり、出力ボートラノチ部１の
出力信号（ｏ）を入力し、プッシュプル増幅さ力、で出
力ポート信号（ハ）を出力し、出力ポート端子３を駆動
する。
以上の様に構成された従来の出力ポート回路について、
以下その動作を説明する。
以下その動作を説明する。
出力ポートにデータを出力する時は、データバス（イ）
にデータをセットし、出力制御信号に）にパルスを与え
る。出力ボートラソチ部１の出力信−号（ロ）がハイレ
ベル時にはドライバ部２°のブルーｒノブ側（上側）の
トランジスタがオンし、信号（＋＝）がローレベル時に
は、プルダウン側（下１ｌｌ１１ ）がオンする。
にデータをセットし、出力制御信号に）にパルスを与え
る。出力ボートラソチ部１の出力信−号（ロ）がハイレ
ベル時にはドライバ部２°のブルーｒノブ側（上側）の
トランジスタがオンし、信号（＋＝）がローレベル時に
は、プルダウン側（下１ｌｌ１１ ）がオンする。
しかしながら、このような従来の出力ポート回路では、
前記したウォッチドッグタイマのような 電力法でプロ
グラム暴走の検知が出来たとしても、出力ポートのレベ
ルを直接操作できないため、プログラム処理で対応しな
ければならなくなり、敏速、確実にフェイルセーフｌｌ
’ｌ１１に設定できないという問題を残していた。
前記したウォッチドッグタイマのような 電力法でプロ
グラム暴走の検知が出来たとしても、出力ポートのレベ
ルを直接操作できないため、プログラム処理で対応しな
ければならなくなり、敏速、確実にフェイルセーフｌｌ
’ｌ１１に設定できないという問題を残していた。
発明の目的
本発明は上記従来の問題点を解決するもので、マイクロ
コンビーータの誤動作−や故障によるプログラム暴走を
検知し、敏速確実に出力ポート値を所定のレベルにセッ
トする出力ポート回路を提供することを目的とする。
コンビーータの誤動作−や故障によるプログラム暴走を
検知し、敏速確実に出力ポート値を所定のレベルにセッ
トする出力ポート回路を提供することを目的とする。
発明の構成
本発明は、出力ポートラッチ部と、クロックをカウント
し出力制御信号によりセットされるカウンタ部と、カウ
ンタ部がオーバーフローしたときには異常状態としてあ
らかじめ定めた信号を出力する保護回路部と、ドライバ
部を備えた出力ポート回路であり、プログラム暴走をカ
ウンタ部で検知し、保護回路部を制御し、ドライバ部出
力をフェイルセーフ側に設定することにより、敏速確実
に障害を最小限に抑えることが出来、高信頼性の出力ポ
ート回路を提供するものである。
し出力制御信号によりセットされるカウンタ部と、カウ
ンタ部がオーバーフローしたときには異常状態としてあ
らかじめ定めた信号を出力する保護回路部と、ドライバ
部を備えた出力ポート回路であり、プログラム暴走をカ
ウンタ部で検知し、保護回路部を制御し、ドライバ部出
力をフェイルセーフ側に設定することにより、敏速確実
に障害を最小限に抑えることが出来、高信頼性の出力ポ
ート回路を提供するものである。
実施例の説明
第２図は本発明の一実施例における出力ポート回路のブ
ロック図を示すものである。
ロック図を示すものである。
１は出力ボートラノチ部であり、データバス信号（イ）
をボート出力制御信号に）に同期してラッチする。
をボート出力制御信号に）に同期してラッチする。
２はドライバ部であり、３は出カポ−！・端子である。
４は保護回路部であり、出力ポートランチ部１の出力信
号（ロ）を入力とし、ドライバ部２を駆動する。５Ｃｊ
−クロック端子Ｃに加えられるクロック信号をカウント
するカウンタ部であり、リセット端子Ｈに加えられるポ
ート出力制御信号に）によって初期化、リセットされ、
カウント動作を開始する。このカウンタ部５は、ポート
出力制御信号に）によるリセット動作が行なわれずカウ
ント値が一定の値に達した時、異常検出信号（ト）を出
力する。
号（ロ）を入力とし、ドライバ部２を駆動する。５Ｃｊ
−クロック端子Ｃに加えられるクロック信号をカウント
するカウンタ部であり、リセット端子Ｈに加えられるポ
ート出力制御信号に）によって初期化、リセットされ、
カウント動作を開始する。このカウンタ部５は、ポート
出力制御信号に）によるリセット動作が行なわれずカウ
ント値が一定の値に達した時、異常検出信号（ト）を出
力する。
以−にのように構成された本実施例のボート出力回路に
ついて、以下、その動作を説明する。
ついて、以下、その動作を説明する。
まず、プログラムが正常に働いている鴨合の動作につい
て説明する。
て説明する。
ポート出力制御信号号に）は、一定時間毎にパルス信号
を出力するように、プログラムを作成しておく。ボート
に出力するべきデータは、あらかじめマイクロコンピュ
ータ内蔵ＲＡＭなどに、イメージ領域を設けておき、ボ
ート出力するレベルを変えない時も再出力を行ない、一
定時間毎に出力されるボート出力制御信号に）により出
力ポートラッチ部１に再書き込みを行なう。カウンタ部
５はクロック信号のカウントを行なうがボート出力制御
信号に）が入力されるために、規定のカウント数になる
前にリセットされてしまう。従ってカウンタ部５の出力
である異常検出信号（ト）はローレベルを保持する。こ
のため保護回路部４は出力ポートラッチ部１の出力信号
（ロ）を通過させ、ドライバ部２を駆動し、出力ポート
端子３に正規のデータを出力することになる。
を出力するように、プログラムを作成しておく。ボート
に出力するべきデータは、あらかじめマイクロコンピュ
ータ内蔵ＲＡＭなどに、イメージ領域を設けておき、ボ
ート出力するレベルを変えない時も再出力を行ない、一
定時間毎に出力されるボート出力制御信号に）により出
力ポートラッチ部１に再書き込みを行なう。カウンタ部
５はクロック信号のカウントを行なうがボート出力制御
信号に）が入力されるために、規定のカウント数になる
前にリセットされてしまう。従ってカウンタ部５の出力
である異常検出信号（ト）はローレベルを保持する。こ
のため保護回路部４は出力ポートラッチ部１の出力信号
（ロ）を通過させ、ドライバ部２を駆動し、出力ポート
端子３に正規のデータを出力することになる。
次にプログラム暴走時の動作を説明する。プログラムが
暴走すると、それまで一定時間毎に出力されていたボー
ト出力制御信号に）が出力されなくなり、カウンタ部６
はリセ・ノドされることなくカウントを続け、規定のカ
ウント値に到達する。するとカウンタ部６は異常検知信
号（ト）をハイレベルにする。従って保護回路部４はド
ライバ部２のトランジスタの両方ともオフ状態にし、出
力ボート値はフェイルセーフ側にセットされる。もし、
異常時に出力ボート端子３をハイレベルかローレベルに
設定した方がフェールセーフになるような時は、第３図
”または第４図に示す様にする。
暴走すると、それまで一定時間毎に出力されていたボー
ト出力制御信号に）が出力されなくなり、カウンタ部６
はリセ・ノドされることなくカウントを続け、規定のカ
ウント値に到達する。するとカウンタ部６は異常検知信
号（ト）をハイレベルにする。従って保護回路部４はド
ライバ部２のトランジスタの両方ともオフ状態にし、出
力ボート値はフェイルセーフ側にセットされる。もし、
異常時に出力ボート端子３をハイレベルかローレベルに
設定した方がフェールセーフになるような時は、第３図
”または第４図に示す様にする。
第３図は、第２の実施例であり、異常時、出力ポート端
子３をハイレベルに設定するように保護回路４を構成し
ている。
子３をハイレベルに設定するように保護回路４を構成し
ている。
第４図は、第３の実施例であり、異常時、出力ポート端
子３をローレベルに設定するように保護回路４を構成し
ている。
子３をローレベルに設定するように保護回路４を構成し
ている。
どちらの極性にした方がフェイルセーフになるかは応用
によって、１だビットによって違ってくる。
によって、１だビットによって違ってくる。
以上の様に、本実施例によれば、保護回路と力”’ ”
ｌ ｆＷヤヮゆ、。、よ５．エイケ、オエヤ −決め
て異常検知が行なわれるとともに異常時、すみやかにフ
ェイルセーフ側に設定される。
ｌ ｆＷヤヮゆ、。、よ５．エイケ、オエヤ −決め
て異常検知が行なわれるとともに異常時、すみやかにフ
ェイルセーフ側に設定される。
なお、前記実施例のカウンタ部を、プリセット ・カウ
ンタにして、プログラム暴走を検出する規定時間を可変
にするようにしても良い。
ンタにして、プログラム暴走を検出する規定時間を可変
にするようにしても良い。
寸だ、保護回路の動作として、異常検知時に端子３ ヲ
フローティンク、ハイレベル、ローレベルに設定する３
例を示しているが、これらの切換は。
フローティンク、ハイレベル、ローレベルに設定する３
例を示しているが、これらの切換は。
ポンディング、オプションあるいは、マスクオプション
等によっそ、自由に、各ビットごとに設定できるように
しても良いことは言うまでもない。
等によっそ、自由に、各ビットごとに設定できるように
しても良いことは言うまでもない。
捷だ、プログラム暴走の検出時間があ１り厳しくない場
合、カウンタ部５を、コンデンサ等を用イタ、モノマル
チバイブレータで構成しても良い。
合、カウンタ部５を、コンデンサ等を用イタ、モノマル
チバイブレータで構成しても良い。
発明の効果
本発明の出力ポート回路は、出力ポートラノチ部と、カ
ウンタ部と、保護回路部と、ドライバ部を設けることに
より、プログラムの暴走を検出できるとともに暴走時に
、敏速かつ確実にボート出力端子のレベルを、フェール
セーフ側にセットすることにより、障害を最小限にとど
めることができ、その実用的効果は太きい。
ウンタ部と、保護回路部と、ドライバ部を設けることに
より、プログラムの暴走を検出できるとともに暴走時に
、敏速かつ確実にボート出力端子のレベルを、フェール
セーフ側にセットすることにより、障害を最小限にとど
めることができ、その実用的効果は太きい。
第１図は従来の出力ポート回路図、第２図は本発明の第
１実施例における出力ポート回路図、第３図、第４図は
保護回路の別の実施例である。 １・・・・・出力ポートラッチ部、２ ・・・ドライバ
部。 ３・・・出力ポート端子、４・・・ 保護回路部、５・
・・・・・・カウンタ部。
１実施例における出力ポート回路図、第３図、第４図は
保護回路の別の実施例である。 １・・・・・出力ポートラッチ部、２ ・・・ドライバ
部。 ３・・・出力ポート端子、４・・・ 保護回路部、５・
・・・・・・カウンタ部。
Claims (1)
- 【特許請求の範囲】 データバス信号を一定時間毎に出力されるボート出力制
御信号に同期してラッチする出力ポートラッチ部と、ク
ロック信号をカウントし前記ポート出力制御信号により
リセットされるカウンタ部と、出力ポート端子を駆動す
るドライバ部と、前記出力ランチ部とドライバ部間に接
続さノ］、で、前記カウンタ部がオーバフローする寸で
は前記出力ボートランチ部の出力を前記ドライバ部に加
え。 前記カウンタ部がオーバフローしたときは強制的にあら
かじめ定めだ信号をドライバ部に加える保護回路部とを
備え、一定時間毎に出力されるポート出力制御信号が出
力されなくなったときに前記カウンタ部のオーバーフロ
ーにより異常状態を検知し、出力ポート値をフェイルセ
ール側に設定することを特徴とする出力ポート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113098A JPS603755A (ja) | 1983-06-22 | 1983-06-22 | 出力ポ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113098A JPS603755A (ja) | 1983-06-22 | 1983-06-22 | 出力ポ−ト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603755A true JPS603755A (ja) | 1985-01-10 |
Family
ID=14603425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113098A Pending JPS603755A (ja) | 1983-06-22 | 1983-06-22 | 出力ポ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603755A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145454A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 入出力ポ−ト制御回路 |
| JPS63160192A (ja) * | 1986-12-23 | 1988-07-02 | 株式会社明電舎 | 高周波加熱装置の接続導体 |
| US4977061A (en) * | 1988-08-19 | 1990-12-11 | Fuji Photo Film Co., Ltd. | Picture card and method of making the same |
| JPH04160438A (ja) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07201461A (ja) * | 1995-01-11 | 1995-08-04 | Meidensha Corp | 薄板誘導加熱装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433637A (en) * | 1977-08-22 | 1979-03-12 | Hitachi Ltd | Transmission bus separation system |
| JPS58113098A (ja) * | 1981-12-26 | 1983-07-05 | 高畠 賢一 | リフタ− |
-
1983
- 1983-06-22 JP JP58113098A patent/JPS603755A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433637A (en) * | 1977-08-22 | 1979-03-12 | Hitachi Ltd | Transmission bus separation system |
| JPS58113098A (ja) * | 1981-12-26 | 1983-07-05 | 高畠 賢一 | リフタ− |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145454A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 入出力ポ−ト制御回路 |
| JPS63160192A (ja) * | 1986-12-23 | 1988-07-02 | 株式会社明電舎 | 高周波加熱装置の接続導体 |
| US4977061A (en) * | 1988-08-19 | 1990-12-11 | Fuji Photo Film Co., Ltd. | Picture card and method of making the same |
| JPH04160438A (ja) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07201461A (ja) * | 1995-01-11 | 1995-08-04 | Meidensha Corp | 薄板誘導加熱装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201356B1 (en) | High level self-checking intelligent i/o controller | |
| US3566368A (en) | Delta clock and interrupt logic | |
| JPS603755A (ja) | 出力ポ−ト回路 | |
| JP2009003711A (ja) | マイクロコンピュータの停止検出装置 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| WO2018003560A1 (ja) | 電子制御装置 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP2677609B2 (ja) | マイクロコンピュータ | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JPS6362776B2 (ja) | ||
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JPS59214957A (ja) | ウオツチ・ドツグ・タイマ回路 | |
| JPS62135946A (ja) | バスチエツク方式 | |
| JPS6111859A (ja) | 異常検出装置 | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPS60196849A (ja) | マイクロプロセサの暴走検出方法 | |
| JPS63229697A (ja) | デ−タ書込制御方式 | |
| JPS63150742A (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPH10333920A (ja) | 割込み処理回路 | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPH0536501U (ja) | 電子機器の制御装置 | |
| JPH0619726B2 (ja) | 情報処理装置 | |
| JPH04178839A (ja) | マイクロプロセッサ | |
| JPS6029849A (ja) | プロセツサ異常検出回路誤動作防止方式 |